( ) PIN A0~A14 NAME TC59LM814CFT TC59LM806CFT BA0, BA1 0~7 ( 8) 0~15 ( 16) CS FN PD, ( 8) U/L ( 16) V DD V SS V D V SSQ V REF NC 1, NC VD VD 5 N
|
|
|
- よりとし おおはし
- 5 years ago
- Views:
Transcription
1 MOS CMOS 256M FCRAM1 4,194, ,388, TC59LM814/06CFT CMOS 268,435,456 (FCRAM TM ) 2 TC59LM814CFT 4,194, TC59LM806CFT 8,388, M / FCRAM TM DDR SDRAM TC59LM814/06CFT t CK t RC t RAC TC59LM814/06CFT CL = 3 ( ) 5.5 ns 6.5 ns CL = 4 5 ns 6 ns / ( ) 25 ns 30 ns ( ) 22 ns 26 ns I DD1S ( ) ) 190 ma 170 ma l DD2P ( ) ) 2 ma 2 ma l DD6 ( ) 3 ma 3 ma (DDR) DS/QS( / ) / ( & ) CS, FN ( & QS) : 200 MHz : 400M / 4 & ( 7.8 µs) = CAS 1 CAS / CAS = 3 4 = 2 4 TC59LM814CFT: 4,194, TC59LM806CFT: 8,388, VDD: 2.5 V ± 0.15 V VD: 2.5 V ± 0.15 V : SSTL_2 (Half strength driver) : mil 66 pin TSOPII 0.65 mm pin pitch (TSOPII66-P ) ) FCRAM ( ) /39
2 ( ) PIN A0~A14 NAME TC59LM814CFT TC59LM806CFT BA0, BA1 0~7 ( 8) 0~15 ( 16) CS FN PD, ( 8) U/L ( 16) V DD V SS V D V SSQ V REF NC 1, NC VD VD 5 NC VD / L NC 1 (+2.5 V) ( ) (+2.5 V) ( ) ( ) ( ) VDD 0 VD 1 2 VSSQ 3 VSSQ 7 NC 1 VDD NC 1 NC 1 A14 A13 FN CS NC 1 BA0 BA1 A10 A0 A1 A2 A3 VDD VDD 0 VD NC 2 1 VSSQ NC 2 VSSQ NC 2 NC 1 VD NC 2 NC 1 VDD NC 1 NC 1 A14 A13 FN CS NC 1 BA0 BA1 A10 A0 A1 A2 A3 VDD mil width mil length pin TSOPII mm Lead pitch VSS 7 VSSQ NC 2 6 VD NC 2 5 VSSQ NC 2 4 VD NC 2 NC 1 VSSQ NC 1 VREF VSS NC 1 PD NC 1 A12 A11 A9 A8 A7 A6 A5 A4 VSS VSS 15 VSSQ VD VSSQ 10 9 VD 8 NC 1 VSSQ U NC 1 VREF VSS NC 1 PD NC 1 A12 A11 A9 A8 A7 A6 A5 A4 VSS /39
3 PD CS FN A0~A14 BA0, BA1 DLL #1 #0 #3 #2 & / 0~n TC59LM806CFT TC59LM814CFT /39
4 V DD 0.3~ 3.3 V V D ( ) 0.3~V DD V V IN 0.3~V DD V V OUT ( ) 0.3~V D V V REF 0.3~3.3 V T opr ( ) 0~70 C T stg 55~150 C T solder (10 ) 260 C P D 1 W I OUT ±50 ma DC AC ( 1) (Ta = 0 ~70 C) V DD V V D ( ) 2.35 V DD V DD V V REF V D /2 96% V D /2 V D /2 104% V 2 V IH (DC) V IL (DC) V ICK (DC) V ID (DC) V IH (AC) V IL (AC) V ID (AC) V X (AC) V ISO (AC) (DC) V REF V D V 5 (DC) 0.1 V REF 0.2 V 5 DC 0.1 V D V 10 (DC) 0.4 V D V 7, 10 (AC) V REF V D V 3, 6 (AC) 0.1 V REF 0.35 V 4, 6 (AC) 0.7 V D V 7, 10 (AC) V D /2 0.2 V D / V 8, 10 (AC) V D /2 0.2 V D / V 9, /39
5 (1) VSS VSSQ (2) VREF VD (DC) VREF VREF (DC) ±2% (3) : 5 ns VIH (max) = VD V (4) : 5 ns VIL (min) = 0.9 V (5) VIH (DC) VIL (DC) (6) VIH (AC) VIL (AC) (7) VID (8) VX (AC) VD/2 (9) VISO {VICK () + VICK ( )} /2 (10) V SS V ID (AC) V x V x V x V x V x V ICK V ICK V ICK V ICK V ID (AC) 0 V Differential V ISO V ISO (min) V ISO (max) V SS (11) (VTT) VREF (DC) ± 0.04 V (V DD, V D = 2.5 V, f = 1 MHz, Ta = 25 C) C IN C INC C I/O 1 C NC 2 C NC ( ) pf ( ) pf ( ) pf NC pf NC pf NC 2 NC /39
6 (V DD, V D =2.5V ± 0.15V, Ta = 0~70 C) I DD1S I DD2N I DD2P I DD5 I DD6 t CK = min I RC = min / V V IN V IL (AC) (max), V IH (AC) (min) V IN V D, 170 1, 2 1 = 4 I RC 2 t CK = min CS = V IH PD = V IH 0 V V IN V IL (AC) (max) V IH (AC) (min) V IN V D : 4 t CK 1 ( ) t CK = min CS = V IH PD = V IL ( ) 0 V V IN V D : , , 2 t CK = min I REFC = min t REFI = min , 2 0 V V IN V IL (AC) (max) V IH (AC) (min) V IN V D I REFC 2 PD = 0.2 V 0 V V IN V D 3 3 ma 2 I LI I LO ( 0 V V IN V D 0 V) ( 0 V V OUT V D ) 5 5 µa 5 5 µa I REF V REF 5 5 µa I OH (DC) I OL (DC) I OH (DC) I OL (DC) I OH (DC) I OL (DC) I OH (DC) I OL (DC) Normal Output Driver Strong Output Driver Weaker Output Driver Weakest Output Driver V OH = V D 0.4 V V OL = 0.4 V V OH = V D 0.4 V V OL = 0.4 V V OH = V D 0.4 V V OL = 0.4 V V OH = V D 0.4 V V OL = 0.4 V t CK t RC I RC 2. V DD V SS 3. ma /39
7 AC ( 1, 2) t RC t CK C L = , 9 C L = , 9 t RAC t CH t CL 0.45 t CK 0.45 t CK t CK 0.45 t CK 3 t CKQS , 8 t QSQ t AC , 8 t OH , 8 t QSPRE ( ) 0.9 t CK t CK t CK t CK , 8 t HP t QSP min(t (t CH, t CL ) CH, t CL ) min(t CH, t CL ) 3 ( ) t HP 0.55 t HP , 8 t QSQV t HP 0.55 t HP , 8 t S PRE ( ) 0.75 t CK 1.25 t CK 0.75 t CK 1.25 t CK 3 ( ) 0.4 t CK 0.4 t CK 4 ( ) ns PRES PREH ( ) 0.25 t CK 0.25 t CK 3 P S PST PSTH SK ( ) 0.45 t CK 0.55 t CK 0.45 t CK 0.55 t CK 4 ( ) C L = , 4 C L = , 4 ( ) 0.45 t CK 0.45 t CK 4 ( ) C L = , 4 CL = , 4 U L (x16) -0.5 t CK 0.5 t CK -0.5 t CK 0.5 t CK t DIPW t IS t IH t IPW t LZ / / / ,6,8 t HZ ,7, /39
8 AC ( 1, 2) ( ) t QSLZ t QSHZ t QPDH t PDEX t T ,6, ,7,8 PD 0 0 ns / t FPDL PD 0.5 t ( ) CK t CK 5 3 t REFI (8 ) µs t PAUSE I RC / C L = ( ) C L = I RCD RDA/WRA-LAL ( ) I RAS I RBD I RWD I WRD I RSC I PD I PDA LAL-RDA/WRA C L = ( ) C L = ( ) RDA LAL-WRA B L = ( ) B L = WRA LAL-RDA 1 1 ( ) C L = C L = PD 1 1 PD 1 1 cycle I PDV REF C L = C L = I REFC I CKD C L = CL = REF ( ) I LOCK DLL (RDA ) /39
9 AC V IH (min) V IL (max) (AC) V REF V (AC) V REF 0.35 V V REF V D /2 V V TT V REF V V SWING 1.0 V Vr V X (AC) V V ID (AC), 1.5 V SLEW 1.0 V/ns V OTR V D /2 V V D V SWING V IH min (AC) V REF Measurement point V TT R T = 50 Ω V IL max (AC) Output Z = 50 Ω T V SS T Output C L = 30 pf V REF SLEW = (V IH min (AC) V IL max (AC))/ T AC Test Load (1) VIH min (DC) VIL max (DC) (2) Cycle tck 2 ( ts = 0.75 tck, tck = 5 ns, ns = 3.75 ns 3.8 ns.) (3) ( ) AC (4) VREF (5) trefi (max) trefi (min) trefi (min) 8 400ns 3.2 µs (8 400 ns) 8 (6) VD/2 ± 0.2 V (7) (8) (9) ns 12ns( 117MHz 83MHz ) /39
10 (1) (VDD VD) PD ( 0.2 V) (2) VD VDD VDD (3) VREF VD VD (4) ( ) 200 µs (5) NOP (DESL) PD (6) (EMRS) DLL ( 1) (7) (MRS) CAS (CL) (BT) (BL) ( 1) (8) 2 ( 1) (9) EMRS 200 (1) (6) (7) (8) (2) (3) V DD 2.5V(TYP) 2.5V(TYP) V D 1.25V(TYP) V REF t PDEX 200 us(min) l PDA l RSC l RSC l REFC l REFC PD 200clock cycle(min) DESL RDA MRS DESL RDA MRS DESL WRA REF DESL WRA REF DESL Address op-code EMRS op-code MRS (Input) EMRS MRS Auto Refresh cycle Normal Operation /39
11 t CK t CK t CH t CL t IS t IH t IS t IH CS 1st 2nd t IPW t IS t IH t IS t IH FN 1st 2nd t IPW t IS t IH t IS t IH A0~A14 BA0, BA1 UA, BA t IPW LA t DIPW, t DIPW t CH t CL V IH V IH (AC) V IL (AC) V IL t CK t T t T V IH V ID (AC) V X V X V X V IL /39
12 (Burst Length = 4) t CH t CL t CK t IS t IH LAL (after RDA) Input (control & addresses) t IPW DESL CAS latency = 3 t QSPRE t QSLZ t CKQS t QSP t CKQS t CKQS t QSP t QSHZ Preamble Postamble t LZ t QSQV t QSQ t QSQ t QSQV t QSQ t HZ Q0 Q1 Q2 Q3 t AC t AC t AC t OH t CKQS t CKQS CAS latency = 4 t QSLZ t QSPRE t CKQS t QSP t QSP t QSHZ Preamble Postamble t LZ t QSQV t QSQ t QSQ t QSQV t QSQ t HZ Q0 Q1 Q2 Q3 t AC t AC t AC t OH L U (TC59LM814CFT) L U 0~7 8~ /39
13 (Burst Length = 4) t CH t CL t CK Input (control & addresses) t IS t IH t IPW LAL (after WRA) DESL CAS latency = 3 t S PSTH PRES S PREH P P P PST Preamble S Postamble PRE t DIPW D0 D1 D2 D3 t S CAS latency = 4 PRES S PREH P P P Preamble PRE S PSTH PST Postamble t DIPW D0 D1 D2 D3 t S t S L U (TC59LM814CFT) L U 0~7 8~15 trefi, tpause, IXXXX t REFI, t PAUSE, I XXXX t IS t IH t IS t IH Input (control & addresses) (DESL) I XXXX I RC, I RCD, I RAS /39
14 (x16 ) (Burst Length = 4) Input (control & addresses) WRA LAL DESL CAS latency = 3 L SK SK SK SK Preamble Postamble 0~7 D0 D1 D2 D3 U Preamble Postamble 8~15 D0 D1 D2 D3 CAS latency = 4 SK SK SK SK L Preamble 0~7 D0 D1 D2 D3 U Preamble 8~15 D0 D1 D2 D /39
15 ( 1, 2, 3) ( 4) 1st CS FN BA1~BA0 A14~A9 A8 A7 A6~A0 DESL Device Deselect H RDA Read with Auto-close L H BA UA UA UA UA WRA Write with Auto-close L L BA UA UA UA UA 2nd BA1~ CS FN BA0 A14~ A13 A12~ A11 A10~A9 A8 A7 A6~A0 LAL Lower Address Latch ( 16) H V V LA LAL Lower Address Latch ( 8) H V LA LA REF Auto-Refresh L MRS Mode Register Set L V L L L L V V 1. L = Logic Low, H = Logic High, = either L or H, V = Valid (specified value), BA = Bank Address, UA = Upper Address, LA = Lower Address SELFX PDEX ( ) CS FN BA1~BA0 A14~A9 A8 A7 A6~A0 RDA (1st) L H BA UA UA UA UA LAL (2nd) H LA LA 5 5. x16 A7 " " (L H) TC59LM814CFT ( ) CS FN BA1~ BA0 A14 A13 A12 A11 A10~ A9 A8 A7 A6~A0 WRA (1st) L L BA UA UA UA UA UA UA UA UA LAL (2nd) H LVW0 LVW1 UVW0 UVW1 LA TC59LM806CFT ( ) CS FN BA1~ BA0 A14 A13 A12 A11 A10~ A9 A8 A7 A6~A0 WRA (1st) L L BA UA UA UA UA UA UA UA UA LAL (2nd) H VW0 VW1 LA LA 6. A14~ A /39
16 ( ) (VW) VW0 VW1 BL=2 Write All Words L Write First One Word H Reserved L L BL=4 Write All Words H L Write First Two Words L H Write First One Word H H 7. x16 LVW0 LVW1 0~7 UVW0 UVW1 8~15 ( ) CS FN BA1~BA0 A14~A9 A8 A7 A6~A0 RDA (1st) L H MRS (2nd) L V L L V V 8 8. PD ( ) n 1 n CS FN BA1~BA0 A14~A9 A8 A7 A6~A0 Active WRA (1st) Standby H H L L Auto-Refresh REF (2nd) Active H H L PD ( ) n 1 n CS FN BA1~BA0 A14~A9 A8 A7 A6~A0 Active WRA (1st) Standby H H L L Self-Refresh Entry REF (2nd) Active H L L 9, 10 Self-Refresh Continue Self-Refresh L L Self-Refresh Exit SELFX Self-Refresh L H H 11 PD ( ) n 1 n CS FN BA1~BA0 A14~A9 A8 A7 A6~A0 Power Down Entry PDEN Standby H L H 10 Power Down Continue Power Down L L Power Down Exit PDEX Power Down L H H PD REF t FPDL 10. PD 11. PD /39
17 ( ) Idle PD n 1 n CS FN Row Active for Read Row Active for Write Read Write Auto-Refreshing Mode Register Accessing Power Down Self-Refreshing H H H DESL NOP H H L H BA, UA RDA Row activate for Read H H L L BA, UA WRA Row activate for Write H L H PDEN Power Down Entry 12 H L L Illegal L Refer to Power Down State H H H LA LAL Begin Read H H L Op-code MRS/EMRS Access to Mode Register H L H PDEN Illegal H L L MRS/EMRS Illegal L Invalid H H H LA LAL Begin Write H H L REF Auto-Refresh H L H PDEN Illegal H L L REF (self) Self-Refresh Entry L Invalid H H H DESL Continue Burst Read to End H H L H BA, UA RDA Illegal 13 H H L L BA, UA WRA Illegal 13 H L H PDEN Illegal H L L Illegal L Invalid H H H DESL Data Write&Continue Burst Write to End H H L H BA, UA RDA Illegal 13 H H L L BA, UA WRA Illegal 13 H L H PDEN Illegal H L L Illegal L Invalid H H H DESL NOP Idle after I REFC H H L H BA, UA RDA Illegal H H L L BA, UA WRA Illegal H L H PDEN Self-Refresh Entry 14 H L L Illegal L Refer to Self-Refreshing State H H H DESL NOP Idle after I RSC H H L H BA, UA RDA Illegal H H L L BA, UA WRA Illegal H L H PDEN Illegal H L L Illegal L Invalid H Invalid L L Maintain Power Down Mode L H H PDEX Exit Power Down Mode Idle after t PDEX L H L Illegal H Invalid L L Maintain Self-Refresh L H H SELFX Exit Self-Refresh Idle after I REFC L H L Illegal t FPDL /39
18 MRS ( ) ( 1) ADDRESS BA1 *1 BA0 *1 A14~A8 A7 *3 A6~A4 A3 A2~A0 Register TE CL BT BL A7 TEST MODE (TE) A3 BURST TYPE (BT) 0 Regular (default) 0 Sequential 1 Test Mode Entry 1 Interleave A6 A5 A4 CAS LATENCY (CL) A2 A1 A0 BURST LENGTH (BL) 0 0 Reserved * Reserved * Reserved * Reserved * Reserved *2 Reserved *2 EMRS ( ) ( 4) ADDRESS BA1 *4 BA0 *4 A14~A7 A6 A5~A2 A1 A0 *5 Register DIC 0 DIC DS A6 A1 OUTPUT DRIVE IMPEDANCE CONTROL (DIC) 0 0 Normal Output Driver 0 1 Strong Output Driver 1 0 Weaker Output Driver 1 1 Weakest Output Driver A0 DLL SWITCH (DS) 0 DLL Enable 1 DLL Disable 1. BA0 = 0 BA1 = 0 2. Reserved 3. A7 0 ( ) 4. BA0 = 1 BA1 = 0 5. A0 "0"( ) /39
19 SELF- REFRESH POWER DOWN SELFX ( PD = H) PDEX ( PD = H) PD = L PDEN ( PD = L) PD = H STANDBY (IDLE) AUTO- REFRESH MODE REGISTER WRA RDA REF MRS ACTIVE (RESTORE) ACTIVE LAL LAL WRITE (BUFFER) READ input Automatic return 2 RDA WRA /39
20 (CL = 3) I RC = 5 cycles I RC = 5 cycles RDA LAL DESL RDA LAL DESL RDA LAL BL = 2 I RCD =1 cycle I RAS = 4 cycles I RCD =1 cycle I RAS = 4 cycles CL = 3 CL = 3 Q0 Q1 Q0 Q1 BL = 4 CL = 3 CL = 3 Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 (CL = 4) I RC = 5 cycles I RC = 5 cycles RDA LAL DESL RDA LAL DESL RDA LAL BL = 2 I RAS = 4 cycles I RAS = 4 cycles CL = 4 CL = 4 Q0 Q1 Q0 Q1 BL = 4 CL = 4 CL = 4 Q0 Q1 Q2 Q3 Q0 Q1 Q /39
21 (CL = 3) TC59LM814/06CFT-50, I RC = 5 cycles I RC = 5 cycles WRA LAL DESL WRA LAL DESL WRA LAL BL = 2 I RAS = 4 cycles I RAS = 4 cycles t S WL = 2 D0 D1 WL = 2 D0 D1 BL = 4 t S t S WL = 2 WL = 2 D0 D1 D2 D3 D0 D1 D2 D3 (CL = 4) I RC = 5 cycles I RC = 5 cycles WRA LAL DESL WRA LAL DESL WRA LAL BL = 2 I RAS = 4 cycles I RAS = 4 cycles WL = 3 WL = 3 D0 D1 D0 D1 BL = 4 t S t S WL = 3 WL = 3 D0 D1 D2 D3 D0 D1 D2 D /39
22 / (CL = 3) I RC = 5 cycles I RC = 5 cycles RDA LAL DESL WRA LAL DESL RDA LAL BL = 2 I RAS = 4 cycles I RAS = 4 cycles CL = 3 WL = 2 Q0 Q1 D0 D1 BL = 4 t S CL = 3 WL = 2 Q0 Q1 Q2 Q3 D0 D1 D2 D3 / (CL = 4) I RC = 5 cycles I RC = 5 cycles RDA LAL DESL WRA LAL DESL RDA LAL BL = 2 I RAS = 4 cycles I RAS = 4 cycles CL = 4 WL = 3 Q0 Q1 D0 D1 BL = 4 t S CL = 4 WL = 3 Q0 Q1 Q2 Q3 D0 D1 D2 D /39
23 (CL = 3) TC59LM814/06CFT-50, I RC = 5 cycles RDAa LALa RDAb LALb DESL RDAa LALa RDAc LALc RDAd LALd RDAb I RAS = 4 cycles Bank Add. (BA0, BA1) BL = 2 Bank a Bank b Bank a Bank c Bank d CL = 3 CL = 3 Bank b BL = 4 Qa0 Qa1 Qb0 Qb1 Qa0 Qa1 Qc0 CL = 3 CL = 3 CL = 3 CL = 3 Qa0 Qa1 Qa2 Qa3 Qb0 Qb1 Qb2 Qb3 Qa0 Qa1 Qa2 Qa3 Qc0 (CL = 4) I RC = 5 cycles RDAa LALa RDAb LALb DESL RDAa LALa RDAc LALc RDAd LALd RDAb I RAS = 4 cycles Bank Add. (BA0, BA1) Bank a Bank b Bank a Bank c Bank d Bank b BL = 2 CL = 4 CL = 4 BL = 4 Qa0 Qa1 Qb0 Qb1 Qa0 Qa1 CL = 4 CL = 4 CL = 4 CL = 4 Qa0 Qa1 Qa2 Qa3 Qb0 Qb1 Qb2 Qb3 I RC Qa0 Qa1 Qa /39
24 (CL = 3) TC59LM814/06CFT-50, I RC = 5 cycles WRAa LALa WRAb LALb DESL WRAa LALa WRAc LALc WRAd LALd WRAb I RAS = 4 cycles Bank Add. (BA0, BA1) BL = 2 BL = 4 Bank a Bank b Bank a Bank c Bank d t S t S WL = 2 WL = 2 Da0 Da1 Db0 Db1 Da0 Da1 t S t S t S WL = 2 WL = 2 Dc0 Dc1 Bank b Da0 Da1 Da2 Da3 Db0 Db1 Db2 Db3 Da0 Da1 Da2 Da3 Dc0 Dc1 Dc2 (CL = 4) I RC = 5 cycles WRAa LALa WRAb LALb DESL WRAa LALa WRAc LALc WRAd LALd WRAb I RAS = 4 cycles Bank Add. (BA0, BA1) BL = 2 Bank a Bank b Bank a Bank c Bank d t S t S Bank b WL = 3 WL = 3 Da0 Da1 Db0 Db1 Da0 Da1 Dc0 Dc1 BL = 4 t S t S t S WL = 3 WL = 3 Da0 Da1 Da2 Da3 Db0 Db1 Db2 Db3 Da0 Da1 Da2 Da3 Dc0 Dc1 I RC /39
25 / (BL = 2) TC59LM814/06CFT-50, I RWD = 2 cycles I RC = 5 cycles I RWD = 2 cycles WRAa LALa RDAb LALb DESL WRAc LALc RDAd LALd DESL WRAc LALc Bank Add. (BA0, BA1) Bank a I WRD = 1 cycle I WRD = 1 cycle Bank b Bank c Bank d Bank c CL = 3 t S t S WL = 2 CL = 3 WL = 2 CL = 3 Da0 Da1 Qb0 Qb1 Dc0 Dc1 Qd0 CL = 4 t S t S WL = 3 CL = 4 WL = 3 CL = 4 Da0 Da1 Qb0 Qb1 Dc0 Dc1 / (BL = 4) I RWD = 3 cycles WRAa LALa RDAb LALb DESL WRAc LALc RDAd LALd DESL I WRD = 1 cycle I WRD = 1 cycle Bank Add. (BA0, BA1) Bank a Bank b Bank c Bank d CL = 3 t S t S WL = 2 CL = 3 WL = 2 Da0 Da1 Da2 Da3 Qb0 Qb1 Qb2 Qb3 Dc0 Dc1 Dc2 Dc3 CL = 4 t S t S WL = 3 CL = 4 WL = 3 Da0 Da1 Da2 Da3 Qb0 Qb1 Qb2 Qb3 Dc0 Dc1 Dc2 I RC /39
26 (VW) (CL = 3, BL = 4, Sequential ) x8 I RC = 5cycles I RC = 5cycles WRA LAL DESL WRA LAL DESL WRA LAL Address UA LA=#3 VW=2 (Write First Two Words) UA LA=#1 VW=1 (Write First One Word) UA LA=#3 VW=2 2 3 x16 D0 D1 Address #3 #0 (#1) (#2) #1 (#2) (#3) (#0) D0 WRA LAL DESL WRA LAL DESL WRA LAL Address UA LA =#3 LA=#1 UVW=2 UA UVW=1 LVW=1 LVW=1 UA Upper byte: Write First Two Words Upper byte: Write First One Word Lower byte: Write First One Word Lower byte: Write First One Word U 2 LA=#3 UVW=2 LVW=1 3 8~15 D0 D1 Address #3 #0 (#1) (#2) #1 (#2) (#3) (#0) D0 U 0~7 3 D0 Address #3 (#0)(#1) (#2) 3 D0 #1 (#2) (#3) (#0) MRS /39
27 (CL = 3, BL = 2) TC59LM814/06CFT-50, I RC = 5 cycles I RSC = 5 cycles RDA LAL DESL RDA MRS DESL RDA or WRA I RAS = 4 cycles A14~A0 BA0, BA1 BA, UA LA Valid (opcode) BA, UA CL = 3 Q0 Q1 (CL = 3, BL = 2) n 1 n n + 1 n + 2 I PDA = 1 cycle RDA LAL DESL DESL RDA or WRA t IH t IS I PD = 1 cycle PD t QPDH l RC(min), t REFI(max) t PDEX CL = 3 Q0 Q1 Power Down Entry Power Down Exit I PD PD I PDA PD PD PD t REFI(max) /39
28 (CL = 4) n 1 n n + 1 n + 2 I PDA = 1 cycle WRA LAL DESL DESL RDA or WRA t IH t IS I PD = 1 cycle PD WL=3 2 clock cycles l RC(min), t REFI(max) t PDEX BL = 4 (Input) (Input) D0 D1 D2 D3 BL = 2 (Input) (Input) D0 D1 Power Down Entry Power Down Exit PD LAL WL+2 PD t REFI(max) /39
29 (CL = 3, BL = 4) TC59LM814/06CFT-50, n 1 n n + 1 n + 2 I RC = 5 cycles I REFC = 15 cycles RDA LAL DESL WRA REF DESL RDA or WRA LAL or MRS or REF I RAS = 4 cycles CL = 3 Q0 Q1 Q2 Q3 CL = 3 I REFC 15 t REFI t REFI 8 t 1 t 2 t 3 t 7 t 8 WRA REF WRA REF WRA REF WRA REF WRA REF 8 Refresh cycle t REFI = Total time of 8 Refresh cycle 8 = t 1 + t 2 + t 3 + t 4 + t 5 + t 6 + t 7 + t 8 8 t REFI /39
30 (CL = 3) m 1 m m + 1 I REFC WRA REF DESL PD t FPDL (min) t QPDH t FPDL (max) Auto Refresh Self Refresh Entry I *2 PDV I CKD = 16 cycles *3 Qx t FPDL (min) t FPDL (max) l PDV 3. PD REF m 1 m m + 1 m + 2 n 1 n n + 1 p 1 p *2 I REFC I REFC (1st) *6 (2nd) *6 DESL *3 WRA *5 REF *5 DESL RDA *7 LAL *7 I PDA = 1 cycle *4 PD t PDEX I LOCK Self-Refresh Exit PD 3. PD I REFC DESL 4. I PDA PD I REFC 7. (RDA + LAL) I LOCK /39
31 Network FCRAM TM Network FCRAM TM (Double Data Rate Fast Cycle Random Access Memory) Network FCRAM TM : & CS FN : PD PD PD SDRAM CKE /PD & : CS & FN CS FN FCRAM TM CS FN 2 : BA0 & BA1 BA0 BA1 RDA WRA BA0 BA1 Bank #0 0 0 Bank #1 1 0 Bank #2 0 1 Bank #3 1 1 : A0~A14 RDA WRA LAL A0~A14 TC59LM806CFT A0~A14 A0~A7 TC59LM814CFT A0~A14 A0~A /39
32 : 0~7 15 TC59LM814/06CFT-50,-60 0~15 / 0~15 / : L U / L (0~7) U (8~15), : VDD VD VSS VSSQ VDD VSS VD VSSQ : VREF VREF /39
33 TC59LM814/06CFT (1 + 2 = RDA + LAL) / RDA RDA ( ) LAL / ( ) LAL CAS CAS RDA lrc (1 + 2 = WRA + LAL) / WRA WRA ( ) LAL / ( ) LAL CAS 1 LAL (VW) CAS WRA lrc (1 + 2 = WRA + REF) TC59LM814/06CFT SDRAM WRA REF WRA WRA ( ) LAL REF lrefc 7.8us 8 400ns 3.2µs(8 400ns) 8 (1 + 2 = WRA + REF with PD = L ) WRA REF tfpdl PD Low 7.8µs lrefc DESL lckd PD Low PD PD DESL Low High DESL lrefc lrefc 1 ( PD = L ) PD Low PD PD High PD DESL /39
34 (1 + 2 = RDA + MRS) TC59LM814/06CFT-50,-60 RDA MRS RDA RDA ( ) LAL MRS A0~A14 BA0 BA1 MRS BA0 BA1 4 (R-1) (R-2) (R-3) CAS (R-4) (E-1) DLL / DLL (E-2) 1 MRS OFF /39
35 / (BA0, BA1) MRS MRS BA1 BA0 Mode Register Set 0 0 Regular MRS 0 1 Extended MRS 1 Reserved (R-1) (A2 A0) A2 A0 2 4 A2 A1 A0 BURST LENGTH Reserved words words Reserved 1 Reserved (R-2) (A3) A3 0 A A3 BURST TYPE 0 Sequential 1 Interleave (A3) (+1) CAS Latency = 3 RDA LAL Data 0 Data 1 Data 2 Data 3 Addressing sequence for Sequential mode DATA ACCESS ADDRESS BURST LENGTH Data 0 n Data 1 n + 1 Data 2 n + 2 Data 3 n ( LA0) LA0 LA1 4 ( LA1, LA0) LA1 LA /39
36 Addressing sequence for Interleave mode DATA ACCESS ADDRESS BURST LENGTH Data 0 Data 1 Data 2 Data 3 A8 A7 A6 A5 A4 A3 A2 A1 A0 A8 A7 A6 A5 A4 A3 A2 A1 A0 A8 A7 A6 A5 A4 A3 A2 A1 A0 A8 A7 A6 A5 A4 A3 A2 A1 A0 2 4 (R-3) CAS (A6 A4) RDA LAL CAS LAL CAS 1 A6 A5 A4 CAS LATENCY Reserved Reserved Reserved Reserved Reserved (R-4) (A7) 0 (R-5) (A8 A14) 0 (E-1) DLL (A0) DLL A0 0 DLL 0 (E-2) (A1 / A6) A6 A1 OUTPUT DRIVER IMPEDANCE CONTROL 0 0 Normal Output Driver 0 1 Strong Output Driver 1 0 Weaker Output Driver 1 1 Weakest Output Driver (E-3) (A2 A5, A7 A14) /39
37 : 0.51 g ( ) /39
38 Rev 1.0 ( ) Rev 1.1 ( ) ( ) 2 (6 ) : : VDD VSS ( ) -55 version MHz( tck=8.5ns ) 83MHz( tck=12ns ) 117MHz -60 ( 7,9 ) /39
39 030519TBA /39
A0~A13 BA0, BA1 0~35 CS FN PD, L, U L, U V DD V SS V D V SSQ V REF NC TMS, TDI, TCK, TDO (+2.5 V) ( ) (+1.5V / +1.8 V) ( ) ( ) ( ) 2005-11-08 2/65
TC59LM836DKG-33,-40 MOS CMOS 288M FCRAM2 2,097,152 4 36 TC59LM836DKG CMOS 301,989,888 (FCRAM TM ) TC59LM836DKG 2,097,152 4 36bit / 600M / FCRAM TM DDR SDRAM TC59LM836DKG t CK ( ) TC59LM836DKG -33-40 4.5
R1RW0416DI シリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
R1LV0416Dシリーズ データシート
Wide Temperature Range Version 4M SRAM (256-kword 16-bit) RJJ03C0237-0100 Rev. 1.00 2007.05.24 262,144 16 4M RAM TFT 44 TSOP II 48 CSP 0.75mm 3.0V 2.7V 3.6V 55/70ns max 3µW typ V CC =3.0V 2CS 40 +85 C
R1RP0416D シリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
MSM56V16160F
1 電子デバイス MSM56V16160F 2-Bank 524,288-Word 16-Bit SYNCHRONOUS DYNAMIC RAM 2001 2 2001 1 MSM56V16160F CMOS 2 524,288 16 RAM 3.3V LVTTL 4 CMOS 1 2 524,288 16 3.3V 0.3V LVTTL LVTTL 4096 /64ms Latency 1 2 3
R1RW0408D シリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
R1LV1616H-I シリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
XAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices
XAPP858 (v1.1) 2007 1 9 : Virtex-5 FPGA Virtex-5 DDR2 SDRAM : Karthi Palanisamy Maria George (v1.1) DDR2 SDRAM Virtex -5 I/O ISERDES (Input Serializer/Deserializer) ODDR (Output Double Data Rate) DDR2
HN58V256Aシリーズ/HN58V257Aシリーズ データシート
HN58V256A HN58V257A 256k EEPROM (32-kword 8-bit) Ready/Busy and RES function (HN58V257A) RJJ03C0132-0600 Rev. 6.00 2007. 05. 24 HN58V256A HN58V257A 32768 8 EEPROM ROM MNOS CMOS 64 3V 2.7 5.5V 120ns (max)
R1EV5801MBシリーズ データシート
1M EEPROM (128-kword 8-bit) Ready/Busy and function R10DS0209JJ0100 Rev.1.00 131072 8 EEPROM ROM MONOS CMOS 128 2.7V 5.5V 150ns (max) @ Vcc=4.5V 5.5V 250ns(max) @ Vcc=2.7V 5.5V 20mW/MHz (typ) 110µW (max)
MSM514400E/EL
1 1,08,576-Word x -BiYNAMIC RAM : 2001 1 CMOS 1,08,576 2 CMOS 26/20 SOJ 26/20 TSOP L!"1,08,576!"5V 10%!" : TTL!" : TTL!" : 1,02 16ms 1,02 128ms L-!"!"CAS RAS RAS!"!" : 26/20 300mil SOJ (SOJ26/20-P-300-1.27)
HN58C256A シリーズ/HN58C257A シリーズ データシート
HN58C256A HN58C257A 256k EEPROM (32-kword 8-bit) Ready/Busy and RES function (HN58C257A) RJJ03C0133-0600Z Rev. 6.00 2006. 10. 26 HN58C256A HN58C257A 32768 8 EEPROM ROM MNOS CMOS 64 5V±10% 85ns/100ns (max)
N12866N2P-H.PDF
16Mx64bits PC133 SDRAM SO DIMM Based on 16Mx16 SDRAM with LVTTL, 4 banks & 8K Refresh (16M x 16bit) /. / 1 A0 ~ A12 BA0, BA1 CK0, CK1 CKE0 /S0 /RAS /CAS /WE DQM0 ~ DQM7 DQ0 ~ DQ63 SA0~2 SDA SCL VCC 3.3
R1RP0416DIシリーズデータシート
Wide Temperature Version 4M High Speed SRAM (256-kword 16-bit) データシート RJJ03C0097-0201 Rev.2.01 概要 R1RP0416DI シリーズは 256k ワード 16 ビット構成の 4M ビット高速スタティック RAM です CMOS(6 トランジスタメモリセル ) プロセス技術を採用し, 高密度, 高性能, 低消費電力を実現しました
R1LV0816ASB データシート
R1LV0816ASB 5SI, 7SI 8Mb Advanced LPSRAM (512k word x 16bit) RJJ03C0292-0100 Rev.1.00 2009.11.30 概 要 R1LV0816ASB は シリコンゲート 0.15µm CMOS プロセス 技 術 を 用 いた 524,288 語 16 ビット 構 成 を 持 ち 単 一 電 源 で 動 作 する 非 同 期
AN6591FJM
IC AN6591FJM PHS, PLL IC AN6591FJMPHSIF PLL IC QFN (Quad flat non-leaded PKG) (0.63) 34 44 R0.30 6.20±0.10 (6.00) 33 23 1 11 (0.63) 22 12 3-C 0.50 (6.00) 6.20±0.10 0.20±0.10 0.80 max Unit : mm, PLL,, APC
Test
1 39 41 199 Data Sheet Rev. 1.0 11.02.2003 200-pin DDR SDRAM Module SO-DIMM 1024MB DDR PC 2100 in COB 200-64- Small Outline Dual-In-Line. DRAM DDR- SDRAM : MICRON MT 46V 64M8 T17B V DD 2,5V ±0.2V, V DD
RMWV3216A Series Datasheet
32Mbit 低 消 費 電 力 SRAM (2M word 16bit) R10DS0259JJ0100 Rev.1.00 概 要 RMWV3216A シリーズは 2,097,152 ワード 16 ビット 構 成 の 32M ビットスタティック RAM です Advanced LPSRAM 技 術 を 採 用 し 高 密 度 高 性 能 低 消 費 電 力 を 実 現 しております したがって RMWV3216A
MSM51V18165F
OKI 2008 10 1 OKI OKI OKI 2008 10 1 OKI 193-8550 550-1 http://www.okisemi.com/jp/ OKI MSM51V18165F FJDD51V18165F-03 2005 6 3 1,048,576-Word 16-Bit DYNAMIC RAM : EDO MSM51V18165F CMOS 1,048,576 16 4 2 CMOS
Cyclone IIIデバイスのI/O機能
7. Cyclone III I/O CIII51003-1.0 2 Cyclone III I/O 1 I/O 1 I/O Cyclone III I/O FPGA I/O I/O On-Chip Termination OCT Quartus II I/O Cyclone III I/O Cyclone III LAB I/O IOE I/O I/O IOE I/O 5 Cyclone III
Untitled
R1LV0816ABG -5SI, 7SI 8Mb Advanced LPSRAM (512k word x 16bit) RJJ03C0295-0100 Rev.1.00 2009.12.14 R1LV0816ABG 0.15µm CMOS 524,288 16 RAM TFT R1LV0816ABG R1LV0816ABG 7.5mm 8.5mm BGA (f-bga [0.75mm, 48 ])
untitled
COPAL ELECTRONICS 32 (DP) DP INC 2 3 3 RH RL RWB 32 C S U/D INC U/D CS 2 2 DP7114 32 SOIC CMOS 2.5 V - 6.0 V / 10 kω 50 kω 100 kω TSSOP MSOP /BFR INC / U/D RH RoHS GND RWB RL CS VCC 2017 6 15 1 : R = 2
RMLV0816BGBG Datasheet
8Mbit 低 消 費 電 力 SRAM (512k word 16bit) R10DS0229JJ0200 Rev.2.00 概 要 RMLV0816BGBG は 524,288 ワード 16 ビット 構 成 の 8M ビットスタティック RAM です Advanced LPSRAM 技 術 を 採 用 し 高 密 度 高 性 能 低 消 費 電 力 を 実 現 しております したがって RMLV0816BGBG
MSM51V18165F
1 電子デバイス MSM51V1165F 1,04,576-Word 16-Bit DYNAMIC RAM : EDO 機能付き高速ページモード 2000 10 MSM51V1165F CMOS 1,04,576 16 4 2 CMOS 42 SOJ 50/44 TSOP 1,04,576 16 3.3V 0.3V LVTTL LVTTL 1024 /16ms EDO!"# $"# $"# 42 400mil
R1WV6416R データシート
64Mb Advanced LPSRAM (4M word x 16bit / 8M word x 8bit) 概要 RJJ03C0287-0100 Rev.1.00 2009.05.07 は シリコンゲート 0.15µm CMOS プロセス技術を用いた 4,194,304 語 16 ビット構成を持ち 単一電源で動作する非同期式のスタティク RAM です メモリセルに新規 TFT 技術を用い 高密度かつ低消費電力を実現したデバイスです
RMLV0416E Series Datasheet
4Mbit 低消費電力 SRAM (256-kword 16-bit) R10DS0205JJ0100 Rev.1.00 概要 は 262,144 ワード 16 ビット構成の 4M ビットスタティック RAM です Advanced LPSRAM 技術を採用し 高密度 高性能 低消費電力を実現しております したがって RMLV0416E シリーズは バッテリバックアップシステムに最適です パッケージの種類は
R1LV3216R データシート
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
PIN S 5 K 0 K 1 K 2 K 3 K 4 V DD V 0 V 1 V 2 V SS OSC SEG 32 SEG 31 SEG 30 SEG 29 SEG 28 SEG 27 SEG 26 SEG 25 SEG 24 SEG 23 SEG 22 SEG 21 SEG 20 SEG 1
1/3 1/4 LCD NJU6535 LCD 1/3 1/4 LCD key(scan 6 Scan 5) CPU 3 4 42 41 1/3 126 1/4 164 LED NJU6535FH1 LCD 42 126 164 30 Scan 6 Scan 5 1/2, 1/3 LED 4 (,,, CS) (8 ) 4.5 ~ 5.5V 5.5V QFP64-H1 CMOS ( :P) -1-
16-Bit, Serial Input Multiplying Digital-to-Analog Converter (Rev. B
DAC8811 www.tij.co.jp ± ± µ ± µ ± V REF CS Power-On Reset DAC8811 D/A Converter 16 DAC Register 16 R FB I OUT CLK SDI Shift Register GND DAC8811C ±1 ±1 MSOP-8 (DGK) 4to 85 D11 DAC8811ICDGKT DAC8811C ±1
mbed祭りMar2016_プルアップ.key
1 2 4 5 Table 16. Static characteristics (LPC1100, LPC1100L series) continued T amb = 40 C to +85 C, unless otherwise specified. Symbol Parameter Conditions Min Typ [1] Max Unit Standard port pins, RESET
RNA51xxシリーズ データシート
RNxx CMOS system RESET IC R0DS0090JJ000 Rev..00 0.0.0 RNxx. V,.6 V,.7 V,.8 V,.9 V,.0 V,. V,. V,. V,.6 V,.0 V, ±% CMOS, (0.7 μ),, ( MΩ) (RNxx) CMOS (RNBxx). V,.6 V,.7 V,.8 V,.9 V,.0 V,. V,. V,. V,.6 V,.0
DS90LV V or 5V LVDS Driver/Receiver (jp)
DS90LV019 DS90LV019 3.3V or 5V LVDS Driver/Receiver Literature Number: JAJS563 DS90LV019 LVDS 1 / DS90LV019 Low Voltage Differential Signaling (LVDS) 1 CMOS / DS90LV019 EIA-644 IEEE1596.3 (SCI LVDS) 2
untitled
: SOU1AP2011003 2011/12/25 & Copyright 2010, Toshiba Corporation. : SOU1AP2011003 1. 2.CMOS 3.CMOS 4.CMOS 5.CMOS 6. 2 : SOU1AP2011003 3 : SOU1AP2011003 NAND,OR,, IC 1A 1 1B 2 14 13 V CC 4B 1Y 2A 2B 3 4
NJU3555 NJU
1/16 LCD NJU6573 NJU6573 16 100 LCD 16 100 1/16 1600 LCD NJU6573 LCD CMOS 16 100 1/5 2MHz Max. CR, 16 V DD = 2.4V3.6V P-Sub LQFP144 20.0mm x 20.0mm t=1.7mm(max) 0.50mm pitch - 1 - NJU3555 NJU6573-2 - NJU3555
LT 低コスト、シャットダウン機能付き デュアルおよびトリプル300MHz 電流帰還アンプ
µ µ LT1398/LT1399 V IN A R G 00Ω CHANNEL A SELECT EN A R F 3Ω B C 97.6Ω CABLE V IN B R G 00Ω EN B R F 3Ω 97.6Ω V OUT OUTPUT (00mV/DIV) EN C V IN C 97.6Ω R G 00Ω R F 3Ω 1399 TA01 R F = R G = 30Ω f = 30MHz
DAC121S101/DAC121S101Q 12-Bit Micro Power, RRO Digital-to-Analog Converter (jp)
DAC121S101 DAC121S101/DAC121S101Q 12-Bit Micro Power, RRO Digital-to-Analog Converter Literature Number: JAJSA89 DAC121S101 12 D/A DAC121S101 12 D/A (DAC) 2.7V 5.5V 3.6V 177 A 30MHz 3 SPI TM QSPI MICROWIRE
R1LP5256E Series Datashet
256Kb Advanced LPSRAM (32k word x 8bit) R10DS0070JJ0100 Rev.1.00 概要 R1LP5256E シリーズは シリコンゲート 0.15µm CMOS プロセス技術を用いた 32,768 語 8 ビット構成を持ち 単一電源で動作する非同期式のスタティク RAM です メモリセルに TFT 技術を用い 高密度かつ低消費電力を実現したデバイスです
RNA52A10MM データシート
RNAA0MM Dual CMOS system RESET IC R0DS009JJ000 (Previous code: RJJ0D0-000) Rev..00 0..9 RNAA0MM. CMOS. μa (typ) H MΩ o CMOS. ± 0 m % typ.. μa typ. CR MMPAK- 0 C ( ) RNAA0MMEL MMPAK- PLSP000JC-A MM EL (,000
HN58X2502/HN58X2504I
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NE エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
R1LV1616Rシリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
NL-22／NL-32取扱説明書_操作編
MIC / Preamp ATT NL-32 A C ATT AMP 1 AMP 2 AMP 3 FLAT FLAT CAL.SIG. OVER LOAD DET. AMP 4 AMP 5 A/D D/A CONV. AMP 6 AMP 7 A/D CONV. Vref. AMP 8 AMP 10 DC OUT AMP 9 FILTER OUT AC DC OUT AC OUT KEY SW Start
HN58X2402SFPIAG/HN58X2404SFPIAG
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
Microsoft Word - AK2300-MS0997-J-00_ doc
AK2300 A-Law -law14bitpcm(16bit ) A/D D/A A-law/μ-law GST VFTN VR AMPT AAF SMF A/D CODEC Core D/A PCM I/F DIF0 DIF1 MUTEN DX DR FS BCLK VREF BGREF Internal Main Clock PLLC VDD VSS LVDD Power Down AK2300
ADC121S Bit, ksps, Diff Input, Micro Pwr Sampling ADC (jp)
ADC121S625 ADC121S625 12-Bit, 50 ksps to 200 ksps, Differential Input, Micro Power Sampling A/D Converter Literature Number: JAJSAB8 ADC121S625 12 50kSPS 200kSPS A/D ADC121S625 50kSPS 200kSPS 12 A/D 500mV
MO 2 E 2 POM -248/16 ev. 1.3_2 L D WP V GND 2* D IN LOD / W D OU OMP LOD 3 Min. yp. Max. V IN Y V IH V = V V = V V IL V = V 2 V =
ev. 1.3_2 MO 2 E 2 POM -248/16 8-Pin DIP ( DP8-DP8-E) 8-Pin OP ( FJ8-DFJ8-E) :µ Max. (V =5.5 V) :.8 m Max. (V =5.5 V, f=4khz).4 m Max. (V =4.5 V, f=1khz) :2.5 5.5 V :1.8 5.5 V 16 (-248, -2416) GN 1 2 8-Pin
4
I/O 2AO 0/4-20mA / DC6-18V 16Bit Ver. 1.0.0 2 750-563 Copyright 2006 by WAGO Kontakttechnik GmbH All rights reserved. 136-0071 1-5-7 ND TEL 03-5627-2059 FAX 03-5627-2055 http://www.wago.co.jp/io/ WAGO
Triple 2:1 High-Speed Video Multiplexer (Rev. C
www.tij.co.jp OPA3875 µ ± +5V µ RGB Channel OPA3875 OPA3875 (Patented) RGB Out SELECT ENABLE RED OUT GREEN OUT BLUE OUT 1 R G B RGB Channel 1 R1 G1 B1 X 1 Off Off Off 5V Channel Select EN OPA875 OPA4872
橡EN1165.PDF
G780(7ZMMP-KK F1C) BIOS Setup 1 G780(7ZMMP-KK F1C) 2 G780(7ZMMP-KK F1C) 3 G780(7ZMMP-KK F1C) 4 G780(7ZMMP-KK F1C) 1st Boot Device 2nd Boot Device 3rd Boot Device S.M.A.R.T. for Hard Disks BootUp Num-Lock
4
I/O 2AO DC0-10V/ 10V 16Bit Ver. 1.0.0 2 750-562 Copyright 2006 by WAGO Kontakttechnik GmbH All rights reserved. 136-0071 1-5-7 ND TEL 03-5627-2059 FAX 03-5627-2055 http://www.wago.co.jp/io/ WAGO Kontakttechnik
Unidirectional Measurement Current-Shunt Monitor with Dual Comparators (Rev. B
www.tij.co.jp INA206 INA207 INA208 INA206-INA208 INA206-INA208 V S 1 14 V IN+ V S 1 10 V IN+ OUT CMP1 IN /0.6V REF 2 3 1.2V REF 13 12 V IN 1.2V REF OUT OUT CMP1 IN+ 2 3 9 8 V IN CMP1 OUT CMP1 IN+ 4 11
DS
FUJITSU SEMICONDUCTOR DATA SHEET DS4 272 1 ASSP (AC / DC ) BIPOLAR, IC,, 2 ma, 5 V SOP 16 1 AC/DC Copyright 1986-211 FUJITSU SEMICONDUCTOR LIMITED All rights reserved 211.5 (TOP VIEW) IN1 1 16 IN2 IN1
AD8212: 高電圧の電流シャント・モニタ
7 V typ 7 0 V MSOP : 40 V+ V SENSE DC/DC BIAS CIRCUIT CURRENT COMPENSATION I OUT COM BIAS ALPHA 094-00 V PNP 0 7 V typ PNP PNP REV. A REVISION 007 Analog Devices, Inc. All rights reserved. 0-9 -- 0 40
HD74HCT564, HD74HCT574
ご注意 安全設計に関するお願い 1. 弊社は品質 信頼性の向上に努めておりますが 半導体製品は故障が発生したり 誤動作する場合があります 弊社の半導体製品の故障又は誤動作によって結果として 人身事故 火災事故 社会的損害などを生じさせないような安全性を考慮した冗長設計 延焼対策設計 誤動作防止設計などの安全設計に十分ご留意ください 本資料ご利用に際しての留意事項 1. 本資料は お客様が用途に応じた適切なルネサステクノロジ製品をご購入いただくための参考資料であり
TN-46-13
はじめに テクニカルノート 高速 DDR SDRAM の互換性 はじめに このテクニカルノートでは DDR SDRAM デバイスの速度タイミングの違いを考察し Micron の高速グレード部品と低速グレード部品との互換性について説明します Micron DDR デバイスのタイミングは 異なる速度グレードの部品との互換性を最大限維持するように最適化されています そのため Micron のデータシートに記載されているタイミング特性は
DS90LV011A 3V LVDS 1 回路入り高速差動出力ドライバ
3V LVDS Single High Speed Differential Driver Literature Number: JAJS962 Single High Speed Differential Driver 19961015 23685 ds200149 Input Voltage changed to 3.6V from 5V Updated DC and AC typs basic
1516-機器センサ_J.indb
機器用センサ Grid-EYE Grid-EYE Grid-EYE Grid-EYE Grid-EYE 着座検知 扉開閉 洗濯機の水位検知 電子レンジ PS-A 微圧タイプ 水位検知 Grid-EYE 温度計測 位置検知 熱 軸GF 赤外線アレイセンサ Grid-EYE 設計 仕様について予告なく変更する場合があります ご購入及びご使用前に当社の技術仕様書などをお求め願い それらに基づいて購入及び使用していただきますようお願いします
LMV851/LMV852/LMV854 8 MHz Low Power CMOS, EMI Hardened Operational Amplifi(jp)
LMV851,LMV852,LMV854 LMV851/LMV852/LMV854 8 MHz Low Power CMOS, EMI Hardened Operational Amplifiers Literature Number: JAJSAM3 LMV851/LMV852/LMV854 8MHz CMOS EMI LMV851/LMV852/LMV854 CMOS IC 40 125 LMV851/
MAX191 EV J
-0; Rev ; / µ µ PART TEMP. RANGE BOARD TYPE MAXEVSYS-DIP 0 C to +0 C Through-Hole MAXEVKIT-DIP 0 C to +0 C Through-Hole 0CMODULE-DIP 0 C to +0 C Through-Hole Evaluates: MAX Maxim Integrated Products Evaluates:
TOS7200 CD-ROM DUT PC 1.0X p.15 NEMA Vac/10 A [85-AA-0003] m : CEE7/7 : 250Vac/10 A [85-AA-0005] : GB1002 : 250Vac/10A [ ] 2016
![TOS7200 CD-ROM DUT PC 1.0X p.15 NEMA Vac/10 A [85-AA-0003] m : CEE7/7 : 250Vac/10 A [85-AA-0005] : GB1002 : 250Vac/10A [ ] 2016](/thumbs/93/112128441.jpg "TOS7200 CD-ROM DUT PC 1.0X p.15 NEMA Vac/10 A [85-AA-0003] m : CEE7/7 : 250Vac/10 A [85-AA-0005] : GB1002 : 250Vac/10A [ ] 2016")
No. IB028901 Nov. 2016 1. 11 TOS7200 2. 14 3. 19 4. 23 5. 39 6. 49 7. 51 TOS7200 CD-ROM DUT PC 1.0X p.15 NEMA5-15 125 Vac/10 A [85-AA-0003] 1 2.5 m : CEE7/7 : 250Vac/10 A [85-AA-0005] : GB1002 : 250Vac/10A
LTC 単一5VAppleTalk トランシーバ
LTC µ µ µ µ TYPICAL APPLICATI O LTC 0.µF CHARGE PMP CPEN EN EN O O 0 DO 0 V µf 0.µF µf D D = Ω TO 0Ω Ω TO 0Ω 00pF LTC TA0 - LTC ABSOLTE AXI RATI GS Supply Voltage ( )... V Input Voltage Logic Inputs...
DS90LV047A
3V LVDS 4 CMOS 4 CMOS Low Voltage Differential Signaling (LVDS) 400Mbps (200MHz) TLL/CMOS 350mV TRI-STATE 13mW ( ) PCB ENABLE ENABLE* AND TRI- STATE 4 DS90LV04 A (DS90LV048A ) ECL 1 1 Dual-In-Line 3V LVDS
DS90CP04 1.5 Gbps 4x4 LVDS Crosspoint Switch (jp)
1.5 Gbps 4x4 LVDS Crosspoint Switch Literature Number: JAJS984 1.5Gbps 4 4 LVDS 4 4 (LVDS) ( ) 4 4:1 4 1 MODE 4 42.5Gb/s LVDS 20010301 33020 23900 11800 ds200287 2007 12 Removed preliminary. Removed old
AD5302/AD5312/AD5322: 2.5 ～ 5.5 V 電源、230 μA 消費電流、デュアル、レール to レール電圧出力の 8 ／ 10 ／ 12 ビット D/A コンバータ
2.5 5.5V 23µA to8/1/12 D/A AD532 18DAC 2 A 1LSB INL B.5LSB INL AD5312 11DAC 2 A 4LSB INL B 2LSB INL AD5322 112DAC 2 A 16LSB INL B 8LSB INL 1MSOP 3µA@5V 2nA@5V 5nA@3V 2.5 5.5V V REF V LDAC DAC to 1MSOP
XC9500 ISP CPLD JTAG Port 3 JTAG Controller In-System Programming Controller 8 36 Function Block Macrocells to 8 /GCK /GSR /GTS 3 2 or 4 Blocks FastCO
- 5ns - f CNT 25MHz - 800~6,400 36~288 5V ISP - 0,000 / - / 36V8-90 8 - IEEE 49. JTAG 24mA 3.3V 5V PCI -5-7 -0 CMOS 5V FastFLASH XC9500 XC9500CPLD 0,000 / IEEE49. JTAG XC9500 36 288 800 6,400 2 XC9500
OPA134/2134/4134('98.03)
OPA OPA OPA OPA OPA OPA OPA OPA OPA TM µ Ω ± ± ± ± + OPA OPA OPA Offset Trim Offset Trim Out A V+ Out A Out D In +In V+ Output In A +In A A B Out B In B In A +In A A D In D +In D V NC V +In B V+ V +In
TM-m30 詳細取扱説明書
M00094100 Rev. A Seiko Epson Corporation 2015. All rights reserved. 2 3 4 5 6 Bluetooth 7 Bluetooth 8 1 9 Bluetooth 10 1 11 1 2 6 5 4 3 7 12 1 13 14 ONF 1 N O O N O N N N O F N N F N N N N N N F F O O
TM-m30 詳細取扱説明書
M00094106 Rev. G Seiko Epson Corporation 2015-2018. All rights reserved. 2 3 4 5 6 7 8 Bluetooth 9 ... 71 10 1 11 Bluetooth 12 1 13 1 2 6 5 4 3 7 14 1 1 2 3 4 5 15 16 ONF 1 N O O N O N N N O F N N F N
Keysight Technologies CMOSイメージセンサのランダム・テレグラフ・ノイズ(RTN)評価
Keysight Technologies CMOS (RTN) RTS noise measurement using the B1500A' s WGFMU Module Application Note Random Telegraph Noise, RTN MOS-FET RTN 22 nm CMOS RTN CMOS CMOS RTN RTN - IV RTN B1530A Waveform
S1F77330 シリーズテクニカルマニュアル Rev.2.1
シリーズテクニカルマニュアル Rev.2.1 本資料のご使用につきましては 次の点にご留意願います 本資料の内容については 予告無く変更することがあります 1. 本資料の一部 または全部を弊社に無断で転載 または 複製など他の目的に使用することは堅くお断りいたします 2. 本資料に掲載される応用回路 プログラム 使用方法等はあくまでも参考情報であり これらに起因する第三者の知的財産権およびその他の権利侵害あるいは損害の発生に対し
EVI-D100/D100P
A-AYS-100-11(1) EVI-D100/D100P 2001 Sony Corporation ... 3... 4... 5... 7... 18 D30/D31... 40... 46... 48... 49 2 3 VIDEO S S S VIDEO VISCA 1 VISCA IN VISCA OUT RS-232C EVI-D100/P VISCA IN AC DC IN 12V
untitled
1.0 1. Display Format 8*2 Character 2. Power Supply 3.3V 3. Overall Module Size 30.0mm(W) x 19.5mm(H) x max 5.5mm(D) 4. Viewing Aera(W*H) 27.0mm(W) x 10.5mm(H) 5. Dot Size (W*H) 0.45mm(W) x 0.50mm(H) 6.
untitled
H Phase & Enable (UVLO) V DD =2.55.5V =3.08.0V Io=400mA I DD =200uA typ. (Mode Select) 2 Phase & Enable (ALL L ) STB L (UVLO) Alarm CMOS SSOP20-C3 - - (Ta=25 C) (Ta=25) - 2 - - 3 - - 4 - - 5 - OUTA IN2B
AD725: 輝度トラップ・ポートを備えた低コスト RGB-NTSC ／ PAL エンコーダ
AD725 NTSC/PAL HSYNC VSYNC 4FSC CLOCK XNOR CSYNC 4FSC CSYNC BURST NTSC/PAL 4FSC FSC 90 C FSC 0 C CSYNC FSC 90 C/270 C CLOCK AT 8FSC RED DC CLAMP Y X2 GREEN BLUE DC CLAMP DC CLAMP U V NTSC/PAL X2 X2 STND
M51132L/FP データシート
お客様各位 カタログ等資料中の旧社名の扱いについて 年 4 月 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
NJW4124 IC ( ) NJW4124 AC-DC 1cell/2cell IC / 1 NJW4124M / Bi-CMOS NJW4124M : DMP20 P-CHG 1 20 Q-CHG NFB 2 19 CS1 TX-SW 3 18 CS2 GND 4 17 VS PC 5 16 V
IC ( ) AC-DC 1cell/2cell IC / 1 M / Bi-CMOS M : DMP20 P-CHG 1 20 Q-CHG NFB 2 19 CS1 TX-SW 3 18 CS2 GND 4 17 VS PC 5 16 VREF ADP 6 15 V + 7 14 TDET 8 13 TH C1 9 12 TL C2 10 11 CHG-SW M - 1 - (Ta=25 C) V
NL-20取扱説明書_操作編
MIC / Preamp A C AMP 1 AMP 2 AMP 3 FLAT FLAT CAL.SIG. OVER LOAD DET. AMP 4 AMP 5 A/D D/A CONV. V ref. AMP 8 AMP 10 DC OUT AC OUT AC DC OUT DATA BUS CPU ADDRESS BUS DSP Start Pause Stop Store Mode Cont
pc725v0nszxf_j
PC725NSZXF PC725NSZXF PC725NSZXF PC725 DE file PC725 Date Jun. 3. 25 SHARP Corporation PC725NSZXF 2 6 5 2 3 4 Anode Cathode NC Emitter 3 4 5 Collector 6 Base PC725NSZXF PC725YSZXF.6 ±.2.2 ±.3 SHARP "S"
SI-7321M
2 SPM IC SI-7321M 2016 6 Ver.4.23 2 IC SI-7321M 1.... 2 2.... 2 3.... 3 4. VREF... 6 5.... 6 6.... 7 7.... 8 8.... 9 9.... 10 10.... 11 11.... 12 12.... 13 13.... 14 14.... 16 15.... 22 16.... 23 17....
5 1 2 3 4 5 6 7 8 9 10 1 Quick Boot 1st Boot Device 2nd Boot Device 3rd Boot Device Network Boot Initial Display Mode S.M.A.R.T. for Hard Disks BootUp Num-Lock Password Check CPU Serial Number System BIOS
LTC ビット、200ksps シリアル・サンプリングADC
µ CBUSY ANALOG INPUT 10V TO 10V 2. 2. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 V DIG V ANA PWRD BUSY CS R/C TAG SB/BTC DATA EXT/INT DATACLK DGND SY 28 27 26 25 24 23 22 21 20 19 18 17 16 15 10µF 0.1µF SERIAL INTERFACE
TM-m30 詳細取扱説明書
M00094101 Rev. B Seiko Epson Corporation 2015-2016. All rights reserved. 2 3 4 5 6 7 8 Bluetooth 9 Bluetooth 10 1 11 Bluetooth 12 1 13 1 2 6 5 4 3 7 14 1 1 2 3 4 5 15 16 ONF 1 N O O N O N N N O F N N F
LM358
LM358 2 DC LM358 5V DC 15V DC micro SMD (8 micro SMD) LM358 LM2904 LM258 LM158 20000801 19870224 33020 23900 11800 2002 3 ds007787 Converted to nat2000 DTD added avo -23 to the first page Edited for 2001
s102t02_j
S0T0 S0T0 ITrmsA SIP 4pin IRED SSR iso rms3.0k I T rms.0a SIP DRM 600 DRM 400 iso rms3.0k UL508file No. E94758S0T0/ S0T0 CSA. No.4file No. LR63705 S0T0/S0T0 UL94-0 Sheet No.: D4-A050FJP-A Date Apr. 8.
LTC 自己給電絶縁型コンパレータ
AC 120V TECCOR 4008L4 OR EUIVALENT NEUTRAL 2N2222 HEATER 25Ω 150Ω 1k 1N4004 2.5k 5W 5.6V R1 680k 390Ω 100µF LE 47k C1 0.01µF ZC ZC COMPARISON > R = R O e B (1/T 1/T O ) B = 3807 1µF THERM 30k YSI 44008
AN5637
IC SECAM IC SECAM IC 1 SECAM Unit : mm 19.2±0.3 16 9 1 8 (0.71) 0.5±0.1 Seating plane 2.54 1.22±0.25 DIP016-P-0300D 6.2±0.3 5.20±0.25 1.10±0.25 3.05±0.25 7.62±0.25 3 to 15 0.30 +0.10 ) (DIP016- P-0300M)
TM-T88VI 詳細取扱説明書
M00109801 Rev. B 2 3 4 5 6 7 8 9 10 Bluetooth 11 12 Bluetooth 13 14 1 15 16 Bluetooth Bluetooth 1 17 1 2 3 4 10 9 8 7 12 5 6 11 18 1 19 1 3 4 2 5 6 7 20 1 21 22 1 23 24 1 25 SimpleAP Start SSID : EPSON_Printer
ANJ_1092A
Application Note SBAA066 ± ± ± ± µ ± ± ± ± 24 Bits 20/24MSB 2 s f S 768 khz 25 MHz (1) V IH 2.0 5.0 V (1) V IL 0 0.8 V (2) V IH 3.0 0 V (2) V IL 5.0 4.2 V (1) I IH V IH = V DD ±10 µa (1) I IL V IL = 0V
LM7171 高速、高出力電流、電圧帰還型オペアンプ
Very High Speed, High Output Current, Voltage Feedback Amplifier Literature Number: JAJS842 2 1 6.5mA 4100V/ s 200MHz HDSL 100mA 15V S/N ADC/DAC SFDR THD 5V VIP III (Vertically integrated PNP) 19850223
LM9822 3 Channel 42-Bit Color Scanner Analog Front End (jp)
LM9822 LM9822 3 Channel 42-Bit Color Scanner Analog Front End Literature Number: JAJS680 LM9822 3 42 LM9822 AFE CIS CCD CDS / LM9822 14 6MHz ADC 600 / CCD CDS CCD CIS TTL/CMOS 14 6MHz 5V 5% I/O 3.3V 10%
2
REVISION 2.85(6).I 2 3 4 5 8 24 32 37 83 87 88 88 89 90 1 91 1 6 7 8 KDC200 ユーザーマニュアル 1.1 同梱物 本機のパッケージには 以下の物が同梱されています １ ２ ３ ４ 本体 バーコード Data Collector 1 台 USB ケーブル １本 ネックストラップ 1 本 ソフトウェアとユーザーマニュアルを含む CD-ROM
EQUIUM EQUIUM S5010 1
EQUIUM EQUIUM S5010 1 1 1 2 3 4 2 1 2 3 2 3 1 2 3 4 5 6 7 4 1 2 5 1 2 6 1 7 1 2 3 4 5 6 7 1 2 3 4 5 6 3 7 8 9 1 2 3 4 4 5 6 7 8 1 1 2 3 4 10 1 11 12 1 13 14 1 15 16 1 1 2 3 17 1 2 3 18 4 5 6 1 19 1 2 3
uPC2711TB,uPC2712TB DS
5 VIC Bipolar Analog Integrated Circuits µpc2711tb, µpc2712tbbsic 20122915 µpc2711tb, µpc2712tb µpc2711t, µpc2712t NESAT TM ft = 20 GHz IC fu = 2.9 GHz TYP.µPC2711TB fu = 2.6 GHz TYP.µPC2712TB GP = 13
ma_sk_3302_jp
1 4 1.1............... 4 1. CE.............................. 4 1.3................. 4 1.4........................ 4 4 3 5 3.1........................... 5 3.1.1............................. 5 3.1...........................
General Purpose, Low Voltage, Rail-to-Rail Output Operational Amplifiers 324 V LM LMV321( )/LMV358( )/LMV324( ) General Purpose, Low Voltage, Rail-to-
General Purpose, Low Voltage, Rail-to-Rail Output Operational Amplifiers 324 V LM LMV321( )/LMV358( )/LMV324( ) General Purpose, Low Voltage, Rail-to-Rail Output Operational Amplifiers 358 LMV358/324 LM358/324
AN7500FHQ
1.5V IC 1.5V B IC 0.98V 37 48 9.00±0.40 7.00±0.20 36 25 24 (0.75) 7.00±0.20 13 9.00±0.40 Unit : mm 35 1.5V DC/DC 40 1 (0.75) 0.50 12 0.20 0.05 +0.10 SEATING PLANE (0.625) 1.40±0.10 1.70 max. (0.625) 0.10±0.10
AN8032
IC,,,, 1 IC,,,,, MOSFET, MOSFET,,, TH 2.5 V V REF 23.3±0.3 U.V.L.O. comp. 6.0±0.3 1/8 V 9 6 2.4±0.25 9 8 7 6 5 4 3 2 1 0.3 +0.1 0.05 3.3±0.25 0.5±0.1 2.54 1.5±0.25 1.5±0.25 SIP009-P-0000C V CC Unit : mm
LM5021 AC-DC Current Mode PWM Controller (jp)
LM5021 LM5021 AC-DC Current Mode PWM Controller Literature Number: JAJSAC6 LM5021 AC-DC PWM LM5021 (PWM) LM5021 (25 A) 1 ( ENERGY STAR CECP ) Hiccup (Hiccup ) 8 LM5021 100ns 1MHz AC-DC PWM 5021 LM Steve
HA1631S01/02/03/04シリーズ データシート
H1631S1/2/3/4 CMOS (/ ) R3DS85JJ5 Rev.5. 215.7.1 H1631S1/2/3/4 CMOS IC 1.8V H1631S1/2 H1631S3/4 CMPK-5 SOP-8 1/8 H1631S1/3 : I DDtyp = 5μ () H1631S2/4 : I DDtyp = 5μ () : V DD = 1.8 5.5V : V IOmax = 5mV
R1EX24256BSAS0I/R1EX24256BTAS0I データシート
R1EX24256BSAS0I R1EX24256BTAS0I Two-wire serial interface 256k EEPROM (32-kword 8-bit) R10DS0003JJ0400 Rev.4.00 R1EX24xxx 2 EEPROM ROM MONOS CMOS 64 1.8V 5.5V 2 (I 2 C ) 400kHz 2.0μA (max) 1.0mA (max)
HardCopy IIIデバイスの外部メモリ・インタフェース
7. HardCopy III HIII51007-1.0 Stratix III I/O HardCopy III I/O R3 R2 R SRAM RII+ RII SRAM RLRAM II R HardCopy III Stratix III LL elay- Locked Loop PLL Phase-Locked Loop On-Chip Termination HR 4 36 HardCopy