Slide 1

Size: px

Start display at page:

Download "Slide 1"

しらんむらかわ
5 years ago
Views:

1 フルブリッジフェーズシフト方式の基礎および設計ノウハウ UCC8950 TEXAS INSTRUMENTS JAPAN 1

2 内容フェーズシフトフルブリッジについて UCC8950とUCC895の比較 UCC8950 特長 UCC8950 設計のヒント評価ボードパフォーマンス

3 フェーズシフトフルブリッジについて UCC8950とUCC895の比較 UCC8950 特長 UCC8950 設計のヒント評価ボードパフォーマンス 3

4 フェーズシフトフルブリッジとは? QA QC GATE A GATE B V I T GATE C GATE D QB QD V T I M ON OFF D1 L STATE 1 STATE A;D A;C B;C B;D D + I T STATE 3 B;C A;D V O V L STATE 4 B;D A;C Duty 比 50% ON/OFF ZVS 動作小型高効率の電源構築が可能! I L t0 t1 t t3 t4 = t0 4

5 PWM 制御について + QA T1 QC V IN - QB QD D1 D V1 L OUT V OUT θ QA~QD Duty 50% QA (QC) QB(QD) 位相差 180 度 Ton は QC と QD のシフト時間 (θ) V OUT T ON = VIN N N P S TON T 5

6 QB d での ZVS 動作 t ABSET t ABSET + QB d QA L LK +L S T1 QC QB d V IN - QB QD D1 D V1 L OUT V OUT QA g QB g Iout 遅延時間 t ABSET を設ける ( 貫通防止 ) LC 共振により ZVS 小 L M I M + LK S M OSS ( L + L )( I + Io' ) > C V IN 6

7 QD d での ZVS 動作 t CDSET t CDSET + V IN QA L LK +L S T1 QC QD d QDd - QB QD QC g D1 D V1 L OUT V OUT QD g 遅延時間 t CDSET を設ける ( 貫通防止 ) LC 共振により ZVS QB d より容易に ZVS 1 Iout 大 1 1 L M I M + LK S M OSS ( L + L )( I + Io' ) > C V IN 7

8 次側同期整流器の動作 8

9 同期整流動作 < 期間 1> CT I PP + V IN C IN R RE ON OUTA Q A Q C OUTC I PRIMAY_T1 I MP 0A I MP _ D A RS OUTB Q B L S L MAG Q D OUTD D CS T1 OUTE QE OUTF QF L OUT C OUT + V OUT _ QE g On Off On QF g Off 期間 1 I QE QA, QD, QF :ON QB, QC, QE :OFF 1 次側からエネルギー伝達 I QF 0A I PS I MS I MS -dil OUT / 0A -dil OUT /4 9

10 同期整流動作 < 期間 1 > CT + R RE OUTA Q A Q C OUTC V IN C IN QB d L S QD d D A RS _ OUTB Q B L MAG Q D OUTD CS T1 OFF L OUT OUTE QE OUTF QF C OUT + V OUT _ 期間 1 QD ターンOFF QDd LC 共振 QCボディダイオード導通 -dil OUT / 10

11 同期整流動作 < 期間 > ON ON 期間 QC, QE ターンON -dil QCボディダイオード導通停止 OUT / 11

12 同期整流動作 < 期間 > 誤解誤解 QE とQFに流れる電流は同じ値? No! ターン極性によりほとんどの電流は QF を流れる -dil OUT / 1

13 同期整流動作 < 期間 3> OFF OFF 期間 3 QA, QF ターン OFF QBd LC 共振 QB ボディダイオード導通 13

14 同期整流動作 < 期間 3> ON 期間 3 QB ターン ON 1 次側からエネルギー伝達 QB ボディダイオード導通停止 14

15 同期整流動作 < 期間 3 4> OFF 期間 3 4 QCターンOFF QDd LC 共振 QDボディダイオード導通 15

16 同期整流動作 < 期間 4> ON ON 期間 4 QD, QF ターン ON QD ボディダイオード導通停止 16

17 同期整流動作 < 期間 4 1> OFF 期間 4 1 QBターンOFF QBd LC 共振 QAボディダイオード導通以降サイクル繰り返し 17

18 評価ボードでの同期整流波形 I QE QF g QE g I QF 18

19 フェーズシフトフルブリッジについて UCC8950とUCC895の比較 UCC8950 特長 UCC8950 設計のヒント評価ボードパフォーマンス 19

20 UCC8950 vs. UCC895 UCC8950 Function UCC8950 UCC895 次側同期整流器コントロール用出力次側同期整流器アダプティブディレイ軽負荷時ダイオード整流制御超軽負荷時バーストモード VREF 電圧精度 0-mA ±1.5% 5-mA, ±3% UCC895 過電流設定値精度 ±3% ±5% スロープ補償回路内蔵外付け UVLO 7.3V / 6.7V 11V / 9V スイッチング周波数設定 R R + C 0

21 超高効率要求への対応 UCC895( 従来品 ) 次側同期整流器をコントロールすることは可能 (1 次側 FETコントロール信号を使用 ) Deadtime 期間中はボディダイオードに導通してしまう 1

22 超高効率要求への対応 UCC895( 従来品 ) 次側同期整流器をコントロールすることは可能 (1 次側 FETコントロール信号を使用 ) Deadtime 期間中はボディダイオードに導通してしまう超高効率要求ではボディダイオード導通での損失も考慮が必要

23 UCC895( 従来品 ) での同期整流制御 OUTA と OUTB 信号を使用し次側同期整流器を制御 QE と QF が同時に OFF となってしまう 3

24 UCC895( 従来品 ) での同期整流制御 VQF d CT + R RE OUTA Q A D B Q C OUTC V IN C IN L S D A VQE d _ CS R S OUTB Q B D C L MAG T1 Q D OUTD V1 L OUT OUTA = QF g =QA g VQE d OUTB QE QF OUTA VQF d C OUT + V OUT _ OUTB = QE g =QB g t DELAY Dead-time 中にボディダイオードへ導通 4

25 UCC8950 での同期整流制御 OFF ON OFF ON OFF OFF ON ON QE と QF をオーバーラップボディダイオードへの導通低減 5

26 UCC8950 での同期整流制御ボディダイオードへの導通が大幅に減っている効率 up が期待される 6

27 同期整流方式 (EF vs. AB) による効率比較 Efficiency 96.5% 96.0% 95.5% 95.0% 94.5% UCC895 AB Sync. Gate Drive Scheme UCC8950 EF Sync. Gate Drive Scheme UCC8950 UCC % 93.5% 0% 40% 60% 80% 100% POUT UCC8950EVM (600W) にてデータ取得 7

28 フェーズシフトフルブリッジについて UCC8950とUCC895の比較 UCC8950 特長 UCC8950 設計のヒント評価ボードパフォーマンス 8

29 UCC8950 特長定常時の高効率化同期整流出力のタイミングを最適化アダプティブディレイ制御可能軽負荷時の高効率化 Step1 : 次側ダイオード整流制御 Step : バーストモード電流モード / 電圧モード選択同期制御インターリーブ動作可能 9

30 UCC8950 次側配置コントロール IC 次側配置ループ制御におけるフォトカプラが不要となりループバンド幅 (fbw) を広くとれるループの高速応答 30

31 高効率化技術である次側同期整流制御が容易 V OUT C BP1 1uF VREF R LF1 ohm 1V Bias R I R C C SS R D 85k R F C P C Z R DELCD R B R TMIN R A R T UCC VREF GND EA+ EA- COMP SS/EN VDD 3 OUTA OUTB 1 OUTC 0 6 DELAB OUTD DELCD DELEF OUTE 18 OUTF 17 9 TMIN SYNC RT CS RSUM 1 DCM ADEL 14 ADELEF 13 SYNC C BP 1uF R ABH OUTA OUTB OUTC OUTD OUTE OUTF R LF 1k CS VREF VREF R EFH R AB R DELAB R DELEF R SUM R E R G R EF C LF 330pF プラチナレベルの高効率電源に対応可能 80 PLUS TM Climate Savers Computing TM 31

32 Light load power losses (W) Burst mode 各負荷状態における高効率化対策超軽負荷 ( バーストモード ) 軽負荷 ( ダイオード整流 ) DCM mode with diode rectification Load current (A) Vin = 400 V, Vout = 1 V ノーマル負荷 ( 同期整流のアダプティブディレイ ) CCM mode with synchronous FETs 3

33 ノーマル負荷時 : 次側アダプティブディレイ軽負荷最大負荷負荷が重くなるにしたがって遅延時間が長くなるボディダイオードへの導通を減らすことができる 33

34 ノーマル負荷 : 1 次側アダプティブディレイ最大負荷 t ABSET1 (t CDSET1 ) t ABSET (t CDSET ) 軽負荷負荷が軽くなるにしたがって遅延時間が長くなるアダプティブディレイにより ZVS 最適化 34

35 軽負荷時の高効率化超軽負荷バースト QE/QF OFF 比較軽負荷ダイオード整流 Step1 軽負荷時の動作 CSピーク電圧 < DCMスレッショルド電圧ダイオード整流開始ボディダイオード損失 < FETスイッチング / 導通損失時に効率 up Step 超軽負荷時の動作 On-time < t MIN バーストモード開始スイッチングロス低減により効率 up 35

36 フェーズシフトフルブリッジについて UCC8950とUCC895の比較 UCC8950 特長 UCC8950 設計のヒント評価ボードパフォーマンス 36

37 UCC8950 電流モード制御設計のヒント ΔI LMAG ΔI LOUT 0.5 a1 L V ΔI (1 D ) 0.5 a1 IN TYP MAG. 8 LOUT fs mh T1( メイントランス ) の設計励磁電流 (ΔI LMAG ) は ΔI LOUT( 次側リップル電流 ) の半分以下にする ΔI LMAG スロープ補償としても作用 ΔI LMAG が大きすぎる場合は電圧モードとして動作 37

38 軽負荷時時の注意インダクタ電流ネガティブ時同期整流 FET OFF 時に過電圧発生 ( 破損の恐れ ) ネガティブ電流になる前にダイオード整流制御同期整流制御を使い続ける 38

39 UCC8950 電流モード制御設計のヒント I MP(50% Load ) = I PP ΔI LOUT a1 L S = VINMAX ( C ) 6uH ( ) OSS_QA_AVG I MP(50% Load ) L LK だけでは ZVS 動作が十分ではない場合がある直列インダクタンス (Ls) を追加する L M I M + LK S M OSS ( L + L )( I + Io' ) > C V IN 39

40 UCC8950 電流モード制御設計のヒント Ls 使用時 QE/QF ターン OFF 時に I LS と I LMAG 間差異により過電圧発生クランプダイオード (D B D C ) の使用を推奨入力にクランプすることで過電圧から QE と QF を保護 40

41 UCC8950 電流モード制御設計のヒント L S のインダクタンス値を増やすと Ls 小 : 軽負荷 Ls 小 : 重負荷 Tdelay 要調整 f PP 1 4 f PP = π L S 1 ( C OSSQA ) 41

42 UCC8950 電流モード制御設計のヒント L S のインダクタンス値を増やすと軽 / 重負荷間での Tdelay 値の差が縮まる Ls 小 : 軽負荷 Ls 小 : 重負荷 Ls 大 : 軽負荷 Tdelay 調整 f PP 1 4 f PP 1 ' 4 f PP = π L S 1 ( C OSSQA ) 4

43 遅延初期値スイッチノードのコンデンサ容量を同じ程度にする (QB d, QD d ) 共振周波数 (f PP ) も同じ程度にする遅延時間については寄生容量の影響を受けるので実機上で要再調整 π f PP L S π f PP 1 ( C OSSQA ) f PP = π L S 1 ( C OSSQA ) t ABSET = t CDSET = f PP

44 スイッチノード QB d Set t ABSET at resonant tank Peak and Valley t ABSET = t 1 - t 0 t ABSET = t 4 - t 3 QB d QA g Miller Plateau Pout > 50% 時に不完全 ZVS の場合 L S を増やすことで ZVS し易くなる t MILLER = t - t L M I M + LK S M OSS ( L + L )( I + Io' ) > C V IN QB g Miller Plateau t MILLER = t 5 - t 4 L S L 100 MAG t 0 t 1 t t 3 t 4 ただし Ls が大きすぎると遷移時間が長くなり効率が低下するため Ls<<LMAG を保つことを推奨 t 5 44

45 スイッチノード QD d t CDSET = t 4 - t 3 QD d QC g Miller Plateau QD g Miller Plateau QB d と比べより軽負荷時でも ZVS 動作する 1 次側に反映される出力電流の影響による 1 Iout 1 1 L M I M + LK S M OSS ( L + L )( I + Io' ) > C V IN t 3 t 4 t 5 45

46 フェーズシフトフルブリッジについて UCC8950とUCC895の比較 UCC8950 特長 UCC8950 設計のヒント評価ボードパフォーマンス 46

47 UCC8950 評価ボード (EVM) サイズ :A4 の約 1/3 最大出力電力 :600W 9.6cm(W) X18cm(L) X 4.3cm(H) 47

48 EVM 仕様 Min. Typ. Max. 入力電圧 370V 390V 410V 出力電圧 11.4V 1V 1.6V 出力電力 600W 効率 ( 最大負荷時 ) 94% 48

49 効率曲線 600W UCC8950 EVM Effiency 96% 95% 94% 93% 9% 91% 90% 89% 88% 87% 86% 85% 84% 370V Efficiency 390V Efficiency 410V Efficiency 83% 10% 0% 30% 40% 50% 60% 70% 80% 90% 100% 次側同期整流器 (FET) がターンオフしているため 49

50 出力リップル電圧 ( 最大負荷時 ) Vout =1V 約 80mV 50

51 ソフトスタートオーバーシュート無し Vout =1V V OUT V OUT 15ms 15ms 無負荷時 (I OUT = 0A) 最大負荷時 (I OUT = 50A) 51

52 過渡負荷時の応答性オーバー / アンダーシュート 500 mv 以下 Vout =1V V OUT V OUT I OUT I OUT 50A 5A 5A 50A EVM 条件 :Lout=uH, Cout=7500uF 5

53 まとめ UCC8950 超高効率要求に対応可能ノーマル負荷同期整流器 Overlap 制御により効率 UP 軽負荷ダイオード整流により効率 UP 超軽負荷バーストモードにより効率 UP 53

スライド 1

スライド 1 パワーエレクトロニクス工学論 10. 各種シングルインダクタデュアルアウトプット (SIDO) 電源 10-1 降圧形昇圧形 SIDO 電源 10-2 リプル制御 SIDO 電源 10-3 ZVS-PWM 制御 SIDO 電源 10-4 ソフトスイッチングSIDO 電源 SIDO: Single Inductor Dual Output 10-1 10.1 降圧形昇圧形 SIDO 電源 (1)