スライド 1

Transcription

1 プリント回路基板の EMC 設計 京都大学大学院工学研究科 松嶋徹

2 EMC( 電磁的両立性 ): 環境電磁工学 EMC とは? 許容できないような電磁妨害波を, 如何なるものに対しても与えず, かつ, その電磁環境において満足に機能するための, 機器 装置またはシステムの能力 高 Immunity イミュニティ ( 耐性 ) 低 EMI 電磁妨害 EMS 電磁感受性 低 電磁妨害波によって引き起こされる機器 装置またはシステムの性能劣化 電磁妨害波による素子 機器またはシステムの性能劣化の起きやすさ EMC: Electromagnetic Compatibility( 電磁的両立性 ) EMI: Electromagnetic Interference( 電磁妨害 ( 電磁妨害波 )) EMS: Electromagnetic Susceptibility( 電磁感受性 )

3 寄生インダクタンスによる電位差の発生 回路図に無いインダクタンス 電源 (V CC ) の電圧は場所により異なる Δ v (t) = L d i (t) dt 2 L line C B in L VPKG C B V DD out 1 システムグラウンド C DC G PCB L via PCB グラウンド L GPKG G IC IC グラウンド or チップグラウンド 問題になるインダクタンスの大きさは?: 数 nh ΔV = jωli = 2πfLI 6 fli 1GHz = 10 9 Hz, 1nH = 10-9 H, 100 ma = 0.1 A のとき, ΔV = 0.2π V 0.6 V 実装時の寄生インピーダンスの評価 ( 抽出 ) が必須 シミュレーション

4 入力インピーダンス [W] 入力インピーダンスとパワーインテグリティ LSI 電源系の設計における問題点 パワーインテグリティ 不要電磁波 (EMI) 放出 PCB package Zinput V pb I NS 従来の LSI 電源系の設計方針 1. バイパスコンデンサを配置 2. デバイスからみたインプットインピーダンス (Z input ) をターゲットインピーダンス (Z target ) 以下に下げる Δ V pb =Z input I NS パワーインテグリティ向上 周波数 [Hz]

5 Impedance [ohm] 回路基板設計時に許容できる寄生結合 pF 1pF 500nH 100pF 100nH 1000 寄生容量による結合 ( 高周波ノイズのもれ ) を避けたい pF F 10nH MHz (<10pF) (<10nH) 1GHz (<1pF) (<1nH) 10GHz (<0.1pF) (<0.1nH) F 1nH 1 1 Ω< Z < 100 Ω の範囲に入る寄生インピーダンスは無視できない 0.1nH 1 F Frequency [MHz] MHz (<1nH) 1GHz (<0.1nH) 10GHz (<0.01nH)

6 パッケージ, PCB の個別設計 パッケージ, プリント回路基板 それぞれ個別にシミュレーション 設計 LSI SPICEモデル IBISモデル ICEMモデルなど パッケージ PCB LCRの等価回路 伝送線路 パッケージのモデル化 PCB はある標準状態でモデル化 十分広いグランドプレーンを仮定 クリアランスホールが多数

7 E [db V/m] パッケージ -PCB 間容量による電界放射の増加 パッケージ -PCB 間に反共振が発生 パッケージ -PCB 両グラウンド間の寄生容量 グラウンド配線のインダクタンス 遠方電界放射が増加 PCB Package IC 2-port L vdi C pkg L gdi Z IC I IC Measured(15nH+15nH) Calculated (L in =1nH) Calculated (L in =2nH) (1, 0) (1, 1) (0, 1) L GDI :33nH L VDI :33nH (2, 1) (2, 0) Module 10 PCB I ant I 2 I 1 I c C cm GND Power Frequency [MHz] 3m 遠方電界放射

8 Chip-package-board 統合設計の必要性 パッケージの PCB への実装時には 1. PCB 上の金属によるパッケージ上の寄生結合の変化 2. パッケージ-PCB 間寄生容量の発生 パッケージ-PCB 共振の発生 パッケージコモンモード共振の発生 LSI 出力信号のジッタ増加, パッケージグラウンドバウンス チップ パッケージ PCB の個別設計 解析 チップ パッケージ PCB 統合設計が必要

9 パッケージ -PCB 共振 ( 構造 & 等価回路 ) PDN の入力インピーダンス 高インピーダンス 電源品質の悪化 十分低いことが必要 ( 目標 : ターゲットインピーダンス ) 本検討では 1 電源 1GND の場合 ( 簡単化のため ) チップ パッケージ PCB の特性を表わす回路素子を縦続接続 Battery 側 Chip 側 PDN の入力インピーダンス PDN: Power Delivery Network, Power Distribution Network

10 Impedance [W] パッケージ -PCB 共振 ( シミュレーション ) 直列共振 パッケージや PCB の個別解析である程度予測可能 主に配線の L とバイパス C 並列共振 パッケージや PCB の複合的な共振 個別解析では予測不可能 統合設計が必要 Total impedance Only IC/LSI Package C and L Total C and L Frequency [MHz] LSI 側から見た入力インピーダンス

11 Impedance [W] 階層間結合による寄生共振 ( シミュレーション ) パッケージ -PCB 間寄生容量 C CM の考慮の有無による違い PDN の入力インピーダンスはほぼ同じ LSI の電源 - グラウンド間電圧には差がない パッケージ -PCB グラウンド間電圧は大きく異なる LSI およびパッケージの電源 - グラウンド電位が同相に変動している w/ C CM w/o C CM Frequency [MHz] PDN の入力インピーダンス

12 Voltage [V] 階層間結合による寄生共振 ( シミュレーション ) パッケージ -PCB 間寄生容量 C CM の考慮の有無による違い PDN の入力インピーダンスはほぼ同じ LSI の電源 - グラウンド間電圧には差がない パッケージ -PCB グラウンド間電圧は大きく異なる LSI およびパッケージの電源 - グラウンド電位が同相に変動している w/ C CM w/o C CM Package common-mode resonance 1 A Frequency [MHz] 1 A パッケージ -PCB グラウンド間電圧

13 Impedance [W] パッケージ PCB に漏れ出す電源電流の低減 IC/LSI の動作のためには IC 電源グラウンドからみた入力インピーダンスを低くすることが重要 チップ - パッケージ パッケージ -PCB の寄生結合による反共振に注意 Total impedance Only IC/LSI Package C and L Total C and L Frequency [MHz] 電源系を低インピーダンスにすることで 電流量が増加 PCB や電源ケーブルに流れる高周波電流が大きくなり 不要放射が増加

14 入力インピーダンス [W] 入力インピーダンスと不要電磁波放射 PCB に大きなバイパスコンデンサを実装回路に高周波電流が流れるため不要電磁波放射の増加の要因 不要電磁波放射 電流低減のためデカップリングインダクタを実装 Z input が大きくなりパワーインテグリティが悪くなる decoupling inductor 周波数 [Hz]

15 電流低減率 外部に漏れ出す電流の評価指標 バイパスコンデンサのESL, ESR デカップリングインダクタのL 電流低減率 K IVi Ki( ) Ibci Zbc1 ZV1 Z bc1 漏れ出す電流 動作電流 I V1 バイパスコンデンサの自己共振以降 K 1 ( ) L V1 Lbc1 L bc1 I BC1

16 入力インピーダンス [W] デカップリングインダクタの値と電流低減率 バイパスコンデンサの自己共振周波数 ( 約 500 MHz) 以上の周波数帯で Lbc1 K より 1 ( ) LV1 Lbc1 1 Lbc1 : Lv1 1:9 ならば K 1 20 db 1 9 同様に Lbc1 : Lv1 1:100 ならば K 1 40 db Lbc1 : Lv1 1:1000 ならば K 1 60 db L 大 Z input の増加 500 MHz チップ内キャパシタの例 0.1 nh 50 mω 1.0 nf 周波数 [Hz]

17 デカップリングの目標値 チップ パッケージ PCB で作成 実装できる C や L には制限がある 各部分に配置するバイパスコンデンサで目標の周波数以上の電流を -20 db 低減させることを目標とするバイパスコンデンサの位置閉じ込める周波数帯 (-20 db) チップ上パッケージ上 PCB 上 ( パッケージ側近 ) PCB 上 ( 直流電源直前 ) 600 MHz 以上 100 MHz 以上 1 MHz 以上 1 MHz 以上

18 PCB 部分の電流低減率 各部分において 電流低減率を満たすように LC を設計 入力インピーダンスの増加を許容値以下にしたうえで漏れだす電流の低減を実現 階層間容量による共振に注意する必要がある 点線 : 目標値実線 : シミュレーション値

19 まとめ EMC とは 他のシステムに影響を与えず ( エミッションの低減 ) 他のシステムから影響を受けない ( イミュニティの向上 ) プリント回路基板において 自身の動作を確保しつつ高周波電磁雑音の外部への漏れ出しを抑制する 数 nh 数 pf の寄生結合が回路設計に影響を与える チップ パッケージ PCB 複合した寄生共振 階層間 ( チップ - パッケージ パッケージ -PCB) 間の寄生結合 プリント回路基板上の ( 電源系の )EMC 設計 寄生結合 共振を調整し 入力インピーダンスを管理する 電流低減率により PCB やケーブルへの電源系高周波電流の流れだしを抑制する