Nios II C2H コンパイラに関する Q&A 全般 Q:Nios II C-to-Hardware アクセラレーション コンパイラコンパイラとはとは何ですか A:Altera Nios II C-to- Hardware アクセラレーション コンパイラ ( 以下 Nios II C2H コンパイラ ) とは Nios II ユーザ向けの生産性を高めるツールです 性能のボトルネックとなるC 言語プログラムのサブルーチンを自動的にハードウェア アクセラレータに変換し FPGAベースのNios II サブシステムに統合することで エンベデッド ソフトウェアの性能を著しく向上させます 詳細は アルテラのWebサイト www.altera.com/c2h( 日本語 :www.altera.co.jp/c2h) に掲載されています Q:Nios II C2H コンパイラを活用することですることで 開発者開発者にはどのようなにはどのような利点利点がありますか A: これまで組込みシステム開発者が性能を向上させようとした場合 特にデザイン サイクルの終盤では より高速なプロセッサを購入するか サブルーチンをアセンブリ言語レベルで手作業により調整するしか方法がありませんでした これらの手段は性能面で効果的だとしても それに伴うコストと消費電力の増大 開発の長期化 設計柔軟性の低下などとのトレードオフは往々にして受け入れ難いものです Nios II C2H コンパイラは FPGAのリソースを活用して既存ソフトウェアの性能を向上させるという新たな選択肢を開発者に提供します Nios II C2H コンパイラは 順次実行されるソフトウェア コードよりもクロック サイクルあたりの演算数が多いハードウェア アクセラレータを生成し プロセッサのクロック周波数を上げることなくシステムの性能を向上させることができます また アクセラレータの自動生成により アクセラレーション ロジックを手作業で作成する必要がなくなり 開発期間を数週間から数分間に短縮します Q:Nios II C2H コンパイラの動作動作の仕組仕組みをみを教えてくださいえてください A:Nios II C2H コンパイラはANSI C の言語構造 要素を直接 RTLにマッピングします 例えばCコードの加算演算子 (+) はRTLの加算回路に変換され ポインタの逆参照 ( 間接参照 ) はメモリ マスタに Whileループはステート マシンに変換されます この結果ハードウェア アクセラレータが クリアテキストのVHDLまたはVerilog によるSOPC Builderコンポーネントとして生成されます Nios II C2H コンパイラはSOPC Builderが生成するAvalon インタコネクト ファブリックを最大限に利用し プロセッサのメモリ サブシステムへの広帯域なアクセスを提供します ソフトウェアの観点から同一の機能を維持するために Nios II IDEにより必要なシステムとの接続やライブラリとのリンクをすべて行えます Q: このツールツールを提供提供するする理由理由は何ですか A: アルテラがNios II C2H コンパイラを提供する目的は以下の通りです アルテラのシステム レベル インフラストラクチャを活用して Nios II Cコードによる性能向上を幅広いアプリケーションに提供する 近年増加している プロセッシング プラットフォームにFPGAを採用する組込みシステム開発者からの 性能向上に対するニーズに応える ハードウェア アクセラレーションのロジック作成を簡素化するためのツールを求める 多くの Nios II プロセッサ ユーザの声に応える FPGA 特有の柔軟性という利点を活用し それを開発サイクル後期において発生した変更に応用する手段を開発者に提供する Q:Nios II プロセッサとはとは何ですか A:Nios II エンベデッド プロセッサは プログラマブル ロジックとsystem-on-a-programmable-chip (SOPC) の統合に最適化された 汎用 32ビットRISC CPUです これまでに1 万 5,000 個を超える開発キットが出荷されており 世界の上位 20 社に入るOEM 企業にも採用されています Niosアーキテクチャは現在最も支持されているコンフィギュレーション可能なソフト プロセッサです
Q:SOPC Builder システム開発開発ツールツールとはとは何ですか A:SOPC Builderは プロセッサ 周辺回路 メモリを基盤としたシステムを構築する強力なシステム開発ツールです SOPC Builderを活用することで 従来の手動による統合作業より はるかに短い期間で完全な System On a Programmable Chip (SOPC) を定義 生成できます SOPC Builder は Quartus II 専用のソフトウェア ツールで すべてのアルテラ ユーザに提供されています SOPC Builderは 設計者がグラフィカル ユーザ インタフェース (GUI) を使用してシステム コンポーネントを指定すると 自動的にインタコネクト ロジックを生成します SOPC Builderはすべてのシステム コンポーネントを定義するHDLファイルと すべてのコンポーネントを結びつける最上位 HDLデザイン ファイルを出力します SOPC Builder の機能は以下の通りです アルテラまたはアルテラ メガファンクション パートナ プログラム (AMPP SM ) 参加パートナ企業が提供する既存の IP を統合 ユーザが作成した 再利用可能な独自のカスタム コンポーネントをシステムに統合可能 システムごとの要件に合わせて最適化されたインタコネクト ファブリックを構築する HDL( ハードウェア記述言語 ) を生成 システム テストベンチ一式を出力 Q:Avalon インタコネクト ファブリックファブリックとはとは何ですか A:Avalon インタコネクト ファブリックは SOPC Builderによって自動的に生成されるノンブロッキング接続です 同時に発生する複数のマスタ / スレーブ トランザクションをサポートするため 従来の共有バス構造と比較してシステム全体の性能を大幅に向上させます Avalon インタコネクト ファブリックは最小限のFPGAリソースで 以下の機能をサポートします 同時マルチ マスタ動作 最大 4 ギガバイトのアドレス空間 同期インタフェース アドレス デコード回路の内蔵 レイテンシを考慮したリードおよびライト転送 ストリーミング トランザクション ダイナミックにサイズ設定可能なペリフェラル インタフェース 複数のクロック ドメイン パイプライン動作 Q:Nios II C2H コンパイラは汎用 C-to-gates 設計ツールツールですか A: いいえ Nios II C2H コンパイラは ユーザが指定したNios II Cコード ファンクションのみをアクセラレートするために設計されています Cコード アプリケーション全体をハードウェア設計に変換することを目的にしていません Q:Nios II C2H コンパイラはアルテラアルテラの Nios II プロセッサ以外以外にもにも使用使用できますか A: いいえ 本ツールは現在 Nios II プロセッサのみをサポートしています Q: Nios II C2H コンパイラと ESL におけるアルテラ EDA パートナとのとの間にはには どのような関係関係がありますか A:Nios II C2H コンパイラは 設計にハードウェア アクセラレータを追加によりソフトウェアの性能の向上を望むNios II 開発者を支援します アルテラのESL( エレクトロニック システム レベル ) パートナは 一般的なCベースの設計フローと ハードウェア アクセラレーションによるNios II コードのアクセラレー 2
ションのどちらにも役立つツールを提供しています これらの ESL ツールは FPGA 設計者に コード記述法 ハードウェア スケジューリング 効率性 システム設計フローにおける選択肢を提供します C2H コンパイラは Nios II ベースのシステム開発者に アルテラ ESL パートナによる既存ソリューションを補完する新たな選択肢を提供します Q: アルテラの EDA パートナのうちのうち SOPC Builderに対応対応したしたコンポーネコンポーネントントを提供提供している企業企業はどこですか A: 現在 Celoxica 社とImpulse Accelerated Technologies 社のツールで C 言語コードからSOPC Builder 対応のIPコアを生成することができます アルテラが自社のアプリケーション プログラミング インタフェース (API) をパートナに公開したことで 今後他のESLパートナによるサポートが促進されるものと大いに期待しています Q:Nios II C2H コンパイラは どの FPGA ファミリでサポートサポートされされますか A:Nios II C2H コンパイラはNios II プロセッサと同様に Cyclone FPGAシリーズ Stratix FPGA シリーズ およびHardCopy ストラクチャードASICをサポートします Nios II C2H コンパイラによるによる開発 Q: : ハードウェア ハードウェア アクセラレータアクセラレータ とはとはどういうどういう意味意味ですか A: ハードウェア アクセラレータとは エンベデッド ソフトウェア アプリケーションから特定のタスクをオフロードするために設計された 専用ロジック ブロックです このアクセラレータはVerilogまたはVHDLによって記述されます 汎用 CPUによる処理と異なり 機能が固定されたハードウェア回路として実装することで 多岐にわたる複雑な演算操作をより高速かつ効率的に実行することができます Q:Nios II C2H コンパイラは ANSI C 言語構造 要素要素の何をサポートサポートしていますか A:Nios II C2H コンパイラはANSI C 規格をサポートしており すべてのデータ タイプ 演算子 制御フローおよびループ構造 マクロ ファンクション コール ポインタ配列アクセスなどを含みます Q:Nios II C2H コンパイラがサポートサポートしていない ANSI C 言語構造 要素要素は存在存在しますか A: 最初に出荷されるNios II C2H コンパイラは 浮動小数点演算 再帰ルーチン GOTO/LABEL 文はサポートしていません Q:Nios II C2H コンパイラによりにより どのようなどのような性能性能向上向上を期待期待できますか A: 得られる結果は アルゴリズムの実装 コーディング スタイルを含む複数の要因に大きく依存しますが Nios II C2H コンパイラはアクセラレーションなしのソフトウェアに比べ 10~45 倍の性能向上を実現します Q:Nios II C2H コンパイラはどのはどの程度程度の規模規模のロジックロジックを生成生成しますか 設計全体のサイズにはどのにはどの程度程度の影響影響がありますか A: 性能の向上とロジック使用量の増加はトレードオフの関係にあります 演算アルゴリズムの多くは FPGA 上のハードウェアにうまく変換されますが Nios II C2H コンパイラが生成するロジックは 入力されるCファンクションのコーディング スタイルに大きく依存します 最良の結果を得るためには コーディング スタイルと使用ガイドラインの詳細が記載されたNios II リタラチャのページをご覧ください Q: 一つのつの設計設計に複数複数のアクセラレータアクセラレータを組み込むことはできますか 3
A: できます 設計に組み込めるアクセラレータ数は 利用する FPGA デバイスの容量によって上限が決まります 現実的には 性能上のボトルネックとなっていて かつアクセラレーションの候補として理想的なソフトウェア サブルーチンの数は さほど多くありません Q:Nios II C2H コンパイラを利用利用するためにするためにコードコードを書き換えるえる必要必要がありますか A:Nios II C2H コンパイラを利用するためにコードを書き換える必要はありませんが 標準的な従来のC ソフトウェアの記述は ハードウェアへの変換に最適でない場合もあります Nios II C2H コンパイラは どのANSI Cソフトウェア コードでもハードウェアに変換できますが 使用ガイドラインで推奨されているコーディング スタイルに従うことで 結果は大幅に向上します Q: 開発者はアルゴリズムアルゴリズムの実装先実装先をハードウェアハードウェアとソフトウェアソフトウェアの間で変更変更できますか A: できます Nios II IDEでは アクセラレイテッド ファンクション ビューから機能の追加や削除を容易に行うことができます アクセラレーションの対象とするソフトウェア ルーチンを選択した後も 開発者はアプリケーションをソフトウェア実装とハードウェア実装のどちらで実行するか選択できます この機能は Nios II C2H コンパイラが生成したハードウェア アクセラレータと オリジナルのソフトウェア アルゴリズムの機能が同一であることを検証する際によく使用されます Q:Nios II C2H コンパイラを使用使用するにはするには Quartus II デザイン ソフトウェアソフトウェアがインストールされているされている必要必要がありますか A: はい 必要です Nios II C2H コンパイラは アプリケーション内の特定ソフトウェア ルーチンを置き換えるRTLコードを生成します このRTLコードはSOPC BuilderによってNios II システムに組み込まれ Quartus II ソフトウェアによってFPGAへの合成と適合を行います そのため これらはいずれも必須のコンポーネントです Quartus II ソフトウェアは www.altera.com/download ( 日本語 : www.altera.co.jp/download) からダウンロードできます 出荷時期とライセンスライセンス販売 Q:Nios II C2H コンパイラの出荷開始出荷開始はいつですか A:Nios II C2H コンパイラは2005 年 10 月からベータ カスタマに出荷されており 製品の正式リリースは 2006 年 5 月を予定しています Q: 開発者は Nios II C2H コンパイランパイラをどのようにをどのように入手入手できますか A:Nios II C2H コンパイラは Nios II IDEに統合されたプラグインとして提供されます Nios II IDEは Nios II エンベデット デザイン スイート (Nios II EDS) に含まれています Nios II エンベデット デザイン スイートにはすべてのNios II 開発キットとQuartus II デザイン ソフトウェアも含まれ www.altera.com/niosdownload( 日本語 :www.altera.co.jp/niosdownload) からダウンロードできます Q:Nios II C2H コンパイラの価格価格はいくらですか A:Nios II C2H コンパイラは 単体でのライセンスは米国販売価格 2,995ドルです 前提として Nios II サブスクリプションが有効であることが必要で こちらは単体でのライセンスは米国販売価格 495ドルです Nios II C2H コンパイラのライセンスには12ヶ月のアップデートが含まれており 年間メンテナンスのサブスクリプションは1 ライセンスあたり米国販売価格 1,495ドルです Q:Nios II C2H コンパイラはどのようなはどのようなライセンスライセンス体系体系を採用採用していますか A:Nios II C2H コンパイラを購入した開発者には 永久ライセンスが供与され Nios II C2H コンパイラで生成されたハードウェア アクセラレータを含むシステムを開発 出荷することができます このロイヤ 4
リティ フリー ライセンスは アルテラの FPGA またはストラクチャード ASIC デバイスの設計で利用できます Q:Nios II C2H コンパイラを購入購入するする前に試すことはできますかすことはできますか A: はい できます Nios II C2H コンパイラの無償評価版については アルテラの販売代理店までお問い合わせください Q:Nios II C2H コンパイラを使用使用するにはするには Nios II のライセンスライセンス シートシートを購入購入しなければいけませんか A:Nios II C2H コンパイラのライセンスを得るには Nios II のサブスクリプションが有効期限内である必要があります Q:Nios II C2H コンパイラのようなのようなツールツールは他の FPGA ベンダからもからも提供提供されていますか A: いいえ 現時点では アルテラが唯一 FPGAに搭載されたエンベデッド プロセッサ上でCコード アクセラレーションを実行する統合ツールを提供しています Q: アルテラは Nios II C2H コンパイラを社内社内で開発開発したのですか A: はい アルテラは Nios II C2H コンパイラを社内で開発しました 開発には数年かけており この独自技術に含まれるいくつかの技術は特許を申請中です 以上 5