Quartus II　クイック・スタート・ガイド

Transcription

1 ver 年 1 月 1. はじめに 弊社では Quartus II をはじめて使用する方を対象に Quartus II はじめてガイド と題した簡易操作マニュアルを提供しています この資料では Quartus II の基本的な作業フローをご案内すると共に 各オペレーションではどの資料を参考にするのが適当かをご紹介しています 2. Quartus II の基本操作フロー 以下の図は Quartus II の基本操作フローを示しています プロジェクトの作成から プログラミングまで Quartus II のみで行うことが可能です Quartus II 基本設計操作フロー ステップ 1. プロジェクトの作成 ステップ 2. デザインの作成 ステップ 3. ファンクション シミュレーション ステップ 4. ピン配置 その他オプション設定 ステップ 5. コンパイル ステップ 6. タイミング シミュレーション ステップ 7. プログラミング Page 1 of 12 Altima Corporation

2 3. Quartus II の基本操作 Quartus II の操作フローを各項目にわけ 紹介します ステップ 1. プロジェクトの作成 Quartus II ではプロジェクト単位でデザインの開発を進めていき 設計を始めるときは 必ずプロジェクトを作成する必要があります プロジェクトの作成は File メニュー New Project Wizard にて行います 詳細は EDISON ( にて公開中の以下の資料をご覧ください Quartus II はじめてガイド - プロジェクトの作成方法 ステップ 2. デザインの作成プロジェクトを作り終えたら 次にデザインを作成いたします デザインは File メニュー New より 回路図で設計する場合は Block Diagram/Schematic File を ハードウェア言語で設計される場合は 使用する言語 (AHDL Verilog HDL VHDL) を選択し OK ボタンをクリックします また デバッグ機能として RTL Viewer をご活用ください (4-1 節を参照 ) 詳細は EDISON ( にて公開中の以下の資料をご覧ください Quartus II はじめてガイド - 回路図エディタの使い方 ver 年 1 月 Page 2 of 12 Altima Corporation

3 ステップ 3. ファンクション シミュレーション (RTL シミュレーション ) デザインを作成し終えたら 次にファンクション シミュレーションで回路仕様を確認し 論理的に動作するかを検証します ファンクション シミュレーションでは配置配線による遅延は考慮されておりません ファンクション シミュレーションの操作手順は以下のとおりです 1) 入力波形ファイルの新規作成 2) 入力波形ファイルへの入力 3) Simulator Tool の起動 4) シミュレーション モードの設定 5) シミュレーション実行 テストベンチ ( 言語 ) を使用するシミュレーションを行う場合は 言語シミュレータの ModelSim -Altera をご利用ください 詳細は EDISON ( にて公開中の以下の資料 ( 使用する環境のもの ) をご覧ください Quartus II はじめてガイド - シミュレーション方法 ModelSim-Altera の使い方 ver 年 1 月 Page 3 of 12 Altima Corporation

4 ステップ 4. ピン配置 その他オプション設定コンパイルを実行する前に以下の設定を行う必要があります 未定の場合は 未設定のままコンパイルを行えますが 決定後には再コンパイルを実行してください ピンの配置 I/O 規格の設定 未使用 I/O ピンの設定 コンフィギュレーションの設定 その他のオプション設定 詳細は EDISON ( にて公開中の以下の資料をご覧ください Quartus II はじめてガイド - ピンアサインの方法 Quartus II はじめてガイド - Device & Pin Options 設定方法 Quartus II はじめてガイド - Assignment Editor の使い方 Quartus II はじめてガイド - よく使用する Logic Option 設定方法 ( 個別設定 ) Quartus II はじめてガイド - タイミング制約の設定方法 (Classic Timing Analyzer) ver 年 1 月 Page 4 of 12 Altima Corporation

5 ステップ 5. コンパイル コンパイルでは回路図 言語のチェックや論理合成 配置配線 プログラミング用のファイルの生成 タイミング検証などを行います この節ではコンパイルについて紹介します ( コンパイル時間短縮方法は 4-3 節を参照ください ) コンパイラが実行すること コンパイラは下記のことを実行します Analysis 回路図 言語構文をチェックします Synthesis 論理合成 ( 論理回路を最適に考え直すこと ) を行います Fitter 配置配線 ( ロジック ピンをデバイスに配置し配線すること ) を行います Assembler プログラミング用のファイルを生成します Timing Analyzer タイミングを検証します ver 年 1 月 Page 5 of 12 Altima Corporation

6 1) コンパイルの実行 コンパイルの実行は Processing メニュー Start Compilation より行うことができます Full compilation was successful メッセージ ボックスが確認できたら コンパイル終了です 2) コンパイラ レポートの確認コンパイラ レポートより どのような処理 ( 配置配線 タイミングなど ) が行われたかを確認します 詳細は EDISON ( にて公開中の以下の資料をご覧ください Quartus II はじめてガイド - コンパイル Quartus II はじめてガイド - デバイスの未使用ピンの状態とその処理 ステップ 6. タイミング シミュレーション次に遅延を考慮した動作検証を行います タイミング シミュレーションの操作手順は以下のとおりです 1) Simulator Tool の起動 2) シミュレーション モードの設定 3) シミュレーション実行 テストベンチ ( 言語 ) を使用するシミュレーションを行う場合は 言語シミュレータの ModelSim-Altera をご利用ください 詳細は EDISON ( にて公開中の以下の資料 ( 使用する環境のもの ) をご覧ください Quartus II はじめてガイド - シミュレーション方法 ModelSim-Altera の使い方 ver 年 1 月 Page 6 of 12 Altima Corporation

7 ステップ 7. プログラミング次にプログラマを起動し デバイスにデータを書き込みます プログラミングの操作手順は以下のとおりです 4) プログラマの起動 5) プログラミング ハードウェアの設定 6) プログラミング モードの選択 7) プログラミング ファイルの選択 8) プログラミング オプションの選択 9) プログラミング実行 詳細は EDISON ( にて公開中の以下の資料をご覧ください Quartus II はじめてガイド - デバイス プログラミング方法 ver 年 1 月 Page 7 of 12 Altima Corporation

8 4. その他の関連機能 4-1. Netlist Viewer Netlist Viewer は デザイン構造を解析し Quartus II によるデザインの解釈を確認できる回路図を提供します RTL Viewer State Machine Viewer および Technology Map Viewer により デバッグ 最適化 または制約条件入力プロセスにおいて 初期合成結果や完全にマップされた合成結果を表示できます 詳細は EDISON ( にて公開中の以下の資料をご覧ください Quartus II - Netlist Viewer の使い方 4-2. Chip Planner Chip Planner では アルテラ デバイスの内部構造の表示 内部タイミングの調査 デバイス内のリソースに対する機能とプロパティ設定の編集を行うことができます 詳細は EDISON ( にて公開中の以下の資料をご覧ください Quartus II - Chip Planner クイック ガイド ver 年 1 月 Page 8 of 12 Altima Corporation

9 4-3. インクリメンタル コンパイルインクリメンタル コンパイルは デザインで変更されていないパーティションのコンパイル結果と性能を維持し 新しいコンパイルを変更されたデザイン パーティションにのみ集中させることによって デザインのコンパイル作業における繰り返し時間を大幅に短縮 ( 最大 70%) させることを可能にします 詳細は EDISON ( にて公開中の以下の資料をご覧ください Quartus II - インクリメンタル コンパイルクイック ガイド 4-4. デザイン パーティション プランナ デザイン パーティション プランナ (Design Partition Planner) は インクリメンタル コンパイル機能をさらに効率良く活用するためのグラフィカル インタフェースです 詳細は EDISON ( にて公開中の以下の資料をご覧ください Quartus II - デザイン パーティション プランナクイック ガイド ver 年 1 月 Page 9 of 12 Altima Corporation

10 4-5. SignalTap II SignalTap II ロジック アナライザは FPGA の内部信号のデータをキャプチャおよび表示する Quartus II に搭載されたシステム レベルのデバッグ ツールです 詳細は EDISON ( にて公開中の以下の資料をご覧ください Quartus II - SignalTap II クイック ガイド ver 年 1 月 Page 10 of 12 Altima Corporation

11 5. トレーニングのお知らせ 弊社では Quartus II を習得していただくために これら資料の他にインストラクター トレーニングも開催しております 講師と対面しながらの講義ですので 疑問点はその場で解決できます また 実際にマシン上でソフトウェアを操作しながら学ぶハンズオン トレーニングにより スキルアップのスピードが向上できます これからアルテラの FPGA を導入する方 ( 導入を検討している方 ) や Quartus II を基礎からしっかりと学びたい方を対象とした導入コースを以下にご紹介します 是非ご参加ください 各コースの日程およびお申し込み またその他のコースは 弊社のホームページをご覧ください FPGA 設計入門編 ( アルティマ ワークショップ ) コース内容 FPGA の特徴やメリットを説明し 基本となる設計手法を開発ソフトウェア Quartus II ならびに ModelSim-Altera を実際に使用しながら初歩から学びます 本コースでは実機 ( 弊社オリジナル基板 Cyclone III Base Board) を使用した演習を行ないますので より理解が深まります なお本コースは アルテラ テクニカル トレーニング Quartus II 基礎編 の予習 復習コースとしてもご活用いただけます FPGA 設計入門編 Cyclone III Base Board Quartus II 基礎編 ( アルテラ テクニカル トレーニング ) コース内容 FPGA 設計入門編 コースのステップアップ コースです 上記コースでご紹介しきれなかった Quartus II の基礎的操作や基本的な機能を さらにじっくりと学びます またアルティマ会場では 実機を使用した演習を実施しています ( 都合により実施していない会場もございます ご了承ください ) 講師との対話式のトレーニングにより ツールの使い方以外にもノウハウが習得できます Quartus II 基礎編 本コースは日本アルテラ社公式トレーニングです 上記コースの他にも お客様のニーズや目的に応じた各種ワークショップやセミナを常時開催しております 日頃のご設計に是非ご活用ください 心よりお待ちしております FPGA / CPLD 関連セミナ ワークショップ一覧 ver 年 1 月 Page 11 of 12 Altima Corporation

12 弊社より資料を入手されましたお客様におかれましては 下記の使用上の注意を一読いただいた上でご使用ください 1. 本資料は非売品です 許可無く転売することや無断複製することを禁じます 2. 本資料は予告なく変更することがあります 3. 本資料の作成には万全を期していますが 万一ご不明な点や誤り 記載漏れなどお気づきの点がありましたら 弊社までご一報いただければ幸いです 4. 本資料で取り扱っている回路 技術 プログラムに関して運用した結果の影響については 責任を負いかねますのであらかじめご了承ください 5. 本資料は製品を利用する際の補助的な資料です 製品をご使用になる場合は 英語版の資料もあわせてご利用ください 横浜本社 横浜市港区新横浜 マクニカ第二ビル TEL FAX 大阪営業所 大阪市淀川区宮原 ニッセイ新大阪ビル 17 階 TEL FAX 名古屋営業所 名古屋市中区錦 名古屋錦シティビル 7 階 TEL FAX 宇都宮営業所 宇都宮市東宿郷 センターズビル 7 階 TEL FAX ver 年 1 月 Page 12 of 12 Altima Corporation