DATA SHEET 品 種 名 パッケージコード MN5B2UC TQFP48-P-77B 発 行 年 月 :25 年 5 月 1
目 次 概 要. 3 特 長. 3 用 途. 3 外 形. 3 ブロック 図 4 端 子 配 置 図 5 端 子 説 明.... 6 絶 対 最 大 定 格. 8 推 奨 動 作 範 囲. 8 入 出 力 容 量. 8 電 気 的 特 性.... 9 クロックジェネレータ(PLL) 特 性.. 1 2
MN5B2UC 音 響 機 器 共 通 用 途 C 概 要 DD,CD,MD,MP3などの 各 種 デコーダで 処 理 された5.1-chあるいは 2-chのオーディオ 信 号 を 本 LSでデジタル 信 号 処 理 することによって,ステレオヘッドホンによる 臨 場 感 あふれる3 次 元 再 生 を 実 現 します 3 種 類 の 設 定 モード(Music, Cinema, oice)を 備 えており,ソースに 適 した3 次 元 効 果 を 設 定 できます 特 長 3 次 元 効 果 設 定 : Music, Cinema, oice,(down mix (3 次 元 効 果 OFF)) サンプリング 周 波 数 : 48 khz / 44.1 khz オーディオシリアル 入 力 : 5.1-ch (L, C, R, LS, RS, LFE) / 2-ch (L, R) オーディオシリアル 出 力 : 2-ch (L, R) 外 付 けメモリ : 不 要 マイコンインタフェース(シリアル) : コントロールレジスタ 設 定 パラレルインタフェース : コントロールレジスタ 設 定 内 部 動 作 周 波 数 : 約 5 ( 外 付 けクロックによる) 外 付 けクロック : 512 fs / 256 fs パワーセーブモード : PLLのクロック 停 止 によるパワーセーブ 電 源 : 3.3 ( 外 部 /O),1.5 ( 内 部 回 路 ) 用 途 オーディオ 機 器,ポータブルDDプレーヤ,ヘッドホン 等 外 形 TQFP-48ピン-7 mm 7 mm 3
ブロック 図 WCK BCK L (24-bit) Ls (24-bit) C (24-bit) R (24-bit) SRAM 部 SD2 SD1 SD データ 入 出 力 部 (S/P, P/S) Rs (24-bit) LFE (24-bit) Filter 部 (CORE) Lout (24-bit) SDO Rout (24-bit) START DATA ALD ROM 部 SDF[2:] BYPASS MUTE CLK5M PLL[1:] 制 御 レジスタ PSAE PLL MCK RESET S WE SCK SF MODE[4:] SDF[2:] MUTE BYPASS PLL[1:] PSAE MODE[4:] MODE[4:] 4
端 子 配 置 図 DD 37 24 TEST5 TEST7 38 23 MCK S 39 22 PLL SCK 4 21 PLL1 WE 41 2 SS SF 42 19 DD DD 43 18 PSAE MUTE 44 17 TEST4 BYPASS 45 16 TEST3 SS 46 15 TEST2 RESET 47 14 TESTO TEST8 48 13 ADD 注 )DD 端 子,SS 端 子,DD 端 子,ADD 端 子,ASS 端 子 はオープンにしないでください MNTEST 端 子 はSS 端 子 に 接 続 してください 5
端 子 説 明 ブロック Pin No. /O 説 明 7 WCK オーディオデータ 入 力 用 ワードクロック 8 BCK オーディオデータ 入 出 力 用 ビットクロック オーディオ 入 力 3 SD オーディオデータシリアル 入 力 (L, R) 4 SD1 オーディオデータシリアル 入 力 (LS, RS) 5 SD2 オーディオデータシリアル 入 力 (C, LFE) オーディオ 出 力 2 SDO O オーディオデータシリアル 出 力 (L, R) 4 SCK シリアルデータ 入 出 力 クロック シリアルマイコンインタフェース 39 S コントロールレジスタのデータ 入 力 41 WE ライトイネーブル (Low Active) 42 SF シリアル(Low)/パラレル(High)インタフェース 選 択 3 MODE4 29 MODE3 動 作 モード 設 定 28 MODE2 3 次 元 効 果 (Music, Cinema, oice, (Down mix)) 入 力 ch 数 27 MODE1 サンプリング 周 波 数 26 MODE パラレルインタフェース 35 34 SDF2 SDF1 オーディオデータ 入 出 力 フォーマット 設 定 33 SDF 44 MUTE L, R 出 力 信 号 ミュート 設 定 (High : Mute ON) 45 BYPASS L, R 入 力 のバイパス 出 力 設 定 (High : Bypass ON) 18 PSAE パワーセーブ 端 子 (Low : PLLのクロック 停 止 ) 21 22 PLL1 PLL PLLクロック 選 択 端 子 PLL 23 MCK 動 作 クロック 入 力 端 子 リセット 47 RESET システムリセット (Low : Reset ON) 1 DD +3.3 外 部 用 電 源 電 圧 19 DD +3.3 外 部 用 電 源 電 圧 電 源 25 37 DD DD +1.5 内 部 用 電 源 電 圧 +1.5 内 部 用 電 源 電 圧 43 DD +1.5 内 部 用 電 源 電 圧 13 A DD +3.3 外 部 用 電 源 電 圧 (PLL 用 ) 6
端 子 説 明 (つづき) ブロック Pin No. /O 説 明 6 SS 2 SS 31 36 SS SS 46 SS 12 A SS (PLL 用 ) 9 MNTEST 1 SCANMODE 11 TEST1 14 TESTO O テスト 用 端 子 ( 無 接 続 としてください) 15 TEST2 テスト 16 TEST3 17 TEST4 24 TEST5 32 TEST6 38 TEST7 /O テスト 用 端 子 ( 無 接 続 としてください) 48 TEST8 7
絶 対 最 大 定 格 SS = A SS = 定 格 A1 A2 外 部 用 電 源 電 圧 * DD A DD.3 +4.6.3 +4.6 A3 内 部 用 電 源 電 圧 * DD.3 +2. A4 A5 入 力 端 子 電 圧 A.3 DD +.3 ( 上 限 4.6).3 A DD +.3 ( 上 限 4.6) A6 出 力 端 子 電 圧 O.3 DD +.3 ( 上 限 4.6) A7 A8 出 力 電 流 TYPE-HL2 TYPE-HL4 O ±6 ±12 ma A9 電 源 入 力 電 流 ±7 (1 端 子 あたり) ma A1 許 容 損 失 P D 41 mw A11 動 作 周 囲 温 度 T opr 3 +85 C A12 保 存 温 度 T stg 5 +15 C 注 ) 1.TYPE-HL2ピン 名 : BCK, SD SD2, MODE ~ MODE4, SDF ~ SDF2 TYPE-HL4ピン 名 : SDO 2. 絶 対 最 大 定 格 は,チップに 印 加 しても 破 損 を 生 じない 限 界 値 であり, 動 作 を 保 証 するものではありません 3. すべての 電 源 端 子 を 外 部 でそれぞれの 電 源 に 直 接 接 続 してください 4.MNTEST 端 子 は SS に 接 続 してください 5.* : DD または DD の 一 方 がOFFしている 場 合, 貫 通 電 流 が 流 れ 出 力 は 不 定 の 状 態 になります 電 源 立 ち 上 げ, 立 ち 下 げのシーケンスの 規 定 はありません 極 力 同 時 にONにしてください 推 奨 動 作 範 囲 SS = A SS = 条 件 最 小 許 容 値 標 準 最 大 B1 B2 外 部 用 電 源 電 圧 DD A DD 3. 3. 3.3 3.3 3.6 3.6 B3 内 部 用 電 源 電 圧 DD 1.35 1.5 1.65 B4 周 囲 温 度 T a 3 85 C B5 入 力 立 ち 上 がり 時 間 t r 8 ns B6 入 力 立 ち 下 がり 時 間 r f 8 ns 入 出 力 容 量 条 件 最 小 許 容 値 標 準 最 大 C1 C2 C3 入 力 端 子 出 力 端 子 入 出 力 端 子 C N C OUT C O DD = DD = A DD = =, f = 1, T a = 25 C 5 5 5 7 7 7 pf pf pf 8
電 気 的 特 性 DD = 3. ~ 3.6, A DD = 3. ~ 3.6, DD = 1.35 ~ 1.65, SS =, A SS =, f TEST = 56, T a = 3 C ~ +85 C 条 件 最 小 許 容 値 標 準 最 大 D1 静 止 電 源 電 流 DDS (プルアップ) = OPEN, (プルダウン) = OPEN, 他 の 入 力 端 子 およびHi-Z 状 態 の 入 出 力 端 子 には 全 端 子 同 時 にSSレベルまたはDDレベ ルを 印 加, アナログ 端 子 はパワーダウン 2 ma D2 動 作 電 力 P DDO = DD or SS, f = 56, DD = 3.3, A DD = 3.3, DD = 1.5, 外 部 負 荷 = 65 pf 時 出 力 開 放 85 17 mw 入 力 LCMOSレベル : S, WE, MCK, PLL, PLL1, SCK, SF, WCK, MUTE, PSAE, BYPASS, RESET, BCK D3 入 力 電 圧 ハイレベル H DD.7 DD D4 入 力 電 圧 ローレベル L DD.3 D5 入 力 リーク 電 流 L = DD or SS ±5 µa 入 力 LCMOSレベル プルダウン 抵 抗 付 : MNTEST, TEST1 TEST6, SCANMODE, TEST8 D6 入 力 電 圧 ハイレベル H DD.7 DD D7 入 力 電 圧 ローレベル L DD.3 D8 プルダウン 抵 抗 R L = DD 1 3 9 kω D9 入 力 リーク 電 流 LL = SS ±1 µa 出 力 プッシュプル : SDO D1 出 力 電 圧 ハイレベル OH OH = 4. ma, = DD or SS DD.6 D11 出 力 電 圧 ローレベル OL OL = 4. ma, = DD or SS.4 入 出 力 LCMOSレベル : SD SD2, MODE MODE4, SDF SDF2 D12 入 力 電 圧 ハイレベル H DD.7 DD D13 入 力 電 圧 ローレベル L DD.3 D14 出 力 電 圧 ハイレベル OH OH = 2. ma, = DD or SS DD.6 D15 出 力 電 圧 ローレベル OL OL = 2. ma, = DD or SS.4 D16 出 力 リーク 電 流 LO O = Hi-Z 状 態, = DD or SS, O = DD or SS ±5 µa 9
電 気 的 特 性 (つづき) DD = 3. ~ 3.6, A DD = 3. ~ 3.6, DD = 1.35 ~ 1.65, SS =, A SS =, f TEST = 56, T a = 3 C ~ +85 C 条 件 最 小 許 容 値 標 準 最 大 入 出 力 LCMOSレベル プルダウン 抵 抗 付 : TEST7 D17 入 力 電 圧 ハイレベル H DD.7 DD D18 入 力 電 圧 ローレベル L DD.3 D19 出 力 電 圧 ハイレベル OH OH = 2. ma, = DD or SS DD.6 D2 出 力 電 圧 ローレベル OL OL = 2. ma, = DD or SS.4 D21 プルダウン 抵 抗 R L = DD 1 3 9 kω D22 出 力 リーク 電 流 LOL O = プルダウン 状 態, = DD or SS, O = SS ±1 µa クロックジェネレータ(PLL) 特 性 DD = 3.3, A DD = 3.3, DD = 1.5, SS =, A SS =, T a = 25 C 条 件 最 小 許 容 値 標 準 最 大 E1 入 力 周 波 数 範 囲 f N1 25 E2 発 振 周 波 数 範 囲 F OUT1 逓 倍 比 4のとき 1 E3 入 力 周 波 数 範 囲 f N2 12.5 E4 発 振 周 波 数 範 囲 F OUT2 逓 倍 比 8のとき 1 E5 入 力 周 波 数 範 囲 f N3 19 E6 発 振 周 波 数 範 囲 F OUT3 逓 倍 比 6のとき 114 注 ) 端 子 名 : TESTO アナログ 入 出 力 端 子 1