DS22058C_JP

Transcription

1 ご注意 : この日本語版ドキュメントは 参考資料としてご使用の上 最新情報につきましては 必ず英語版オリジナルをご参照いただきますようお願いします MCP6V1/2/3 3 µa 自動ゼロ調整 ( オートゼロ ) オペアンプ 特徴 高 DC 精度 : - V OS ドリフト : ±5 nv/ C ( 最大 ) - V OS : ±2 µv ( 最大 ) - A OL 13 db ( 最小 ) - PSRR: 13 db ( 最小 ) - CMRR: 13 db ( 最小 ) - E ni : 2.5 µv p-p ( 標準 ) f =.1 Hz ~ 1 Hz - E ni :.79 µv p-p ( 標準 ) f =.1 Hz ~ 1Hz 低消費電力 低電源電圧 : - I Q : 3 µa/ アンプ ( 標準 ) - 広い電源電圧範囲 : 1.8V ~ 5.5V 使いやすさ : - レールトゥレール入力 / 出力 - 利得帯域幅積 : 1.3 MHz ( 標準 ) - ユニティゲインでも安定 - シングルタイプとデュアルタイプを提供 - チップセレクト (CS) 付きシングルタイプ : MCP6V3 拡張仕様温度 : -4 C ~ +125 C 代表的なアプリケーション 携帯型計測機器 センサコンディショニング 温度測定 DC オフセット補正 医療用計測機器 設計支援 SPICE マクロモデル FilterLab ソフトウェア Mindi 回路デザイナ / シミュレータ MAPS ( マイクロチップアドバンストパーツセレクタ ) アナログデモおよび評価ボード アプリケーションノート 関連製品 MCP6V6/7/8: ノンスプレッドクロック 低ノイズ 説明 マイクロチップテクノロジー社の MCP6V1/2/3 オペアンプファミリは 入力オフセット電圧の補正機能により きわめて低いオフセットおよびオフセットドリフトを実現しています これらのデバイスは利得帯域幅積 (GB 積 ) が大きく (1.3 MHz 標準 ) スイッチングノイズを強力に除去します また ユニティゲインで安定動作し 1/f ノイズがなく PSRR および CMRR が良好なのも特徴です これらの製品は最小 1.8V の単一電源で動作し シングルアンプ当たりの待機時消費電流は 3 µa ( 標準 ) です マイクロチップテクノロジー社の MCP6V1/2/3 オペアンプには シングル (MCP6V1) チップセレクト (CS) 付きシングル (MCP6V3) デュアル (MCP6V2) のタイプがあります これらはいずれも最先端の CMOS プロセスで設計されています パッケージタイプ ( 上面図 ) MCP6V1 MCP6V1 SOIC 2x3 TDFN * NC 1 V IN V IN V SS 4 V OUTA 1 V INA 2 V INA + 3 V SS 4 NC V IN V IN + V SS MCP6V2 SOIC MCP6V3 SOIC 8 NC 7 V DD 6 V OUT 5 NC V DD V OUTB V INB V INB + CS 7 V DD 6 V OUT 5 NC NC V IN V IN + V SS V OUTA V INA V INA + V SS NC V IN V IN + V SS EP MCP6V2 4x4 DFN * EP 9 NC V DD 6 V OUT 5 NC MCP6V3 2x3 TDFN * EP 9 * 露出サーマルパッド (EP) あり 表 3-1 参照 V DD V OUTB V INB 5 V INB CS V DD 6 V OUT 5 NC 29 Microchip Technology Inc. DS2258C_JP - ページ 1

2 代表的な応用回路 V IN R 1 R 3 V OUT R 2 C 2 V DD /2 R 2 3k MCP6V1 MCP6XXX Offset Voltage Correction for Power Driver DS2258C_JP - ページ 2 29 Microchip Technology Inc.

3 1. 電気的特性 1.1 絶対最大定格 V DD V SS V 入力ピンの電流...±2 ma アナログ入力 (V IN + V IN )... V SS 1.V~ V DD +1.V その他の入力 出力... V SS.3V~ V DD +.3V 差動入力電圧... V DD V SS 出力短絡回路電流... 連続出力ピンと電源ピンの電流... ±3 ma 保存温度 C ~ +15 C 最大接合部温度 C 全ピンの ESD 保護 (HBM, MM) 4 kv, 3V 注意 : 左記の 絶対最大定格 を超えるストレスを加えると デバイスに恒久的な損傷を与えることがあります この規定はストレス定格のみを規定するものであり この条件 あるいはこの仕様の動作条件に記載する規定値以上の他の条件でのデバイス動作を定めたものではありません デバイスを長時間最大定格状態にすると デバイスの信頼性に影響を与えることがあります 項 レールトゥレール入力 参照 1.2 仕様 表 1-1: DC 電気的仕様 Electrical Characteristics: Unless otherwise indicated, T A = +25 C, V DD = +1.8V to +5.5V, V SS = GND, V CM = V DD /3, V OUT =V DD /2, V L =V DD /2, R L = 2 k to V L, and CS = GND (refer to Figure 1-5 and Figure 1-6). Parameters Sym Min Typ Max Units Conditions Input Offset Input Offset Voltage V OS µv T A = +25 C (Note 1) Input Offset Voltage Drift with Temperature (linear Temp. Co.) TC nv/ C T A = -4 to +125 C (Note 1) Input Offset Voltage Quadratic Temp. Co. TC 2 ±.1 nv/ C 2 T A = -4 to +125 C Power Supply Rejection PSRR db (Note 1) Input Bias Current and Impedance Input Bias Current I B ±1 pa Input Bias Current across Temperature I B 6 pa T A = +85 C I B 6 5 pa T A = +125 C Input Offset Current I OS -3 pa Input Offset Current across Temperature I OS -5 pa T A = +85 C I OS pa T A = +125 C Common Mode Input Impedance Z CM pf Differential Input Impedance Z DIFF pf Common Mode Common-Mode Input Voltage Range V CMR V SS.2 V DD +.2 V (Note 2) Common-Mode Rejection CMRR db, V CM = -.2V to 2.V (Note 1, Note 2) CMRR db, V CM = -.2V to 5.7V (Note 1, Note 2) Open-Loop Gain DC Open-Loop Gain (large signal) A OL db V DD =1.8V, V OUT =.2V to 1.6V (Note 1) A OL db V DD =5.5V, V OUT =.2V to 5.3V (Note 1) 注 1: 設計および特性評価による設定値 製造環境における接合部温度やその他の影響により これらの製品は製造環境でし かスクリーニングできません (TC 1 を除く 付録 B: オフセットに関するテストスクリーン 参照 ) 2: 最初の 3 回の量産ロットで V CMR の温度による変化を測定した結果を図 2-18 に示しています 29 Microchip Technology Inc. DS2258C_JP - ページ 3

4 表 1-1: DC 電気的仕様 ( 続き ) Electrical Characteristics: Unless otherwise indicated, T A = +25 C, V DD = +1.8V to +5.5V, V SS = GND, V CM = V DD /3, V OUT =V DD /2, V L =V DD /2, R L = 2 k to V L, and CS = GND (refer to Figure 1-5 and Figure 1-6). Parameters Sym Min Typ Max Units Conditions Output Maximum Output Voltage Swing V OL, V OH V SS +15 V DD 15 mv G = +2,.5V input overdrive Output Short Circuit Current I SC ±7 ma V DD =1.8V I SC ±22 ma V DD =5.5V Power Supply Supply Voltage V DD V Quiescent Current per amplifier I Q µa I O = POR Trip Voltage V POR V 注 1: 設計および特性評価による設定値 製造環境における接合部温度やその他の影響により これらの製品は製造環境でし かスクリーニングできません (TC 1 を除く 付録 B: オフセットに関するテストスクリーン 参照 ) 2: 最初の 3 回の量産ロットで V CMR の温度による変化を測定した結果を図 2-18 に示しています 表 1-2: AC 電気的仕様 Electrical Characteristics: Unless otherwise indicated, T A = +25 C, V DD = +1.8V to +5.5V, V SS = GND, V CM = V DD /3, V OUT =V DD /2, V L =V DD /2, R L = 2 k to V L, C L = 6 pf, and CS = GND (refer to Figure 1-5 and Figure 1-6). Parameters Sym Min Typ Max Units Conditions Amplifier AC Response Gain Bandwidth Product GBWP 1.3 MHz Slew Rate SR.5 V/µs Phase Margin PM 65 G = +1 Amplifier Noise Response Input Noise Voltage E ni.79 µv P-P f =.1 Hz to 1 Hz E ni 2.5 µv P-P f =.1 Hz to 1 Hz Input Noise Voltage Density e ni 12 nv/ Hz f < 2.5 khz e ni 45 nv/ Hz f = 1 khz Input Noise Current Density i ni.6 fa/ Hz Amplifier Distortion (Note 1) Intermodulation Distortion (AC) IMD <1 µv PK V CM tone = 5 mv PK at 1 khz, G N = 1, IMD <1 µv PK V CM tone = 5 mv PK at 1 khz, G N = 1, Amplifier Step Response Start Up Time t STR 5 µs V OS within 5 µv of its final value Offset Correction Settling Time t STL 3 µs G = +1, V IN step of 2V, V OS within 5 µv of its final value Output Overdrive Recovery Time t ODR 1 µs G = -1, ±.5V input overdrive to V DD /2, V IN 5% point to V OUT 9% point (Note 2) 注 1: これらのパラメータは 図 1-7 の回路で特性評価したものです DC での IMD トーンと 1kHzでの残留トーンを図 2-37 と図 2-38 に示しています その他の IMD およびクロックトーンは ランダム化回路によって拡散されます 2: t ODR には クロックエッジタイミングによる若干の不確実性が含まれます DS2258C_JP - ページ 4 29 Microchip Technology Inc.

5 表 1-3: デジタル電気的仕様 Electrical Characteristics: Unless otherwise indicated, T A = +25 C, V DD = +1.8V to +5.5V, V SS = GND, V CM = V DD /3, V OUT =V DD /2, V L =V DD /2, R L = 2 k to V L, C L = 6 pf, and CS = GND (refer to Figure 1-5 and Figure 1-6). Parameters Sym Min Typ Max Units Conditions CS Pull-Down Resistor (MCP6V3) CS Pull-Down Resistor R PD 3 5 M CS Low Specifications (MCP6V3) CS Logic Threshold, Low V IL V SS.3V DD V CS Input Current, Low I CSL 5 pa CS = V SS CS High Specifications (MCP6V3) CS Logic Threshold, High V IH.7V DD V DD V CS Input Current, High I CSH V DD /R PD pa CS = V DD CS Input High, GND Current per amplifier I SS -.7 µa CS = V DD, I SS -2.3 µa CS = V DD, Amplifier Output Leakage, CS High I O_LEAK 2 pa CS = V DD CS Dynamic Specifications (MCP6V3) CS Low to Amplifier Output On Turn-on Time t ON 11 1 µs CS Low = V SS +.3 V, G = +1 V/V, V OUT =.9 V DD /2 CS High to Amplifier Output High-Z t OFF 1 µs CS High = V DD.3 V, G = +1 V/V, Internal Hysteresis V HYST.25 V V OUT =.1 V DD /2 表 1-4: 温度仕様 Electrical Characteristics: Unless otherwise indicated, all limits are specified for: V DD = +1.8V to +5.5V, V SS = GND. Temperature Ranges Parameters Sym Min Typ Max Units Conditions Specified Temperature Range T A C Operating Temperature Range T A C (Note 1) Storage Temperature Range T A C Thermal Package Resistances Thermal Resistance, 8L-2x3 TDFN JA 41 C/W Thermal Resistance, 8L-4x4 DFN JA 44 C/W (Note 2) Thermal Resistance, 8L-SOIC JA 15 C/W 注 1: 実際の動作では T J が最大接合部温度の仕様値 (15 C) を超えないようにする必要があります 2: 標準の JC 層プリント基板でグランドプレーンとスルーホールを使用して測定 29 Microchip Technology Inc. DS2258C_JP - ページ 5

6 1.3 タイミング図 V DD V 1.8V t STR V OS 1.8V to 5.5V V OS +5µV V OS 5µV 1.4 試験回路 DC AC 各試験に使用する試験回路を図 1-5 と図 1-6 に示します バイパスコンデンサは 項 電源のバイパスとフィルタリング の説明に従って配置してください バイアス電流の影響を最小限に抑えるため R N は R F と R G の並列結合と等しくしています V DD 1µF 図 1-1: アンプの起動 V IN R N MCP6VX R ISO V OUT V IN V OS t STL V OS +5µV V OS +5µV V DD /3 図 1-5: R G 1 nf R F C L R L V L 通常の非反転ゲイン条件で使用可能な AC および DC 試験回路 図 1-2: V IN V OUT 図 1-3: CS オフセット補正のセトリングタイム t ODR V DD t ODR V DD /2 V SS 出力オーバードライブ回復時間 V IL V IH t ON t OFF V DD /3 V IN 図 1-6: R N MCP6VX R G V DD 1µF 1 nf R F R ISO V OUT 通常の反転ゲイン条件で使用可能な AC および DC 試験回路 オペアンプ入力の動的な挙動 (IMD t STR t STL t ODR ) の試験は図 1-7 に示した回路で行っています ポテンショメータによって抵抗ネットワークのバランスをとります (DC では V OUT = V REF ) オペアンプの同相入力電圧は V CM =V IN /2 です 入力の誤差 (V ERR ) は 1 V/V のノイズゲインで V OUT に現れます C L R L V L V OUT High-Z High-Z 1µA 1µA I (typical) DD 3 µa (typical) (typical) 3 µa I SS -2 µa (typical) -2 µa (typical) (typical) 5pA I CS V DD /5 M (typical) VDD /5 M (typical) (typical) 図 1-4: チップセレクト (MCP6V3) V IN 2. k 2. k 5.1%.1% 25 turn V REF 2.49 k 2.49 k V DD 1µF R ISO V OUT 1 nf C L R L MCP6VX V L 2. k 2. k %.1% 図 1-7: 動的入力の挙動に関する試験回路 DS2258C_JP - ページ 6 29 Microchip Technology Inc.

7 2. 典型的な性能グラフ 注 : 以下の本項のグラフや表は 限られたサンプルの統計値に基づいて 情報提供のためにのみ提供されています これらに記述された特性は テストされた値ではなく 保証されていません いくつかのグラフや表では 仕様の動作範囲を超えているため ( 供給電源範囲外など ) 保証範囲外です 注 : 特に指定のない限り T A = +25 C V DD = +1.8V ~ 5.5V V SS =GND V CM =V DD /3 V OUT =V DD /2 V L =V DD /2 R L =2k ~ V L C L = 6 pf CS = GND とします 2.1 DC 入力の精度 Percentage of Occurrences 2% 18% 16% 14% 12% 1% 8% 6% 4% 2% % 78 Samples T A = +25 C and 5.5V Soldered on PCB Input Offset Voltage (µv) Input Offset Voltage (µv) C +85 C +25 C -4 C V CM = V CMR_L Representative Part Power Supply Voltage (V) 図 2-1: 入力オフセット電圧 図 2-4: V CM =V CMR_L のときの入力オフ セット電圧対電源電圧 Percentage of Occurrences 22% 2% 18% 16% 14% 12% 1% 8% 6% 4% 2% % 78 Samples and 5.5V Soldered on PCB Input Offset Voltage Drift; TC 1 (nv/ C) 4 5 Input Offset Voltage (µv) C +85 C +25 C -4 C V CM = V CMR_H Representative Part Power Supply Voltage (V) 図 2-2: 入力オフセット電圧ドリフト 図 2-5: V CM =V CMR_H のときの入力オフ セット電圧対電源電圧 Percentage of Occurrences 22% 2% 18% 16% 14% 12% 1% 8% 6% 4% 2% % 78 Samples and 5.5V Soldered on PCB Input Offset Voltage's Quadratic Temp Co; TC 2 (nv/ C 2 ).4 Input Offset Voltage (µv) 4 Representative Part Output Voltage (V) 図 2-3: 入力オフセット電圧の 2 次温度係数 図 2-6: 入力オフセット電圧対出力電圧 29 Microchip Technology Inc. DS2258C_JP - ページ 7

8 注 : 特に指定のない限り T A = +25 C V DD = +1.8V ~ 5.5V V SS =GND V CM =V DD /3 V OUT =V DD /2 V L =V DD /2 R L =2k ~ V L C L = 6 pf CS =GND とします Input Offset Voltage (µv) Representative Part +125 C +85 C +25 C -4 C Input Common Mode Voltage (V) Percentage of Occurrences 14% 12% 1% 8% 6% 4% 2% % 4 Samples T A = +25 C Soldered on PCB /PSRR (µv/v) 図 2-7: V DD =1.8V のときの入力オフセット電圧対同相電圧 図 2-1: PSRR Input Offset Voltage (µv) Representative Part +125 C +85 C +25 C -4 C Input Common Mode Voltage (V) 6. Percentage of Occurrences 55% 5% 45% 4% 35% 3% 25% 2% 15% 1% 5% % 4 Samples T A = +25 C /A OL (µv/v).2.3 図 2-8: V DD =5.5V のときの入力オフセット電圧対同相電圧 図 2-11: DC 開ループゲイン Percentage of Occurrences 35% 3% 25% 2% 15% 1% 5% % 39 Samples T A = +25 C Soldered on PCB /CMRR (µv/v) CMRR, PSRR (db) PSRR CMRR Ambient Temperature ( C) 図 2-9: CMRR 図 2-12: CMRR と PSRR 対周囲温度 DS2258C_JP - ページ 8 29 Microchip Technology Inc.

9 注 : 特に指定のない限り T A = +25 C V DD = +1.8V ~ 5.5V V SS =GND V CM =V DD /3 V OUT =V DD /2 V L =V DD /2 R L =2k ~ V L C L = 6 pf CS = GND とします DC Open-Loop Gain (db) Ambient Temperature ( C) Input Bias, Offset Currents (pa) 1, I OS I B Ambient Temperature ( C) 図 2-13: DC 開ループゲイン対周囲温度 図 2-16: V DD = +5.5V のときの入力バイアス電流と入力オフセット電流対周囲温度 Input Bias, Offset Currents (pa) T A = +85 C I OS I B Common Mode Input Voltage (V) 6. Input Current Magnitude (A) 1.E-2 1m 1.E-3 1m 1.E-4 1µ 1.E-5 1µ 1.E-6 1µ 1.E-7 1n 1.E-8 1n 1.E-9 1n 1.E-1 1p 1.E-11 1p 1.E-12 1p +125 C +85 C +25 C -4 C Input Voltage (V) 図 2-14: T A =+85 C のときの入力バイアス電流と入力オフセット電流対同相入力電圧 図 2-17: 入力バイアス電流対入力電圧 (V SS 未満 ) Input Bias, Offset Currents (pa) T A = +125 C I B I OS Common Mode Input Voltage (V) 図 2-15: T A = +125 C のときの入力バイアス電流と入力オフセット電流対同相入力電圧 29 Microchip Technology Inc. DS2258C_JP - ページ 9

10 注 : 特に指定のない限り T A = +25 C V DD = +1.8V ~ 5.5V V SS =GND V CM =V DD /3 V OUT =V DD /2 V L =V DD /2 R L =2k ~ V L C L = 6 pf CS =GND とします 2.2 その他の DC 電圧および電流 Input Common Mode Voltage Headroom (V) Lots Lower (V CMR V SS ) Upper ( V DD V CMR ) Output Short Circuit Current (ma) C +25 C +85 C +125 C +125 C +85 C +25 C -4 C Ambient Temperature ( C) Power Supply Voltage (V) 図 2-18: 同相入力電圧ヘッドルーム ( 範囲 ) 対周囲温度 図 2-21: 出力短絡電流対電源電圧 1 45 Output Voltage Headroom (mv) 1 1 V DD V OH V OL V SS Supply Current (µa) C +85 C +25 C -4 C Output Current Magnitude (ma) Power Supply Voltage (V) 図 2-19: 出力電圧ヘッドルーム対出力電流 図 2-22: 電源電流対電源電圧 Output Headroom (mv) R L = 2 kω V OL V SS V DD V OH Ambient Temperature ( C) Percentage of Occurrences 3% 25% 2% 15% 1% 5% % 93 Samples 3 Lots T A = +25 C POR Trip Voltage (V) 図 2-2: 出力電圧ヘッドルーム対周囲温度 図 2-23: パワーオンリセットのトリップ電圧 DS2258C_JP - ページ 1 29 Microchip Technology Inc.

11 注 : 特に指定のない限り T A = +25 C V DD = +1.8V ~ 5.5V V SS =GND V CM =V DD /3 V OUT =V DD /2 V L =V DD /2 R L =2k ~ V L C L = 6 pf CS = GND とします POR Trip Voltage (V) Ambient Temperature ( C) 図 2-24: パワーオンリセット電圧対周囲温度 29 Microchip Technology Inc. DS2258C_JP - ページ 11

12 注 : 特に指定のない限り T A = +25 C V DD = +1.8V ~ 5.5V V SS =GND V CM =V DD /3 V OUT =V DD /2 V L =V DD /2 R L =2k ~ V L C L = 6 pf CS =GND とします 2.3 周波数応答 CMRR, PSRR (db) PSRR+ PSRR- CMRR 1.E E E+3 1k 1.E+4 1k 1.E+5 1k 1.E+6 1M Frequency (Hz) Gain Bandwidth Product (MHz) GBWP PM Ambient Temperature ( C) Phase Margin ( ) 図 2-25: CMRR と PSRR 対周波数 図 2-28: 利得帯域幅積と位相マージン対周囲温度 Open-Loop Gain (db) 6 5 C L = 6 pf A OL A OL E+3 1k 1.E+4 1k 1.E+5 1k 1.E+6 1M 1.E+7 1M Frequency (Hz) Open-Loop Phase ( ) Gain Bandwidth Product (MHz) GBWP PM Common Mode Input Voltage (V) Phase Margin ( ) 図 2-26: V DD =1.8V のときの開ループゲイン対周波数 図 2-29: 利得帯域幅積と位相マージン対同相入力電圧 Open-Loop Gain (db) 6 5 C L = 6 pf A OL A OL E+3 1k 1.E+4 1k 1.E+5 1k 1.E+6 1M 1.E+7 1M Frequency (Hz) Open-Loop Phase ( ) Gain Bandwidth Product (MHz) GBWP PM Output Voltage (V) Phase Margin ( ) 図 2-27: V DD =5.5V のときの開ループゲイン対周波数 図 2-3: 利得帯域幅積と位相マージン対出力電圧 DS2258C_JP - ページ Microchip Technology Inc.

13 注 : 特に指定のない限り T A = +25 C V DD = +1.8V ~ 5.5V V SS =GND V CM =V DD /3 V OUT =V DD /2 V L =V DD /2 R L =2k ~ V L C L = 6 pf CS = GND とします 1.E+4 1k Closed-Loop Output Impedance (Ω) 1.E+3 1k 1.E E+1 1 G = 1 V/V G = 1 V/V G = 1 V/V 1.E+ 1 1.E+5 1k 1.E+6 1M 1.E+7 1M 1.E+8 1M Frequency (Hz) Channel-to-Channel Separation (db) RTI 1k 1.E+5 1M 1.E+6 1M 1.E+7 Frequency (Hz) 図 2-31: V DD =1.8V のときの閉ループ出力インピーダンス対周波数 図 2-33: チャネル間分離対周波数 1.E+4 1k Closed-Loop Output Impedance (Ω) 1.E+3 1k 1.E E E+1 1.E+5 1k 1.E+6 1M 1.E+7 1M 1.E+8 1M Frequency (Hz) 図 2-32: G = 1 V/V G = 1 V/V G = 1 V/V V DD =5.5V のときの閉ループ出力インピーダンス対周波数 Maximum Output Voltage Swing (V P-P ) 1 図 2-34: 1.1 1k 1k 1k 1M 1.E+3 1.E+4 1.E+5 1.E+6 Frequency (Hz) 最大出力電圧振幅対周波数 29 Microchip Technology Inc. DS2258C_JP - ページ 13

14 注 : 特に指定のない限り T A = +25 C V DD = +1.8V ~ 5.5V V SS = GND V CM =V DD /3 V OUT =V DD /2 V L =V DD /2 R L =2k ~ V L C L = 6 pf CS =GND とします 2.4 入力ノイズと歪み Input Noise Voltage Density; e ni (nv/ Hz) 1 1 e ni E ni ( Hz to f) k 1k 1k 1.E+1 1.E+2 1.E+3 1.E+4 1.E+5 Frequency (Hz) Input Noise Voltage; E ni (µv P-P ) IMD Spectrum, RTI (µv PK ) 1 1 IMD tone at DC G DM = 1 V/V V DD tone = 5 mv P-P, f = 1 khz 1 khz tone 1 1 1k 1k 1k 1.E+2 1.E+3 1.E+4 1.E+5 Frequency (Hz) 図 2-35: 入力ノイズ電圧密度対周波数 図 2-38: V DD が妨害を受けたときの相互変調歪み対周波数 ( 図 1-7 参照 ) Input Noise Voltage Density (nv/ Hz) Input Noise Voltage; e ni (t) (.5 µv/div) NPBW = 1 Hz NPBW = 1 Hz Common Mode Input Voltage (V) t (s) 図 2-36: 入力ノイズ電圧密度対同相入力電圧 図 2-39: 1Hz および 1 Hz フィルタ使用 V DD =1.8V のときの入力ノイズ対時間 IMD Spectrum, RTI (µv PK ) 1 1 IMD tone at DC G DM = 1 V/V V CM tone = 5 mv PK, f = 1 khz residual 1 khz tone 1 1 1k 1k 1k 1.E+2 1.E+3 1.E+4 1.E+5 Frequency (Hz) Input Noise Voltage; e ni (t) (.5 µv/div) NPBW = 1 Hz NPBW = 1 Hz t (s) 図 2-37: V CM が妨害を受けたときの相互変調歪み対周波数 ( 図 1-7 参照 ) 図 2-4: 1Hz および 1 Hz フィルタ使用 V DD =5.5V のときの入力ノイズ対時間 DS2258C_JP - ページ Microchip Technology Inc.

15 注 : 特に指定のない限り T A = +25 C V DD = +1.8V ~ 5.5V V SS =GND V CM =V DD /3 V OUT =V DD /2 V L =V DD /2 R L =2k ~ V L C L = 6 pf CS = GND とします 2.5 時間応答 Input Offset Voltage (µv) T PCB V OS Temperature increased by using heat gun for 8 seconds Time (s) PCB Temperature ( C) Output Voltage (1 mv/div) G = Time (µs) 図 2-41: 温度変化を伴う入力オフセット電圧対時間 図 2-44: 非反転小信号のステップ応答 Input Offset Voltage (mv) POR Trip Point V DD VOS Time.8(2 1. µs/div) Power Supply Voltage (V) Output Voltage (V) G = Time (µs) 図 2-42: 電源投入時の入力オフセット電圧対時間 図 2-45: 非反転大信号のステップ応答 Input, Output Voltages (V) V OUT V IN G = Time (ms) Output Voltage (1 mv/div) G = Time (µs) 図 2-43: MCP6V1/2/3 ファミリはオーバードライブによる入力位相の反転なし 図 2-46: 反転小信号のステップ応答 29 Microchip Technology Inc. DS2258C_JP - ページ 15

16 注 : 特に指定のない限り T A = +25 C V DD = +1.8V ~ 5.5V V SS =GND V CM =V DD /3 V OUT =V DD /2 V L =V DD /2 R L =2k ~ V L C L = 6 pf CS =GND とします Output Voltage (V) G = Time (µs) Output Voltage (V) G V IN V OUT G V IN Time (5 µs/div) V OUT G = -1 V/V.5V Overdrive Input Voltage G (V/V) 図 2-47: 反転大信号のステップ応答 図 2-49: G=-1V/V のときの出力オーバードライブの回復対時間 Slew Rate (V/µs) 図 2-48:.9 V.8 DD = 5.5V Rising Edge Falling Edge Ambient Temperature ( C) スルーレート対周囲温度 Overdrive Recovery Time (µs) 図 2-5:.5V Output Overdrive t ODR, high t ODR, low Inverting Gain Magnitude (V/V) 出力オーバードライブの回復時間対反転ゲイン DS2258C_JP - ページ Microchip Technology Inc.

17 注 : 特に指定のない限り T A = +25 C V DD = +1.8V ~ 5.5V V SS =GND V CM =V DD /3 V OUT =V DD /2 V L =V DD /2 R L =2k ~ V L C L = 6 pf CS =GND とします 2.6 チップセレクト応答 (MCP6V3 のみ ) Chip Select Current (µa) CS = V DD Power Supply Voltage (V) Chip Select Current (µa) 1. V.9 DD = 5.5V Chip Select Voltage (V) 図 2-51: チップセレクト電流対電源電圧 図 2-54: チップセレクト電流対チップセレクト電圧 Power Supply Current (µa) 図 2-52: Op Amp turns on here Op Amp turns off here Hysteresis G = 1 V IN =.9V V L = V Chip Select Voltage (V) V DD =1.8V のときの電源電流対チップセレクト電圧 Output Voltage (V) 図 2-55: V OUT Off V OUT On G = +1 V/V V IN = V DD R L = 1 kω tied to V DD /2 Time (5 µs/div) V OUT Off V DD =1.8V のときのチップセレクト電圧と出力電圧対時間 CS Chip Select Voltage (V) Power Supply Current (µa) 図 2-53: Op Amp turns on here Op Amp turns off here Hysteresis G = 1 V IN = 2.75V V L = V Chip Select Voltage (V) V DD =5.5V のときの電源電流対チップセレクト電圧 Output Voltage (V) 図 2-56: V OUT Off V OUT On G = +1 V/V V IN = V DD R L = 1 kω tied to V DD /2 V OUT Off Time (5 µs/div) Chip Select Voltage (V) V DD =5.5V のときのチップセレクト電圧と出力電圧対時間 CS 29 Microchip Technology Inc. DS2258C_JP - ページ 17

18 注 : 特に指定のない限り T A = +25 C V DD = +1.8V ~ 5.5V V SS =GND V CM =V DD /3 V OUT =V DD /2 V L =V DD /2 R L =2k ~ V L C L = 6 pf CS =GND とします Relative Chip Select Logic Levels; Low and High ( ) 7% 65% 6% 55% 5% 45% 4% 35% 3% V IH /V DD V IL /V DD Ambient Temperature ( C) Pull-down Resistor (MΩ) Ambient Temperature ( C) 図 2-57: チップセレクト相対ロジックスレッショルド対周囲温度 図 2-6: チップセレクトのプルダウン抵抗 (R PD ) 対周囲温度 Chip Select Hysteresis (V) V.15 DD = 1.8V Ambient Temperature ( C) Power Supply Current (µa) CS = V DD Representative Part +125 C +85 C +25 C -4 C Power Supply Voltage (V) 図 2-58: チップセレクトヒステリシス 図 2-61: シャットダウン中の待機時消費電流対電源電圧 Chip Select Turn On Time (µs) Ambient Temperature ( C) 図 2-59: チップセレクトのターンオン時間対周囲温度 DS2258C_JP - ページ Microchip Technology Inc.

19 3. ピン説明 ピンの説明を表 3-1 に示します 表 3-1: ピン機能表 MCP6V1 MCP6V2 MCP6V3 TDFN SOIC DFN SOIC TDFN SOIC Symbol Description V OUT, V OUTA Output (op amp A) V IN, V INA Inverting Input (op amp A) V IN +, V INA + Non-inverting Input (op amp A) V SS Negative Power Supply 5 5 V INB + Non-inverting Input (op amp B) 6 6 V INB Inverting Input (op amp B) 7 7 V OUTB Output (op amp B) V DD Positive Power Supply 8 CS Chip Select (op amp A) 1, 5, 8 1, 5, 8 1, 5, 8 1, 5 NC No Internal Connection EP Exposed Thermal Pad (EP); must be connected to V SS 3.1 アナログ出力 アナログ出力ピン (V OUT ) は低インピーダンスの電圧源です 3.2 アナログ入力 非反転および反転入力 (V IN + V IN ) は高インピーダンス 低バイアス電流の CMOS 入力です 3.3 電源ピン 正電源 (V DD ) は負電源 (V SS ) よりも 1.8V ~ 5.5V 高い電圧になります 通常動作では その他のピンの電圧は V SS ~ V DD になります 一般にこれらの部品は単一 ( 正 ) 電源構成で使用します その場合 V SS はグランドに接続し V DD は電源に接続します V DD にはバイパスコンデンサが必要です 3.4 チップセレクト (CS) デジタル入力 このピン (CS) は MCP6V3 オペアンプを低消費電力モードに設定する CMOS レベルのシュミットトリガ入力です 3.5 露出サーマルパッド (EP) 露出サーマルパッド (EP) と V SS ピンは内部で接続されているので これらをプリント基板上で同じ電位に接続する必要があります このパッドをプリント基板のグランドプレーンに接続すると 大型のヒートシンクとして利用できます これによりパッケージの熱抵抗 ( JA ) が改善します 29 Microchip Technology Inc. DS2258C_JP - ページ 19

20 ノート : DS2258C_JP - ページ 2 29 Microchip Technology Inc.

21 4. アプリケーション 自動ゼロ調整オペアンプの MCP6V1/2/3 ファミリは マイクロチップ社の最先端 CMOS プロセスで製造されています この製品は 低コスト 低消費電力 高精度のアプリケーション向けに設計されています 電源電圧と待機時消費電流が低く 帯域の広い MCP6V1/2/3 は バッテリ駆動のアプリケーションに最適です 4.1 自動ゼロ調整の動作の概要 MCP6V1/2/3 自動ゼロ調整オペアンプの簡略化したブロック図を図 4-1 に示します 以下 この図をもとにこのアーキテクチャでどのように DC 電圧誤差の低減が図られているかを説明します V IN + V IN C FW Main Amp. NC Output Buffer V OUT V REF Null Input 1 Switches Null Output Switches C H Null Amp. POR Oscillator Null Correct Switches 1 2 Digital Control Clock Randomization 2 CS 図 4-1: 自動ゼロ調整オペアンプの機能ブロック図 ( 簡略図 ) 構成要素ヌルアンプとメインアンプは 高ゲインと高精度を実現できるように差動トポロジで設計されています これらのアンプにはオフセット電圧補正用の補助入力 ( 左下部 ) があります これら 2 つの入力は内部で加算されます 通常モードで動作中は 補正値は補助入力にあるコンデンサ (C FW と C H ) によって保持されます 出力バッファは V OUT ピンの外部負荷を駆動するためのものです このバッファからは シングルエンド出力電圧も生成されます (V REF は内部リファレンス電圧 ) 図に示したスイッチはすべて グリッチによる誤差を最小限に抑えるためにMBB (make-before-break) 方式を採用しています これらのスイッチは 2 つのクロック位相 ( 1 と 2 ) で駆動され これによって通常モードと自動ゼロ調整モードを切り替えます クロックは f OSC1 = 3 khz で動作する内部 R-C オシレータから生成します オシレータの出力を分周して目的のレートを得ます また 出力における不要なクロックトーンを最小化 ( 拡散 ) するために クロックのランダム化も行っています オペアンプが既知の正常な状態で起動するように 内部 POR が動作します 内部 POR には 電源のブラウンアウトイベントからの保護の役割もあります チップセレクト入力が High になると オペアンプは低消費電力状態になります Low になるとオペアンプは通常レベルの電力状態となり 正常な動作を開始します この切り替え動作の細部はすべてデジタル制御回路によって制御されます チップセレクトおよび POR イベントもこの回路によって制御されます 29 Microchip Technology Inc. DS2258C_JP - ページ 21

22 4.1.2 自動ゼロ調整の動作 図 4-2 は 通常モード ( 1 ) 時の 2 つのアンプの接続を示したものです ホールドコンデンサ (C H ) によってヌルアンプの入力オフセットが補正されます ヌルアンプはきわめて高ゲインであるため メインアンプから見た信号はヌルアンプの出力が支配的になります これにより メインアンプの入力 オフセット電圧が全体のパフォーマンスに与える影響は大幅に低減します 基本的に ヌルアンプとメインアンプはゲイン (A OL ) がきわめて高くオフセット電圧 (V OS ) がきわめて低い通常のオペアンプのような振る舞いをします V IN + V IN C FW Main Amp. NC Output Buffer V OUT C H Null Amp. V REF 図 4-2: 通常モード時 ( 1 ) のアンプの等価回路図 図 4-3 は 自動ゼロ調整モード時 ( 2 ) の 2 つのアンプの接続を示したものです 信号は直接メインアンプを通過し フライホイールコンデンサ (C FW ) にはメインアンプのオフセットに対する一定の補正値が保持されます ヌルアンプは自分自身の高開ループゲインを使用して ヌルアンプの入力オフセット電圧がほぼゼロになるまで C H の両端に電圧を駆動します 主入力は V IN + に接続されているので 自動ゼロ調整によって現在の同相入力電圧 (V CM ) および電源電圧 (V DD ) のオフセットが補正されます これにより DC CMRR と PSRR もきわめて高くなります これらの補正は約 1 µs ごとに行われるため 温度によるオフセットドリフト ( V OS / T A ) 1/f ノイズ 入力オフセットエージングなど 変動の緩やかな誤差も最小化されます V IN + V IN C FW Main Amp. NC Output Buffer V OUT C H Null Amp. V REF 図 4-3: 自動ゼロ調整モード時 ( 2 ) の等価回路図 相互変調歪み (IMD) 交流信号が存在する場合 MCP6V1/2/3 オペアンプには相互変調歪み (IMD) が現れます 信号とクロックは正弦波のトーン ( フーリエ級数成分 ) に分解できます これらのトーンと自動ゼロ調整回路の非線形応答の相互作用によって 2 つの周波数の和および差の周波数で IMD トーンが発生します IMD トーンは方形波クロックのすべての高調波で発生します クロックのランダム化によって IMD トーンは周波数スペクトル全体に拡散されますが 除去されることはありません 拡散後のエネルギーは小さく 目的の信号とも無相関なので 高精度アプリケーションにおいて問題になることはほとんどありません 図 2-37 および図 2-38 を参照してください DS2258C_JP - ページ Microchip Technology Inc.

23 4.2 その他の機能ブロック レールトゥレール入力 MCP6V1/2/3 オペアンプの入力段では 2 つの差動 CMOS 入力段を並列に使用します 一方は低い同相入力電圧 (V CM 通常モードでは V IN + および V IN にほぼ等しい ) で動作し 他方は高い V CM で動作します このトポロジでは +25 C の場合 同相入力電圧 (V CM ) の範囲はレールトゥレールよりもそれぞれ.2V 広くなります ( 図 2-18 参照 ) 正常な動作を保証するために 入力オフセット電圧 (V OS ) の値は V CM =V SS.2V と V DD +.2V で測定します V CM V DD.9V となると入力段が切り替わります ( 図 2-7 および図 2-8 を参照 ) 非反転ゲインで歪みとゲインのリニアリティを最大化するには この範囲での動作は避けてください 位相反転 入力デバイスは 入力ピンが電源電圧を超えたときに位相反転を起こさないように設計されています 入力電圧が電源レールを超えても位相反転しないことは 図 2-43 からも分かります 入力電圧 / 電流の制限入力の ESD ( 静電気放電 ) 保護を図 4-4 に示します この構造は 入力トランジスタを保護して入力バイアス電流 (I B ) を最小化するために採用されています 入力が V SS よりもダイオード 1 つ分以上の電圧降下を行おうとすると 入力 ESD ダイオードが入力をクランプします また V DD を大きく超える電圧もクランプされます これらのダイオードは通常の動作を維持できるように降伏電圧の大きなものを使用していますが 大きすぎることもないので 仕様範囲内の ESD が瞬間的に発生してもバイパスできます V DD V IN + V SS 図 4-4: Bond Pad Bond Pad Bond Pad Input Stage Bond Pad V IN アナログ入力 ESD 構造の簡略図 これらアンプの損傷を防ぎ 正常な動作を確保するために この回路では入力ピンの電流 ( および電圧 ) を制限する必要があります (1.1 項 絶対最大定格 参照 ) これらの入力を保護する方法として推奨されるアプローチを図 4-5 に示します 内部 ESD ダイオードにより入力ピン (V IN + と V IN ) がグランド電位よ りも過度に低くなることを防ぎ 抵抗 R 1 と R 2 により入力ピンからの電流の流れ出しを制限します ダイオード D 1 と D 2 は 入力ピン (V IN + と V IN ) が V DD を大きく上回るのを防ぎ 電流を V DD にダンプします この図の実装では 抵抗 R 1 と R 2 により D 1 と D 2 を流れる電流も制限されます 図 4-5: D 1 V 1 R 1 D 2 V 2 R 2 V DD MCP6VX R 1 > V SS (minimum expected V 1 ) 2mA R 2 > V SS (minimum expected V 2 ) 2mA アナログ入力の保護 V OUT ダイオードは抵抗 R 1 と R 2 の左側に接続することも可能です その場合はダイオード D 1 と D 2 を流れる電流は別の方法で制限する必要があります この場合 抵抗は突入電流を制限する役割を果たし 入力ピン (V IN + と V IN ) に流れ込む DC 電流は非常に小さくなります 同相電圧 (V CM ) がグランド (V SS ) を下回ると 大量の電流が入力から (ESD ダイオードを通じて ) 流れ出します ( 図 2-17 参照 ) 高インピーダンスのアプリケーションでは 使用可能な電圧範囲を制限しなければならないことがあります レールトゥレール出力 MCP6V1/2/3 自動ゼロ調整オペアンプの出力電圧範囲は V DD 15mV( 最小値 ) ~ V SS +15mV ( 最大値 ) です (R L =2k をV DD /2 に接続し V DD =5.5V のとき ) 詳細は 図 2-19 および図 2-2 を参照してください これらのオペアンプは軽負荷の駆動用に設計されています 重負荷からの出力をバッファリングする場合は 別のアンプを使用してください チップセレクト (CS) シングルタイプの MCP6V3 にはチップセレクト (CS) ピンがあります CS を High にプルすると 対応するオペアンプの電源電流が約 1µA ( 標準 ) に低下し CS ピンを通じて V SS に流れます この時 アンプは高インピーダンス状態になります CS を Low にプルするとアンプが有効になります CS ピンをフロート状態にしておくと 内部プルダウン抵抗 ( 約 5M ) によってアンプに電力が供給されます CS パルスに対する出力電圧と電源電流の応答は 図 1-4 に示しています 29 Microchip Technology Inc. DS2258C_JP - ページ 23

24 4.3 アプリケーションに関するヒント 入力オフセット電圧の温度による変化 入力オフセット電圧の 1 次および 2 次温度係数 (TC 1 および TC 2 ) は 表 1-1 に示しています 仕様範囲内の温度であれば 入力オフセット電圧は次式で求められます 式 4-1: V OS T A = V OS + TC 1 T + TC 2 T 2 ここで : T = T A 25 C V OS (T A ) = T A のときの入力オフセット電圧 V OS = +25 C のときの入力オフセット電圧 TC 1 = 1 次温度係数 TC 2 = 2 次温度係数 DC ゲインのグラフ図 2-9 図 2-1 図 2-11 は それぞれ CMRR, PSRR A OL の逆数をヒストグラム ( 単位 : µv/v) で表したものです これらはそれぞれ 同相入力電圧 (V CM ) 電源電圧 (V DD ) 出力電圧 (V OUT ) が変化したときの入力オフセット電圧 (V OS ) の変化を表しています 1/A OL のヒストグラムは 測定値のほとんどがオペアンプの入力ノイズであるため 中心がほぼ µv/v となっています グラフにおける負の値はノイズを表しており 動作が不安定になることを示しているわけではありません マイクロチップ社では V OS を複数回測定してオペアンプの安定性を検証しています 不安定なものは 説明のつかない V OS の変動 または出力が電源レールまで振幅するなどの現象が現れるので特定できます 信号源抵抗入力バイアス電流には 2 つの重要な成分があります 1 つは室温以下で支配的となるスイッチンググリッチで もう 1 つは +85 C 以上で支配的となる入力 ESD ダイオードリーク電流です 入力から見た抵抗が小さく 等しくなるようにしてください こうすると 入力バイアス電流によって生じる出力オフセットが最小になります 高周波数 (1 MHz 以上 ) では 入力から見た抵抗が 1 ~ 1k となるようにします こうすると きわめて高速なスイッチンググリッチが全体の性能に与える影響を最小限に抑えられます 場合によっては 性能を改善するために入力と直列に抵抗を追加しなければならないことがあります 信号源容量 2 つの入力から見た容量を小さくし マッチングさせるようにしてください 入力に接続された内部スイッチはこれらのコンデンサに電荷をダンプします 容量が一致しない場合はオフセットが生じます 容量性負荷大きな容量性負荷を駆動すると電圧帰還型オペアンプの安定性に問題が生じることがあります 容量性負荷が増えると帰還ループの位相マージンが低下し 閉ループ帯域幅が小さくなります これにより周波数応答にはゲインピークが ステップ応答にはオーバーシュートとリンギングが発生します 自動ゼロ調整オペアンプは一般的なオペアンプとはトポロジが異なるため 出力インピーダンスも異なります これらのオペアンプで容量性負荷を駆動する場合は 出力 ( 図 4-6 の R ISO ) に直列抵抗を使用すると高周波で抵抗性を示す出力負荷が形成され 帰還ループの位相マージン ( 安定性 ) が改善します 一般的に帯域幅は容量性負荷がないときの帯域幅よりも小さくなります 図 4-6: 出力抵抗 (R ISO ) による容量性負荷の安定化 図 4-7 に 容量性負荷に対する R ISO の推奨値を示します これはゲインの値とは無関係です 1 1k Recommended R ISO (Ω) 1 1k 1 図 4-7: MCP6VX G N = 5 G N = 1 G N < 2 R ISO C L V OUT 1 1.E-12 1p 1.E-11 1p 1.E-1 1p 1.E-9 1n 1.E-8 1n 1.E-7 1n C L (F) 容量性負荷に対する R ISO の推奨値 DS2258C_JP - ページ Microchip Technology Inc.

25 回路で使用する R ISO の値を決定したら その値に基づいて周波数応答のピークとステップ応答のオーバーシュートを再確認してください 適切な応答が得られるまで R ISO の値を調節します この作業には ベンチでの評価および MCP6V1 SPICE マクロモデル (MCP6V1/2/3 オペアンプすべてに有効 ) を使用したシミュレーションが役立ちます 出力負荷の安定化この自動ゼロ調整オペアンプファミリの出力インピーダンス ( 図 2-31 および図 2-32) は ゲインが小さいと 2 重の零点を持ちます これにより 帰還ネットワークに大きな位相シフトが発生し アンプの帯域幅近くで抵抗値が小さくなります この大きな位相シフトによって安定性の問題が発生します アンプの帯域幅近くの抵抗値が小さい回路の例を図 4-8 に示します R F と C F によって.16 khz に極が設定されるため 回路の帯域幅 ( 約 1.3 MHz) でのノイズゲイン (G N ) は 1V/Vです 1.3 MHz でのオペアンプの出力から見た負荷は R G R L (99 ) です これほど値が低いと 実用上問題があります V IN 図 4-8: 出力負荷の問題 この問題を解決するには 抵抗性負荷を少なくとも 3k まで増やします これを行うには 次の方法があります R G を大きくする C F を除去する ( フィルタの位置を変更する ) 信号経路にないオペアンプの出力に 3k の抵抗を追加する ( 図 4-9 参照 ) V IN R N 1 R G 1 R N 1 R G 1 MCP6VX R F 1. k C F.1 µf MCP6VX R F 1. k R X 3.1 k R L 1. k R L 1. k VOUT V OUT 不要なノイズと信号の低減不要なノイズと信号を低減するには 次の方法があります 低帯域幅の信号フィルタを使用する : - ランダムなアナログノイズを最小化する - 干渉信号を低減する プリント基板を適切にレイアウトする : - クロストークを最小化する - 高速なスイッチングエッジと影響し合う寄生容量およびインダクタンスを最小化する 電源を適切に設計する : - 他の部品から絶縁する - 電源ラインへの干渉をフィルタで除去する 電源のバイパスとフィルタリングこのオペアンプファミリでは 電源ピン ( 単一電源では V DD ) の 2mm 以内に局所的なバイパスコンデンサ (.1 µf ~.1 µf) を配置すると良好な高周波性能が得られます また 変動のゆっくりした大きな電流を得るには このオペアンプの 1 mm 以内にバルクコンデンサ (1 µf 以上 ) を配置する必要があります このバルクコンデンサは 他の低ノイズのアナログ部品と共用できます 抵抗網を使用すると 高周波の電源ノイズ ( スイッチモード電源など ) を更にフィルタリングできます このとき 抵抗の値が大きすぎるとオペアンプの V DD が大幅に低下し 出力範囲が狭くなって負荷誘導の電源ノイズが発生することがあります また 抵抗の値が小さすぎると V DD を急速にオン オフした場合の消費電力が大きくなります 図 4-1 に示した回路では スイッチモード電源で 1MHzまで良好な除去性能が得られます 電源ノイズが十分に小さい場合は 抵抗とコンデンサの値を小さくした方がよい結果が得られます V S_ANA /4W 1/1W 図 4-1: 1 µf 1 µf to other analog parts MCP6VX.1 µf 抵抗を使用した電源フィルタリング C F.1 µf 図 4-9: 出力負荷の問題の解決例 29 Microchip Technology Inc. DS2258C_JP - ページ 25

26 4.3.9 高 DC 精度のためのプリント基板設計 ±1 µv オーダーの DC 精度を達成するには 多くの物理的誤差を最小化する必要があります 精度の達成には プリント基板 (PCB) の設計 配線 温度環境が大きく影響します プリント基板の設計に少しでも問題があると MCP6V1/2/3 オペアンプの最小および最大仕様値より 1 倍以上も数値が悪化することも珍しくありません 熱起電力を発生する接点 2 つの異種金属を接合すると 両接点間には必ず温度に依存した電圧が発生します ( ゼーベック効果または熱電対効果 ) 熱電対は この効果を利用して温度を測定しています プリント基板上には次のような熱起電力を発生する接点があります 銅パッドにはんだ付けされた部品 ( 抵抗 オペアンプなど ) プリント基板に機械的に接続されたワイヤ ジャンパピン はんだ接合 プリント基板のスルーホール熱起電力を発生する接点における温度から電圧への変換係数は 一般的には 1 µv/ C ~ 1 µv/ C です ( これより大きいこともあります ) ゼーベック効果を最小化するには 基本的に次の 3 つの方法があります 温度勾配を最小化する ゼーベック起電圧をキャンセルする 2 つの金属の温度差を最小化する 熱起電力を考慮した非反転アンプおよび反転アンプのレイアウト図 4-11 は 非反転および反転ゲインアンプの推奨回路を 1 つの図面で示したものです 通常 入力バイアス電流関連のオフセットを最小化するには R 1 が R 2 R 3 となるようにします 図のガードトレース ( 両端にグランドビアを使用 ) によって 温度勾配が最小化されます 抵抗付近の温度勾配が一定なら 抵抗を図のようにレイアウトすることによって抵抗の熱電圧がキャンセルされます 式 4-2: V OUT V P G P, V M =GND -V M G M, V P =GND ここで : G M = R 3 /R 2, 反転ゲインの大きさ G P = 1+G M, 非反転ゲインの大きさ V OS は無視される V M V P R3 R2 R1 U1 V OUT R 2 V M U 1 R 3 V P MCP6V1 R 1 V OUT 図 4-11: シングル非反転および反転アンプの場合のプリント基板レイアウトと回路図 注 : 通常 抵抗の向きを変えると熱電圧のキャンセル効果が大幅に低下します DS2258C_JP - ページ Microchip Technology Inc.

27 熱起電力を考慮した差動アンプのレイアウト図 4-12 に 差動アンプの推奨回路を示します 通常 R 1 =R 2 および R 3 =R 4 とします 図のガードトレース ( 両端にグランドビアを使用 ) によって 温度勾配が最小化されます 抵抗付近の温度勾配が一定なら 抵抗を図のようにレイアウトすることによって抵抗の熱電圧がキャンセルされます 式 4-3: ここで : V OUT V REF +(V P V M )G DM 熱電圧はほぼ等しい G DM = R 3 /R 1 =R 4 /R 2, 差動ゲイン V OS は無視される V M V P R4 R2 R1 R3 U1 V OUT V REF 熱起電力を考慮したデュアル非反転アンプのレイアウト図 4-16 および図 4-17 に示したデュアルオペアンプでは 非反転差動ゲインが 1 より大きく 同相ゲインが 1 となります このようなアンプでは 図 4-13 に示したレイアウトを使用できます ゲイン設定抵抗 (R 2 ) は 1 本の抵抗ではなく 2 個に分割して両サイドに配置されています そのため各々の抵抗の熱電圧は相互にキャンセルされます 図のガードトレース ( 両端にグランドビアを使用 ) によって 温度勾配が最小化されます 抵抗付近の温度勾配が一定なら 抵抗を図のようにレイアウトすることによって抵抗の熱電圧がキャンセルされます 式 4-4: ここで : (V OA V OB ) (V IA V IB )G DM (V OA +V OB )/2 (V IA +V IB )/2 熱電圧はほぼ等しい G DM = 1+R 3 /R 2, 差動ゲイン G CM = 1, 同相ゲイン V OS は無視される V OA V OB V M R 2 U1 MCP6V1 R 4 V OUT R3 R2 R1 U1 R3 R2 R1 V P R 1 R 3 V REF V IA V IB 図 4-12: 注 : シングル差動アンプの場合のプリント基板レイアウトと回路図 通常 抵抗の向きを変えると熱電圧のキャンセル効果が大幅に低下します V IA R 1 ½MCP6V2 U 1 V OA R 2 R 3 R 2 R 3 U 1 ½MCP6V2 V OB V IB R 1 図 4-13: デュアル非反転アンプの場合のプリント基板レイアウトと回路図 注 : 通常 抵抗の向きを変えると熱電圧のキャンセル効果が大幅に低下します 29 Microchip Technology Inc. DS2258C_JP - ページ 27

28 プリント基板のその他の熱設計に関するヒント個々の抵抗単位で熱電圧をキャンセルする必要がある場合は 図 4-14 に示したように 2 つの抵抗に均等に分割するようにします 抵抗付近の温度勾配をなるべく小さくするため レイアウトは対称とし 外周には金属のリングを配置します R 1A =R 1B =R 1 /2 および R 2A =R 2B =2R 2 とします 図 4-14: 注 : R 1A R 1A R 1B R 1B R 2A R 2B R 2A R 2B 個々の抵抗のプリント基板レイアウト 通常 抵抗の向きを変えると熱電圧のキャンセル効果が大幅に低下します 重要な部品 ( 抵抗 オペアンプ 熱源など ) での温度勾配を最小化する : 温度勾配への露出を最小化する - 部品のサイズを小さくする - 間隔を狭小化する - 気流から遮蔽する 同じ温度のライン ( 等温線 ) に揃えて配置する - プリント基板のセンターラインに配置する 温度勾配の大きさを最小化する - 消費電力の小さい部品を選定する - 熱起電力を発生する箇所には同じ金属を使用する - 接合部には温度電圧係数の小さい金属を使用する - 熱源からの距離を大きくする - 下側に大面積のグランドプレーンを使用する - FR4 ギャップ ( 断熱のために銅は使用しない ) - 直列抵抗をトレースに挿入する ( 熱抵抗と電気抵抗を増やす ) - ヒートシンクを使用する温度勾配が 1 方向を向くようにする : ガードトレースを追加する - 一定の温度曲線がトレースを沿うようにする - グランドプレーンに接続する FR4 ギャップを形成する - 一定の温度曲線がエッジを沿うようにする クロストーク DC クロストークによってオフセットが生じると 入力オフセット電圧が増大します 一般的な原因には次のものがあります 同相ノイズ ( リモートセンサ ) グランドループ ( 電流リターンパス ) 電源カップリング商用電力 ( 通常 5 Hz または 6 Hz) やその他の交流電源からの干渉によって DC 性能が低下することもあります これらの信号は 非線形歪みによって複数のトーンに変換されます ( 電圧の DC シフトを含む ) これらの AC 信号を ADC でサンプリングすると DC に折り返し雑音が発生し オフセットが大きく変化します 干渉を抑えるには 次の方法があります - トレースとワイヤをなるべく短くする - 遮蔽を行う ( 封止材を使用するなど ) - グランドプレーンを使用する ( 少なくともスターグランド ) - 入力信号源を DUT の近くに配置する - 適切なプリント基板レイアウト手法を採用する - これらの自動ゼロ調整オペアンプ専用に電源フィルタ ( バイパスコンデンサ ) を使用する その他の効果入力ピンから見た抵抗をなるべく小さく なるべく等しくすると バイアス電流に関連するオフセットを最小化できます 入力ピンから見た ( トレースの ) 容量が小さく 等しくなるようにします こうすると スイッチンググリッチに起因するオフセット電圧を最小化できます 同軸ケーブルの曲げ半径を小さくしすぎると 中心で電圧がやや降下します ( 摩擦帯電効果 ) 曲げ半径を十分に大きくとって 導線と絶縁体が完全に接触するようにしてください コンデンサの種類によっては ( セラミックなど ) 機械的ストレスによってわずかな電圧が出力されることがあります 信号経路には適切な種類のコンデンサを使用するとともに 機械的ストレスと振動を最小化してください 湿度によって 回路に電気化学的電圧が発生することがあります この問題は プリント基板の適切なクリーニングや封止材の使用によって解決します DS2258C_JP - ページ Microchip Technology Inc.

29 4.4 代表的なアプリケーション ホイートストンブリッジ センサの多くはホイートストンブリッジとして構成されています 歪みゲージや圧力センサなどがその代表例です これらの信号はきわめて微小で 同相ノイズが大きいのが特徴です そこで 差動ゲインの大きいアンプ設計が必要となります 図 4-15 に 最小限の部品によるホイートストンブリッジとのインターフェースを示します この回路は非対称となっており ADC はシングルエンド入力で 最小限のフィルタリングしか行っていませんが 同相ノイズが問題にならない程度の CMRR は確保できます 図 4-15: 単純な回路設計 より高性能なホイートストンブリッジの回路を図 4-16 に示します この回路は対称で CMRR も高くなっています ADC を差動入力としていることが高 CMRR につながっています R R 図 4-16: V DD R R R R R R V DD 1 nf 1 nf.2r.2r.1c 1R 2 2 1µF 2 2 高性能な回路設計 3k MCP6V1 1µF 2 k 3k 2 k 1µF V DD ADC ½ MCP6V2 3k V DD ADC ½ MCP6V RTD センサ図 4-17 に示したレシオメトリック回路は 3 線 RTD ( 測温抵抗体 ) のコンディショニングを行います この回路は 中央の R W にかかる電圧を減算することによって センサの配線抵抗を補正します 上側の R1 は出力電圧を変えるのではなく オペアンプ入力のバランスをとる働きをします RTD の障害 ( 開放 ) は 範囲外の電圧となって検出されます R W R RTD 1 R W R W 図 4-17: V DD 1 nf 1 nf R T 2 k R B 2 k RTD センサ 2.49 k R k 1µF R k 2.49 k 1 nf R 3 1 k R k R k R 3 1 k 1 nf ADC 入力の電圧は次式で求められます ½ MCP6V2 3k V DD ADC 3k ½ MCP6V2 G RTD = 1+ 2 R 3 R 2 G W = G RTD R 3 R 1 V DM = G RTD V T V B + G W V W V CM = V T + V B + G RTD + 1 G W V W 2 ここで : V T = R RTD の上側の電圧 V B = R RTD の下側の電圧 V W = 上と中央の R W の間に加わる電圧 V CM = ADC の同相入力電圧 V DM = ADC の差動入力電圧 29 Microchip Technology Inc. DS2258C_JP - ページ 29

30 4.4.3 熱電対センサ 図 4-18 は 熱電対アプリケーションで使用されるアンプと温度センサの簡略回路図です K 型熱電対は熱接点 (T HJ ) の温度を感知し T HJ ( 単位 : C) に比例した電圧を V 1 に生成します アンプのゲインは V 4 /T HJ = 1 mv/ C となるように設定しています V 3 は温度センサの出力です これは冷接点 (T CJ ) の温度 ( 単位 : C) に比例した電圧となり オフセットは.5V です V 2 は T HJ T CJ が C のときに V 4 =.5V となるように設定しています 式 4-5: V 1 T HJ (4 µv/ C) V 2 = (1.V) V 3 =T CJ (1 mv/ C) + (.5V) V 4 =25V 1 +(V 2 V 3 ) (1 mv/ C) (T HJ T CJ ) + (.5V) (hot junction R TH = Thevenin Equivalent Resistance at T HJ ) (R TH ) (R TH ) 4 µv/ C V 2 Type K C Thermocouple (R TH )/25 MCP6V1 V 1 V 4 (R TH )/25 (cold junction at T CJ ) V 3 C (R TH ) (R TH ) 図 4-18: 熱電対センサの簡略回路図 図 4-19 は 上の回路をより完全な形で実装したものです 赤い点線の矢印は 熱電対と MCP97A の熱伝導接続を示しています この距離と熱抵抗は非常に小さくする必要があります R TH = Thevenin Equivalent Resistance (e.g.: 1 k V DD 4.1(R TH ).5696(R TH ) MCP1541 C Type K V 1 (R TH )/25 MCP6V1 MCP97A は 自分自身の物理的な場所の温度を感知します この温度は冷接点 (T CJ ) と同じ温度にする必要があり それによって V 3 が生成されます ( 図 4-16) V DD が 5.V の場合 MCP1541 からは 4.1V の電圧が出力されます この電圧を 4.1 (R TH ) および (R TH ) の抵抗ラダーに接続すると テブナン等価の 1.V および 25 (R TH ) が得られます (R TH ) 抵抗を ( 図 4-18 の ) 右上の R TH 抵抗と並列に接続すると.5696 (R TH ) 抵抗が得られます V 4 は デジタル変換した後に熱電対の非線形性を補正する必要があります ADC は MCP1541 を電圧リファレンスとして使用できます または MCP1541の代わりにPICmicro 内部の絶対リファレンスを使用することもできます オフセット電圧の補正図 4-2 は MCP6V1 を使用して別のオペアンプの入力オフセット電圧を補正する回路を示しています R 2 と C 2 は 他方のオペアンプの入力に見られるオフセット誤差を積分します 安定させるには 積分をゆっくりと行う必要があります ( フィードバックは R 1 と R 3 から得られます ) V IN V DD /2 図 4-2: オフセット補正 高精度コンパレータコンパレータ前段の高ゲインを利用すると後段のパフォーマンスが改善します MCP6V1/2/3 を単体でコンパレータとして使用しないでください V OS 補正回路は帰還ループがないと正しく動作しません V IN R 1 R 3 R 1 R 2 R 2 C 2 MCP6V1 3k MCP6V1 V OUT MCP6XXX V DD MCP97A (R TH )/25 (R TH ) C (R TH ) 3k V 4 V DD /2 R2 R 3 R 4 R 5 1k V OUT 図 4-19: 熱電対センサ MCP6541 図 4-21: 高精度コンパレータ DS2258C_JP - ページ 3 29 Microchip Technology Inc.

31 5. 設計支援 マイクロチップ社では MCP6V1/2/3 オペアンプファミリで必要な基本設計支援を提供しています 5.1 SPICE マクロモデル MCP6V1/2/3 オペアンプの最新の SPICE マクロモデルはマイクロチップ社のウェブサイト から入手できます このモデルは オペアンプの全温度範囲の線形動作領域に対応したオペアンプの初期設計ツールとして利用できます 機能に関する情報はモデルのファイルをご覧ください ベンチテストは設計の重要部分であり シミュレーションで代用することはできません また このマクロモデルを使用したシミュレーション結果はデータシートの仕様および特性グラフと比較して検証する必要があります 5.2 FilterLab ソフトウェア マイクロチップ社の FilterLab ソフトウェアはアナログアクティブフィルタ ( オペアンプ使用 ) の設計を容易にする革新的なソフトウェアツールです マイクロチップ社のウェブサイト filterlab から無償で入手できるこの FilterLab 設計ツールでは 部品の数値を含めたフィルタ回路の完全な回路図が得られます またフィルタ回路は SPICE フォーマットで出力され マクロモデルと共用して実際のフィルタ性能をシミュレーションできます 5.3 Mindi 回路デザイナ / シミュレータ マイクロチップ社の Mindi 回路デザイナ / シミュレータは アクティブフィルタ アンプおよび電力管理アプリケーションに利用できる各種回路の設計を支援します このオンライン回路デザイナ / シミュレータはマイクロチップ社のウェブサイト で無償で利用できます この対話型の回路デザイナ / シミュレータにより 設計者は素早く回路図を作成して回路をシミュレーションできます Mindi 回路デザイナ / シミュレータで作成した回路は パーソナルコンピュータやワークステーションにダウンロードできます 5.4 MAPS ( マイクロチップアドバンストパーツセレクタ ) MAPS は特定の設計要件に適したマイクロチップ社のデバイスを効率的に選択できるようにするソフトウェアツールです アナログ メモリ MCU DSC などマイクロチップ社の全製品ラインナップからデバイスを選択できる MAPS は マイクロチップ社のウェブサイト にて無償で利用できます このツールでは ユーザーがさまざまなパラメータを指定してフィルタを定義 し 目的の機能に応じてデバイスを検索できるほか 選択した製品の主な仕様を一覧表にエクスポートする機能もあります マイクロチップ社製品のデータシート 購入 およびサンプル入手のための便利なリンクもあります 5.5 アナログデモおよび評価ボード マイクロチップ社では製品の市場投入までの時間を最短化するためのアナログデモ / 評価ボードを幅広く用意しています 現在提供中のボードとユーザーズガイド 技術情報の一覧は マイクロチップ社のウェブサイト をご覧ください 本書の内容に関係するボードとして 次のものがあります MCP6V1 熱電対自動ゼロ調整リファレンスデザイン MCP6XXXアンプ評価ボード 1 MCP6XXXアンプ評価ボード 2 MCP6XXXアンプ評価ボード 3 MCP6XXXアンプ評価ボード 4 アクティブフィルタデモボードキット 製品番号 SOIC8EV: 8 ピン SOIC/MSOP/TSSOP/DIP 評価ボード 製品番号 SOIC14EV: 14 ピン SOIC/TSSOP/DIP 評価ボード 5.6 アプリケーションノート マイクロチップ社提供の以下のアプリケーションノートは マイクロチップ社のウェブサイト で入手できます 補足的な参照情報としてご利用ください ADN3: フィルタリング回路に適したオペアンプの選択 DS21821 AN722: オペアンプのトポロジーと DC 仕様 DS722 AN723: オペアンプの AC 仕様とアプリケーション DS723 AN884: オペアンプによる容量性負荷の駆動 DS884 AN99: アナログセンサーコンディショニング回路概要 DS99 これらアプリケーションノートおよびその他の資料は次の設計ガイドに記載されています シグナルチェーンデザインガイド DS Microchip Technology Inc. DS2258C_JP - ページ 31

32 ノート : DS2258C_JP - ページ Microchip Technology Inc.

33 6. パッケージ情報 6.1 パッケージマーキング情報 8-Lead DFN (4x4) (MCP6V2) XXXXXX XXXXXX YYWW NNN Example 6V2 E/MD^^ e Lead SOIC (15 mil) Example: XXXXXXXX XXXXYYWW NNN MCP6VO1E SN e Lead TDFN (2x3) (MCP6V1, MCP6V3) Example: XXX YWW NN Device Code MCP6V1 AAA MCP6V3 AAB 注 : 8-Lead 2x3 TDFN に 適用 AAA 記号の説明 : XX...X カスタマ固有情報 Y 製造年コード ( 西暦の最終桁 ) YY 製造年コード ( 西暦の下 2 桁 ) WW 製造週コード ( 例 : 1 月の第 1 週を 1 と表示 ) NNN e3 英数字によるトレーサビリティコード鉛フリーのつや消し錫 (Sn) メッキ製品を示す JEDEC 準拠マーク * このパッケージは鉛フリーです 鉛フリーを示すJEDEC 準拠マーク ( e3 ) はこのパッケージの外部包装に表示されています 注 : マイクロチップ社のパーツ番号全体が 1 行に収まらない場合は 次の行に続きます この場合にはカスタマ固有情報用の文字数が制限されます 29 Microchip Technology Inc. DS2258C_JP - ページ 33

34 8 ピンプラスチックデュアルフラット ノーリードパッケージ (MD) 4x4x.9 mm ボディ [DFN] 注 : 最新のパッケージ図面については 次のウェブサイトにある Microchip Packaging Specification ( マイクロチップ社パッケージ仕様 ) を参照してください Microchip Technology Drawing C4-131E シート 1/2 DS2258C_JP - ページ Microchip Technology Inc.

35 8 ピンプラスチックデュアルフラット ノーリードパッケージ (MD) 4x4x.9 mm ボディ [DFN] 注 : 最新のパッケージ図面については 次のウェブサイトにある Microchip Packaging Specification ( マイクロチップ社パッケージ仕様 ) を参照してください 注 : 1. ピン 1 のビジュアルインデックスの場所はばらつきがありますが 必ず斜線部分内にあります 2. パッケージの端に 1 つ以上の露出タイバーがあります 3. パッケージは切削切り出しされています 4. 寸法および公差は ASME Y14.5M に準拠しています BSC: 基準寸法 公差を含まずに表示される理論的に正確な値 REF: 参考寸法 通常は公差を含まない 情報としてのみ使用される値 Microchip Technology Drawing C4-131E シート 2/2 29 Microchip Technology Inc. DS2258C_JP - ページ 35

36 8 ピンプラスチックスモールアウトライン (SN) 薄型 3.9 mm ボディ [SOIC] 注 : 最新のパッケージ図面については 次のウェブサイトにある Microchip Packaging Specification ( マイクロチップ社パッケージ仕様 ) を参照してください D N e E E1 NOTE b h α h A A2 φ c A1 L L1 β 注 : Units 1. ピン 1 のビジュアルインデックスの場所はばらつきがありますが 必ず斜線部分内にあります 2. 重要な特徴です 3. 寸法 D と E1 には モールドフラッシュまたは突出部は含みません モールドフラッシュまたは突出部は各側で.15 mm 以下とします 4. 寸法および公差は ASME Y14.5M に準拠しています BSC: 基準寸法 公差を含まずに表示される理論的に正確な値 REF: 参考寸法 通常は公差を含まない 情報としてのみ使用される値 MILLIMETERS Dimension Limits MIN NOM MAX Number of Pins N 8 Pitch e 1.27 BSC Overall Height A 1.75 Molded Package Thickness A Standoff A Overall Width E 6. BSC Molded Package Width E1 3.9 BSC Overall Length D 4.9 BSC Chamfer (optional) h.25.5 Foot Length L Footprint L1 1.4 REF Foot Angle 8 Lead Thickness c Lead Width b Mold Draft Angle Top 5 15 Mold Draft Angle Bottom 5 15 Microchip Technology Drawing C4-57B DS2258C_JP - ページ Microchip Technology Inc.

37 8 ピンプラスチックスモールアウトライン (SN) 薄型 3.9 mm ボディ [SOIC] 注 : 最新のパッケージ図面については 次のウェブサイトにある Microchip Packaging Specification ( マイクロチップ社パッケージ仕様 ) を参照してください 注 : 1. 寸法および公差は ASME Y14.5M に準拠しています BSC: 基準寸法 公差を含まずに表示される理論的に正確な値 Microchip Technology Drawing C4-257A 29 Microchip Technology Inc. DS2258C_JP - ページ 37

38 8 ピンプラスチックデュアルフラット ノーリードパッケージ (MN) 2x3x.75 mm ボディ [TDFN] 注 : 最新のパッケージ図面については 次のウェブサイトにある Microchip Packaging Specification ( マイクロチップ社パッケージ仕様 ) を参照してください 注 : 1. ピン 1 のビジュアルインデックスの場所はばらつきがありますが 必ず斜線部分内にあります 2. パッケージの端に 1 つ以上の露出タイバーがあります 3. パッケージは切削切り出しされています 4. 寸法および公差は ASME Y14.5M に準拠しています BSC: 基準寸法 公差を含まずに表示される理論的に正確な値 REF: 参考寸法 通常は公差を含まない 情報としてのみ使用される値 Microchip Technology Drawing C4-129B DS2258C_JP - ページ Microchip Technology Inc.

39 8 ピンプラスチックデュアルフラット ノーリードパッケージ (MN) 2x3x.75 mm ボディ [TDFN] 注 : 最新のパッケージ図面については 次のウェブサイトにある Microchip Packaging Specification ( マイクロチップ社パッケージ仕様 ) を参照してください 注 : 1. 寸法および公差は ASME Y14.5M に準拠しています BSC: 基準寸法 公差を含まずに表示される理論的に正確な値 Microchip Technology Drawing C4-2129A 29 Microchip Technology Inc. DS2258C_JP - ページ 39

40 ノート : DS2258C_JP - ページ 4 29 Microchip Technology Inc.

41 付録 A: 改版履歴 リビジョン C (28 年 12 月 ) 変更内容は次のとおりです 1. MCP6V1 および MCP6V3 に 8 ピン 2x3 TDFN パッケージを追加 2. 表 1-2 の IMD の仕様値を訂正 3. 温度特性表に 8 ピン 2x3 TDFN パッケージの情報を追加 4. 8 ピン 2x3 TDFN および 8 ピン 4x4 DFN パッケージの露出サーマルパッド (EP) の情報を追加 項 出力負荷の安定化 を追加 6. その他 若干の誤植を訂正 リビジョン B (28 年 6 月 ) 変更内容は次のとおりです 1. 仕様値とその条件を更新 2. タイミング図を訂正 3. 試験回路に加筆 4. すべての回路図に R ISO ( 図 4-6 参照 ) を追加 5. 典型的な性能グラフ を追加 6. アプリケーション情報を訂正 加筆 7. 生産状態の変更に伴う若干の編集 8. 付録 B オフセットに関するテストスクリー ン を追加 リビジョン A (27 年 9 月 ) 本文書の初版リリース 29 Microchip Technology Inc. DS2258C_JP - ページ 41

42 付録 B: オフセットに関するテストスクリーン DC 仕様一覧 ( 表 1-1) の入力オフセット電圧に関する仕様値は ベンチでの測定値に基づいています (2.1 項 DC 入力の精度 参照 ) これらの測定値は 次の理由によりきわめて精度の高いものとなっています 回路がよりコンパクト 部品をプリント基板にはんだ付けしてある より長時間の平均化処理 ( ノイズを低減 ) より厳密な温度管理 - 温度勾配が少ない - より高精度 マイクロチップ社では 出荷製品の品質を保証するために量産品のスクリーニングを行っています このスクリーニングは 測定誤差を考慮して制限値の幅をやや広げて実施しています ( 表 B-1 参照 ) 表 B-1: オフセットに関するテストスクリーン Electrical Characteristics: Unless otherwise indicated, T A = 25 C, V DD = +1.8V to +5.5V, V SS = GND, V CM = V DD /3, V OUT =V DD /2, V L =V DD /2, R L = 2 k to V L, and CS = GND (refer to Figure 1-5 and Figure 1-6). Parameters Sym Min Max Units Conditions Input Offset Input Offset Voltage V OS µv T A = +25 C (Note 1, Note 2) Input Offset Voltage Drift with Temperature (linear Temp. Co.) TC 1 nv/ C T A = -4 to +125 C (Note 3) Power Supply Rejection PSRR 115 db (Note 1) Common Mode Common Mode Rejection CMRR 16 db, V CM = -.2V to 2.V (Note 1) CMRR 116 db, V CM = -.2V to 5.7V (Note 1) Open-Loop Gain DC Open-Loop Gain (large signal) A OL 114 db V DD =1.8V, V OUT =.2V to 1.6V (Note 1) A OL 122 db V DD =5.5V, V OUT =.2V to 5.3V (Note 1) 注 1: 製造環境における接合部温度やその他の誤差により これらの仕様は製造環境でしかスクリーニングできません 2: V OS も +125 C でサンプルをスクリーニングしています 3: TC 1 は量産品では測定していません DS2258C_JP - ページ Microchip Technology Inc.

43 製品識別システム 注文や資料請求 または価格や納期などの情報は 弊社工場または一覧に記載されている営業所にお問い合わせください PART NO. X /XXX Device Temperature Range Package 例 : a) MCP6V1T-E/SN: 拡張温度範囲 8LD SOIC パッケージ b) MCP6V1-E/MNY: 拡張温度範囲 8LD 2x3 TDFN パッケージ Device: MCP6V1 Single Op Amp MCP6V1T Single Op Amp (Tape and Reel for 2x3 TDFN andsoic) MCP6V2 Dual Op Amp MCP6V2T Dual Op Amp (Tape and Reel for 4 4 DFN and SOIC) MCP6V3 Single Op Amp with Chip Select MCP6V3T Single Op Amp with Chip Select (Tape and Reel for SOIC) a) MCP6V2-E/MD: 拡張温度範囲 8LD 4x4 DFN パッケージ b) MCP6V2T-E/SN: テープ & リール 拡張温度範囲 8LD SOIC パッケージ a) MCP6V3-E/SN: 拡張温度範囲 8LD SOIC パッケージ b) MCP6V3-E/MNY: 拡張温度範囲 8LD 2x3 TDFN パッケージ Temperature Range: E = -4 C to +125 C Package: MD = Plastic Dual Flat, No-Lead (4 4x.9 mm), 8-lead (MCP6V2 only) MNY * = Plastic Dual Flat No Lead (2x3x.75 mm), 8-lead (MCP6V1, MCP6V3) SN = Plastic SOIC (15mil Body), 8-lead * Y = nickel palladium gold manufacturing designator. Only available on the TDFN package. 29 Microchip Technology Inc. DS2258C_JP - ページ 43

44 ノート : DS2258C_JP - ページ Microchip Technology Inc.

45 マイクロチップ社デバイスのコード保護機能に関する以下の点にご留意ください マイクロチップ社製品は その該当するマイクロチップ社データシートに記載の仕様を満たしています マイクロチップ社では 通常の条件ならびに仕様どおりの方法で使用した場合 マイクロチップ社製品は現在市場に流通している同種製品としては最もセキュリティの高い部類に入る製品であると考えております コード保護機能を解除するための不正かつ違法な方法が存在します マイクロチップ社の確認している範囲では このような方法のいずれにおいても マイクロチップ社製品をマイクロチップ社データシートの動作仕様外の方法で使用する必要があります このような行為は 知的所有権の侵害に該当する可能性が非常に高いと言えます マイクロチップ社は コードの保全について懸念を抱いているお客様と連携し 対応策に取り組んでいきます マイクロチップ社を含むすべての半導体メーカーの中で 自社のコードのセキュリティを完全に保証できる企業はありません コード保護機能とは マイクロチップ社が製品を 解読不能 として保証しているものではありません コード保護機能は常に進歩しています マイクロチップ社では 製品のコード保護機能の改善に継続的に取り組んでいます マイクロチップ社のコード保護機能を解除しようとする行為は デジタルミレニアム著作権法に抵触する可能性があります そのような行為によってソフトウェアまたはその他の著作物に不正なアクセスを受けた場合は デジタルミレニアム著作権法の定めるところにより損害賠償訴訟を起こす権利があります 本書に記載されているデバイスアプリケーションなどに関する情報は ユーザーの便宜のためにのみ提供されているものであり 更新によって無効とされることがあります アプリケーションと仕様の整合性を保証することは お客様の責任において行ってください マイクロチップ社は 明示的 暗黙的 書面 口頭 法定のいずれであるかを問わず 本書に記載されている情報に関して 状態 品質 性能 商品性 特定目的への適合性をはじめとする いかなる類の表明も保証も行いません マイクロチップ社は 本書の情報およびその使用に起因する一切の責任を否認します マイクロチップ社デバイスを生命維持および / または保安のアプリケーションに使用することはデバイス購入者の全責任において行うものとし デバイス購入者は デバイスの使用に起因するすべての損害 請求 訴訟 および出費に関してマイクロチップ社を弁護 免責し 同社に不利益が及ばないようにすることに同意するものとします 暗黙的あるいは明示的を問わず マイクロチップ社が知的財産権を保有しているライセンスは一切譲渡されません 商標 Microchip の社名とロゴ Microchip ロゴ dspic KEELOQ KEELOQ ロゴ MPLAB PIC PICmicro PICSTART rfpic UNI/O は 米国およびその他の国における Microchip Technology Incorporated の登録商標です FilterLab Hampshire HI-TECH C Linear Active Thermistor MXDEV MXLAB SEEVAL The Embedded Control Solutions Company は 米国における Microchip Technology Incorporated の登録商標です Analog-for-the-Digital Age Application Maestro CodeGuard dspicdem dspicdem.net dspicworks dsspeak ECAN ECONOMONITOR FanSense HI- TIDE In-Circuit Serial Programming ICSP ICEPIC Mindi MiWi MPASM MPLAB Certified ロゴ MPLIB MPLINK mtouch nanowatt XLP Omniscient Code Generation PICC PICC-18 PICkit PICDEM PICDEM.net PICtail PIC 32 ロゴ Real ICE rflab Select Mode Total Endurance TSHARC WiperLock ZENA は 米国およびその他の国における Microchip Technology Incorporated の商標です SQTP は米国における Microchip Technology Incorporated のサービスマークです その他 本書に記載されている商標は 各社に帰属します 29, Microchip Technology Incorporated, Printed in the U.S.A., All Rights Reserved. 再生紙を使用しています マイクロチップ社では Chandler および Tempe ( アリゾナ州 ) Gresham ( オレゴン州 ) の本部 設計部およびウエハ製造工場そしてカリフォルニア州とインドのデザインセンターが ISO/TS-16949:22 認証を取得しています マイクロチップ社の品質システムプロセスおよび手順は PIC MCU および dspic DSC KEELOQ コードホッピングデバイス シリアル EEPROM マイクロペリフェラル 不揮発性メモリ アナログ製品に採用されています また マイクロチップ社の開発システムの設計および製造に関する品質システムは ISO 91:2 の認証を受けています 29 Microchip Technology Inc. DS2258C_JP - ページ 45

46 世界各国での販売およびサービス 北米 アジア / 太平洋 アジア / 太平洋 ヨーロッパ 本社 2355 West Chandler Blvd. Chandler, AZ Tel: Fax: テクニカルサポート : ウェブアドレス : アトランタ Duluth, GA Tel: Fax: ボストン Westborough, MA Tel: Fax: シカゴ Itasca, IL Tel: Fax: クリーブランド Independence, OH Tel: Fax: ダラス Addison, TX Tel: Fax: デトロイト Farmington Hills, MI Tel: Fax: ココモ Kokomo, IN Tel: Fax: ロサンゼルス Mission Viejo, CA Tel: Fax: サンタクララ Santa Clara, CA Tel: Fax: トロント Mississauga, Ontario, Canada Tel: Fax: アジア太平洋支社 Suites , 37th Floor Tower 6, The Gateway Harbour City, Kowloon Hong Kong Tel: Fax: オーストラリア - シドニー Tel: Fax: 中国 - 北京 Tel: Fax: 中国 - 成都 Tel: Fax: 中国 - 香港 SAR Tel: Fax: 中国 - 南京 Tel: Fax: 中国 - 青島 Tel: Fax: 中国 - 上海 Tel: Fax: 中国 - 瀋陽 Tel: Fax: 中国 - 深川 Tel: Fax: 中国 - 武漢 Tel: Fax: 中国 - 厦門 Tel: Fax: 中国 - 西安 Tel: Fax: 中国 - 珠海 Tel: Fax: インド - バンガロール Tel: Fax: インド - ニューデリー Tel: Fax: インド - プネ Tel: Fax: 日本 - 横浜 Tel: Fax: 韓国 - 大邱 Tel: Fax: 韓国 - ソウル Tel: Fax: または マレーシア - クアラルンプール Tel: Fax: マレーシア - ペナン Tel: Fax: フィリピン - マニラ Tel: Fax: シンガポール Tel: Fax: 台湾 - 新竹 Tel: Fax: 台湾 - 高雄 Tel: Fax: 台湾 - 台北 Tel: Fax: タイ - バンコク Tel: Fax: オーストリア - ヴェルス Tel: Fax: デンマーク - コペンハーゲン Tel: Fax: フランス - パリ Tel: Fax: ドイツ - ミュンヘン Tel: Fax: イタリア - ミラノ Tel: Fax: オランダ - ドリューネン Tel: Fax: スペイン - マドリッド Tel: Fax: 英国 - ウォーキンガム Tel: Fax: /26/9 DS2258C_JP - ページ Microchip Technology Inc.