OS 論文購読チャレンジ 仮想マシンのメモリ管理 浅井明里 王力捷

Transcription

1 OS 論文購読チャレンジ 仮想マシンのメモリ管理 浅井明里 王力捷

2 アウトライン 1. 仮想記憶の基本原理 2. 仮想マシンにおける仮想記憶の仕組み 3. Performance Implications of Extended Page tabls on Virtualized x86 processors 紹介 a. b. c. d. e. f. g. この論文の概要 背景 実験のセットアップ Microbenchmark実験の結果及び分析 Benchmark実験の結果及び分析 評価 結論

3 仮想記憶の基本原理

4 仮想記憶とは 仮想記憶 磁気ディスク装置と主記憶装置を組み合わせて コンピュータ に実装されている主記憶の容量以上の仮想の主記憶領域を 提供する その時点で必要な部分だけを実際の主記憶に そうでない部 分を磁気ディスク装置 またはSSD に配置 入れ替えの単位としてプログラムの機能単位のまとまりで分 けるセグメント方式と固定長のページ方式がある 今回は主にこっちを前提に話をします

5 仮想記憶の構成 (1) ページテーブル ページテーブル 仮想アドレスと物理アドレスのマッピングを格納する 仮想アドレス = プロセスごとに割り当て 物理アドレス = システム全体でRAMなどを配置 ページテーブルは仮想アドレスを受け取り ページテーブル上 で仮想ページアドレスを参照し 対応する物理ページアドレス があればそれを返す このとき ページが主記憶に入っていない(有効ビットが0の時) はページフォールトを起こす

6 仮想記憶機構におけるページングとは ページング 固定サイズのページを単位に仮想アドレスから物理アドレス の変換を行う ページサイズが pビット アドレス全体が mビットの場合 仮想アドレス 変換 物理アドレス m - p ビット p ビット 仮想ページ番号(VPN) ページ内オフセット 仮想ページ番号から物理ページ番号 への変換を行う 物理ページ番号(PPN) ページ内オフセット

7 ページテーブルによる仮想/物理アドレス変換 仮想アドレス 仮想ページ番号 ページ内オフセット ページテーブル 変換 有効 書き込み 可 対応する物理ページ番 号 0 0/1 2次記憶上のアドレス 1 0/1 物理ページ番号 PTE(ページテーブルエントリ ) 物理アドレス 物理ページ番号 ページ内オフセット

8 ページテーブルの問題点 ページテーブルはメモリに置かれる 1GBデータのために1MBのページテーブルが必要 メモリ ページ ページテーブル 1GB 4Byte (2^30B) 4Byte 4KB 4Byte (2^12B) 4Byte 2^30 / 2^12 = 2^18個 2^18 * 2^ 2 = 2^20 (1MB) 頻繁にメモリアクセスするとレイテンシーが大きくなる

9 仮想記憶の構成 (2) TLB TLB (Translation Lookaside Buffer) メモリ管理ユニット内のページテーブルのキャッシュ 直前に使用されたページテーブルエントリが格納 ページテーブルが読み込まれるごとにTLBにエントリが CPUにより格納される(Hardware Manage TLB) TLBに対応する物理アドレスがないとTLBミス TLBミスをするとページウォーク(ページテーブルから該当 するエントリを読み込む)を行う

10 TLBによる仮想/物理アドレス変換とTLBミス 仮想ページ番号 ページ内オフセット TLB 有効 書き込み 可 対応する物理ページア ドレス 0 0/1 2次記憶上のアドレス 1 0/1 物理ページアドレス ページテーブル ミス HIT!! 物理ページ番号 ページ内オフセット

11 仮想マシンにおける仮想記憶

12 仮想マシンの大まかな構成 VMM Virtual Machine Monitor 仮想マシンとホストマシンをつなぐソフトウェア またの名をハイパーバイザー Hypervisor と言う Intel IA-32アーキテクチャ よく使われるIntel x86アーキテクチャのことだと思って大丈夫です

13 仮想マシンにおける仮想記憶 各仮想マシンはそれぞれ仮想ページテーブルを持つ 仮想ページテーブルで仮想マシンの仮想アドレスから仮想 マシンの実アドレスに変換する 仮想マシンの実アドレスと物理マシンの物理アドレスは異 なる VMM上で仮想マシンの実メモリと物理マシンの物理メモリへ のマッピング行われている(real-to-physical mapping) 複数のVMの仮想アドレスが一つの物理メモリをさしてしまう状 況を回避する

14 ゲスト仮想マシンのメモリマッピング 仮想マシンの仮想メモリ (VMごとに保有) システムの物理メモリ (ネイティブマシンのみ ) 仮想マシンの実メモリ (VMごとに保有) each VM VMM 仮想ページ 実ページ 実ページ 物理ページ

15 なぜ二段階のアドレスマッピングが必要か VM1のページテーブル 仮想アドレス 実アドレス VM2のページテーブル 仮想アドレス 実アドレス VM1の仮想メモリ 物理マシンの物理メモリ VM2の仮想メモリ 複数の仮想メモリのマップ先 が物理メモリ上でぶつかってし まうかも

16 Performance Implications of Extended Page tabls on Virtualized x86 processors の紹介

17 1. 概要

18 この論文の概要 Intro Background Experiment Evaluation Conclusion 仮想マシン上で仮想メモリを実現するのはコストが大きい 仮想マシンでは TLBミスのコストが物理マシンより大きく増加 2D ページウォークにより 物理マシンの 6倍のページテーブル参照が必 要になる コストは6倍 これまでの研究は TLBミスのコスト削減フォーカス 仮想マシン上での 2D TLBミスのコストを様々なベンチマークで調査 [4] Extended Page Tableの実際の性能調査 [5] TLBミスでサイクル全体の 5%以上の時間を消費したベンチマークはか なり少数派 [5] 仮想マシンで 2倍以上差が出たのは全ベンチマーク中 1つのみ 最新のCPU(modern x86 processros)ではより大きな TLBと階層的なペー ジ構造キャッシュにより 物理マシンと仮想マシンでのパフォーマンスの差 異を大きく削減 実際には仮想化による TLBミス処理のオーバーヘッドは TLBミス処理全体 のごくわずかな割合

19 あらすじ 仮想マシンのメモリ管理ってめんどくさそうだしめっちゃ時間かかると思われてい る 実際に バーチャルマシンでのメモリ読み込みはネイティブマシンの最大6倍かか るって研究があるが 今の新しいCPUとソフトウェア群を使うとそんなことない ちなみに ページサイズを大きくすると 仮想マシンでメモリを読んでも物理マシン でメモリを読む場合と比べて3%~5%しか時間が変わらない

20 参考 VMのメモリ読み込みがホストより6倍時間がか かると言っていた論文について J. Buell, D. Hecht, J. Heo, K. Saladi, and H. R. Taheri, Methodology for Performance Analysis of VMware vsphere under Tier-1 Applications, in VMware Technical Journal, CPUはNehalemアーキテクチャ 少し古い vsphere 5.1 というVMwareの仮想化システムでテストした 少し古い PMU (Performance Monitoring Units)を使ってハードウェア的に計測 OLTP リアルタイムのトランザクション処理 では 処理数を全体で見ると ネイティ ブシステムの79%とそこそこある Hadoopも同じ傾向 一方 ページウォークについて見ると OLTPでは サイクル数が約3倍 Hadoopでは サイクル数が約4 5.5倍 どうやら L1キャッシュがゲストとホストで競合するらしい

21 2.1.物理マシンでのアドレス変換 2.2. 仮想記憶の仮想化 2. 背景 ハードウェアによる仮想MMU Dページウォークの短縮 2.4. TLBキャッシュとページサイズ

22 背景知識 x86 Processorのメモリ管理の構造 x86 (32ビット) 仮想アドレス空間32ビット 物理アドレス空間32ビット つまり 仮想記憶 物理記憶ともに最大232 ビット 約4 GB ページサイズは4 KB (12ビット もしくは 4 MB 22ビット 構造は以下の通り 10 bit 10 bit 12 bit L2ページ番号 L1ページ番号 ページ内オフセット ページ本体 もしくは 10 bit 22 bit L2ページ番号 ページ内オフセット ページ本体

23 再掲 ページテーブルによる仮想/物理アドレス変換 仮想アドレス 仮想ページ番号 ページ内オフセット ページテーブル 変換 有効 書き込み 可 対応する物理ページア ドレス 0 0/1 2次記憶上のアドレス 1 0/1 物理ページアドレス PTE(ページテーブルエントリ ) 物理アドレス 物理ページ番号 ページ内オフセット

24 背景知識 x86 Processorのメモリ管理の構造 x86-64 (64ビット) 仮想アドレス空間48ビット 物理アドレス空間52ビット つまり 仮想記憶最大約256 TB 物理記憶最大約4 PB ページサイズは4 KB 12 ビット もしくは 2 MB 21 ビット 構造は以下の通り 9 bit 9 bit 9 bit 9 bit 12 bit L4ページ番号 L3ページ番号 L2ページ番号 L1ページ番号 ページ内オフセット ページ本体 もしくは 9 bit 9 bit 9 bit 21 bit L4ページ番号 L3ページ番号 L2ページ番号 ページ内オフセット ページ本体

25 背景知識 多段ページテーブル 仮想アドレス 物理アドレス CR3レジスタ L2仮想ページ番号 L1仮想ページ番号 ページディレクトリ テーブル ページテーブル 番号 ページテーブル 物理アドレス 変換 PDE(ページディレクトリエントリ ) 物理アドレス オフセット PTE(ページテーブルエントリ ) 物理ページ番号 物理ページ番号 オフセット

26 背景知識 多段ページテーブル 仮想アドレス L2仮想ページ番号 L1仮想ページ番号 ページディレクトリ テーブル CR3レジスタ ページテーブル ページテーブル 番号 物理ページ番号 変換 この一連の流れを オフセット ページウォーク という 物理アドレス 物理ページ番号 オフセット

27 背景知識 4段のページテーブルなら L4 ページ テーブル L3 L2 エントリ エントリ エントリ CR3レジスタ PDE(ページディレクトリエントリ ) ページ エントリ L1 PTE(ページテーブルエントリ ) ページ

28 2.1. ネイティブマシン x86-64 でのアドレス変換 仮想アドレス VA 物理アドレス PA

29 2.1. ネイティブマシン x86-64 でのアドレス変換 ページテーブルのキャッシュ 仮想アドレス VA 物理アドレス PA ページウォーク本体 ページテーブル

30 2.1. ネイティブマシン x86-64 でのアドレス変換 もしTLBで見つかれば直接物理アドレ スが分かる 仮想アドレス VA 物理アドレス PA

31 2.1. ネイティブマシン x86-64 でのアドレス変換 仮想アドレス VA 物理アドレス PA ページウォーク本体

32 2.1. ネイティブマシン x86-64 でのアドレス変換 仮想アドレス VA L2キャッシュ L2ページテーブルのキャッシュ 仮想アドレスからL1ページテーブルの位置を見つける 物理アドレス PA ページウォーク本体

33 2.1. ネイティブマシン x86-64 でのアドレス変換 L2キャッシュ L2ページテーブルのキャッシュ 仮想アドレス VA 仮想アドレスからL1ページテーブルの位置を検索する 物理アドレス PA L2キャッシュの中で見つかれば ページウォークは L1ページテーブル中 だけでよい ページウォーク本体

34 2.1. ネイティブマシン x86-64 でのアドレス変換 L3キャッシュ 仮想アドレスからL2ページテーブルの位 置を検索する 仮想アドレス VA 物理アドレス PA ページウォーク本体

35 2.1. ネイティブマシン x86-64 でのアドレス変換 L3キャッシュ 仮想アドレスからL2ページテーブルの位 置を検索する 仮想アドレス VA 物理アドレス PA L2キャッシュの中で見つかるよりも ページテーブルを引く回数が多い それでもキャッシュがないよりまし ページウォーク本体

36 2.1. ネイティブマシン x86-64 でのアドレス変換 どのキャッシュでも見つからなかった場合 ページウォーク全体を行う 仮想アドレス VA 物理アドレス PA ページウォーク本体

37 2.2. 仮想記憶の仮想化 2.3. ハードウェアによる仮想MMU 仮想マシン上の仮想記憶も透過的に使える方がうれしい 仮想マシン上のページテーブルがうまくネイティブマシンの 物理メモリに接続できればよい ここ 方法 ソフトウェア Shadow Tableなど ハードウェア Intel EPT 今回は主にEPT

38 Intel EPT (Extended Page Tables) ハードウェアによる仮想マシンのメモリマッピング支援 前述のgVA ゲスト仮想アドレス gpa ゲスト実アドレス hpa ホスト物理アドレス への二段階のアドレス変換を一 度に行う仕組み 似た意味の名称 SLAT (Second Level Address Translation) 2-D Page Walk どちらかというとメモリ探索の仕組み Nested Paging

39 Intel EPT (Extended Page Tables)

40 Intel EPT (Extended Page Tables) ゲストレベル ページウォーク EPT ページウォーク 2-D

41 Intel EPT の仮想マシン側 簡略化して 仮想マシン側から見ると ゲスト 仮想アドレス gva ホスト 物理アドレス hpa 仮想ページ テーブル ゲスト物理 アドレス ホスト物理ア ドレス CPU

42 Intel EPT の ネイティブマシン側 ゲスト CR3 レジスタ ホスト TLB ホスト L2 キャッシュ 普通のx86の ページウォーク ホスト L3 キャッシュ ホスト L4 キャッシュ ホスト CR3 ゲスト物理 アドレス ホスト物理ア ドレス 仮想ページ テーブル ホスト L4 PDT ホスト L3 PDT ホスト L2 PDT ホスト L1 PET

43 Intel EPTの良いところ 処理をハードウェアが行っているので早い キャッシュなどを適切に使えるのが良い 処理の構造がゲスト側とホスト側でほとんど同じ

44 参考 VirtualBoxの設定画面

45 参考 VirtualBoxの設定画面 このチェックボックスを外すと結 構もっさりします

46 Dページウォークの短縮 TLBとキャッシュの使用により 2-Dページウォークが短縮でき る ゲストのTLBにより gva(ゲストの仮想アドレス)とhpa(ホ ストの物理アドレス)がそのまま変換できる ゲストでのページ構造キャッシュがgVAからhPAの変換を 保持していることで ゲストレベルでのウォークの量を減ら すことができ 結果としてホストでのウォークの量も減らす ホストレベルでのウォーク自体もウォークの量を減らす ページ構造キャッシュをもつ

47 Dページウォークの短縮 仮想アドレス VA スキップ 物理アドレス PA ページウォーク 本体

48 2.3. ページ粒度の拡大とページウォーク削減 また ページサイズを大きくすることでページウォークの量を減 らせる ページサイズ4 KBの場合 ページテーブルを引く回数は 24回 ページサイズ2 MBの場合 ページテーブルを引く回数は 15回

49 2.3. ページ粒度の拡大とページウォーク削減 ゲスト ホストともにページサイズ4 KBの場合 ページテーブルを引く回数は24回 gva hpaの変換 4ロード 5回=20回 gptを引く回数 4回 計 24回 引用 Large Pages and Lightweight Memory Management in Virtualized Environments: Can You Have it Both Ways?

50 2.3. ページ粒度の拡大とページウォーク削減 ゲスト ホストともにページサイズ2 MBの場合 ページテーブルを引く回数は15回 ゲスト ホストともに中 間で引くページの数が 一つ減る gva hpaの変換 3ロード 4回=12回 gptを引く回数 3回 計 15回

51 2.4. TLBキャッシュとページサイズ 仮想化された環境において ゲスト ホスト共にページサイズ を2MBマッピングするとhPAが連続するため htlbでのエント リを一つにまとめることができる 4KBでマップされたエントリ についてはhPAで 非連続になってしまう gpaが2mbでマップされる とhPAも連続してマップされ ることになる

52 2MBマッピングの効果 gva page0の先頭への gpaとpage1への gpaは4kbずつず れる gpa hpaを一つにま とめると PTEは 一つですむ hpa MB 2MB 2MB 2MB ^21/2^12 = 2^9 =

53 3. 実験のセット アップ

54 3. 実験のセットアップ 実験の目的 様々なワークロードの中で仮想化されたアドレス変換に関する調査を 行うこと 実世界でのアプリケーションも視野に様々なサイズのデータをメモリに マッピングして実験を行った 実験に用いたマシン Dell PowerEdge R730 with two 2.30GHz 18-core Intel Processors Xeon E v3 (Haswell-EP) and 512GB of memory VMware ESXi vsphere Release 6.0, with a single guest (RHEL 7.1) using 64 virtual CPUs and 475GB of memory で稼働 two E5-2687W v3 (Haswell-EP) processors with 10 cores per processor

55 4.0 TLBミスごとのページウォークに かかる消費サイクル数 4. Microbench 仮想マシンのEPT walkの回数 仮想マシンのEPT loadの回数 メモリ遅延時間

56 4. Microbenchmarkの概要 0. 仮想マシン ネイティブマシンのページサイズの条件を変えな がらTLBミスごとのページウォークにかかる消費サイクル数を 調べた 1. ネイティブマシンのページサイズを2MBに揃えて 仮想マシン のページサイズを変えながらTLBミスごとの 1.1. EPT walkの回数 1.2. EPT loadの回数 1.3. メモリ遅延時間 を調べた

57 4. Microbenchmark概要 0. 仮想マシン ネイティブマシンのページサイズの条件を変えな がらTLBミスごとのページウォークにかかる消費サイクル数を 調べた 1. ネイティブマシンのページサイズを2MBに揃えて 仮想マシン のページサイズを変えながらTLBミスごとの 1.1. EPT walkの回数 1.2. EPT loadの回数 1.3. メモリ遅延時間 を調べた

58 4.0. TLBミスごとのページウォークにかかる消費サイクル数 ホストページサイズ 2 MB ゲストページサイズ 4 KB ホストページサイズ 4 KB ホストの消費サイクル数 実環境 ゲストページサイズ 2 MB ゲストの消費サイクル数 注 ラベルは 環境 - 仮想マシンのページサイズ - ネイティブマシンのページサイズ

59 4.0. TLBミスごとのページウォークにかかる消費サイクル数 ホストページサイズ 2 MB ゲストページサイズ ホストのページサイズを 4 KB 大きくすると速くなる ホストページサイズ 4 KB ホストの消費サイクル数 ゲストのページサイズを ゲストの消費サイクル数 大きくすると速くなる 実環境 ゲストページサイズ 2 MB 注 ラベルは 環境 - 仮想マシンのページサイズ - ネイティブマシンのページサイズ

60 4. Microbenchmark 0. 仮想マシン ネイティブマシンのページサイズの条件を変えな がらTLBミスごとのページウォークにかかる消費サイクル数を 調べた 1. ネイティブマシンのページサイズを2MBに揃えて 仮想マシン のページサイズを変えながらTLBミスごとの 1.1. EPTウォークの回数 1.2. EPT ロードの回数 1.3. メモリ遅延時間 を調べた

61 3. メモリ遅延時間 1. EPTウォーク 2. EPTロード メ イ ン メ モ リ

62 EPTウォークとEPTロードの違い EPT ウォーク ゲストから見た ページテーブルを1段引く処理 また ホストで一回仮想マシンの実アドレスから物理マシンの物理アドレスに 変換する処理 EPTロード ホスト CPU から見た ページテーブルを1段引く処理

63 TLBミスごとのEPTウォークの回数 ゲストページサイズ 4 KB ゲストページサイズ 2 MB ホストページサイズ 2 MB 理論的には ページサイズ2MBの場合のほうがページテーブルが1段階少ない分 ページサイズ4KBの場合と比べてEPTウォークが1回少なくなるはず マッピングしたデータが4GB以外の場合 EPTウォークの回数の差は約1回 ページ数が小さい場合は キャッシュでヒットする確率が高くなるので回数が 少なくなりがち たぶん

64 TLBミスごとのEPTロードの回数 ゲストページサイズ 4 KB ゲストページサイズ 2 MB ホストページサイズ 2 MB EPTロードの回数もページサイズが2 MBの場合の方が4 KBの場合よりも1.0回以 上少ない

65 命令ごとのデータ読み込み元 データ自体に関するお話 メモリ遅延時間は データを記憶機構のどこから取得するのか に影響している 特に データがL3データキャッシュにあるかメインメモリに あるかで特に変わる ここで言う L3データキャッシュ はいままで述べてきた L3ページテーブルキャッシュ と は別物 この計測ではどれぐらいのデータがL3データキャッシュでヒッ トして どれだけのデータがメインメモリでヒットするかをカウン トした が どうやらメインメモリをヒットした回数が少なめにカウン トされているらしい

66 参考知識 データキャッシュ L(n-1)キャッシュ L(n)キャッシュ メインメモリ データ よく使うデータ

67 命令ごとのデータ読み込み元 ゲスト側 ゲストページサイズが大きい ほど L1, L2キャッシュまでに ヒットする可能性が上昇する ゲストページサイズ 4 KB ゲストページサイズ 2 MB ゲストのページサイズが小さいとエントリの数が増加する L3データキャッシュ メインメモリが呼ばれる回数が大きく増える

68 命令ごとのデータ読み込み元 ホスト側 ゲストページサイズ ゲストページサイズ 4 KB 2 MB ゲストのページサイズはL3データキャッシュ以降の呼び出し回数にほとんど影響を 与えない

69 5.1. マルチスレッドベンチマーク実験 及びネイティブ仮想環境比較 5. Benchmark 5.2. データベースベンチマーク実験 Page Splinterrとは 5.3. VMmarkベンチマーク分析 working time sampling

70 結果の評価 (1) CPU-bound benchmarks 49のベンチマークでマルチスレッドベンチマークを実行 TLBミス処理にサイクル全体の5%以上を費やしたのは6つのプログラムのみ 物理マシンと仮想マシンでパフォーマンスが二倍以上違うのはparsec.dedupのみ dedupではtlbミス回数の増加により仮想実行のオーバーヘッドが大きくなる

71 [Appendix] dedupとpage sharing Page Sharing ハイパーバイザがVMのRAM内に同一のページがないかチェックし 存在すればホ ストの同一の物理メモリに書き込む persec.dedupはこの同一の内容のページを排除する(memory Deduplication) を積極的に行うベンチマークであるため おそらくpage splinterringが頻繁に発生 するため 特に仮想マシン上でパフォーマンスが落ちる VM1 RAM VM2 RAM VM3 RAM Memory Deduplication を行う Hardware RAM

72 結果の評価 (1) CPU-bound benchmarks ハイパーバイザによるマッピングを行わない場合 ハイパーバイザでの2MBページマッピング(gPA hpa)を行わない場合 ページ テーブルのサイズが大きくなり EPT-level Walkが長くなってしまう いくつかのベンチマークでは物理マシンと数倍以上のパフォーマンス差が生じる mcfはマッピングを行わない場合 4.3倍の%サイクル時間が要する ようになった マッピングを行わなかった場合 の平均 マッピングを行わなった場合の平 均

73 結果の評価 (2) Database Benchmark Analysis TPC-Cベンチマーク トランザクション処理とデータベースのベンチマーク を行い 現実世界での巨大なデータベースでどうパフォームするか 小さなデータセットではよりキャッシュの利用度が上がりやすい TLBミス処理に当てられる時間(表のWALK_DURATION)はネイティブマ シンで19.6%, 仮想マシンで15.4% これはEPT Walk Cycleに当てられる時間の増加(5.4%)により説明さ れる

74 結果の評価 (2) VMmark Analysis 単一の仮想マシンだけでなく 複数の仮想マシンでベンチマーク実験 VMmark = 産業レベルの複数仮想マシンサーバのためのベンチマーク 処理時間全体の12.3%がTLBミス処理に費やされ その4.3%がEPT Walkによって説明可能 TLBミス処理全体に占めるEPT Walkの割合の小ささを考えると 多くの場 合はL1, L2, L3キャッシュのいずれかにヒットしたのではないかと考えられ る TPC-Cと比較するとPage Splinteringの有無によるパフォーマンスのさ差 異が大きい

75 補足 page splinteringとは Page Splintering 仮想化ソフトウェアはしばしば大きなページ 2MBなど をより 小さなチャンク 4KB程度 に分割 利点 Page Sharing(前述)が可能 参照の局所性 メモリ が向上できる Working set samplingによるパフォーマンス向上 欠点 アドレス変換のオーバーヘッドを増加させる

76 結果の評価 (2) Vmmarkでのpage splinteringの効果 TPC-Cではsamplingの有無によるパフォーマンスの差は小さい VMMarkでは2GBの小さなRAMをもつVMを複数使用するため working set samplingの効果が大きくなる サンプリングを無くした ことでパフォーマンス が-33%

77 7. Conclusion

78 7. Conclusion 仮想環境におけるTLBミスの影響は世間一般で考えられているほど深刻ではない 最悪のケースではEPTウォークのコストは大きいが より大きなTLBと階層的な ページ階層キャッシュをもつモダンなプロセッサーはTLBミスのコストを削減する 一方で やはり仮想システムにおいて アドレス変換コストを低く抑えるためにTLB ミスを可能な限り回避する必要がある

79 Finish!

80 8. 感想

81 8. 感想 VMwareのvSphereというソフトウェアに隠れてしまっている部分をあって困った それぞれの実験のベンチマークが何をするためのものなのかについての詳細な説 明が論文中にないので調べに行くのが少し大変だった(特にBenchmark) e.g. parsec_benchmark 仮想マシン上の2D Walkの動き方や ページサイズとPTBサイズ及びアドレス変換 コストの関係について当初この論文だけでは理解できず 他のいくつかの論文を参 考にする必要があった Page Splinterとページサイズについての話はもう少し別の論文も参考にもっとまと めてもよかった

82 Thank you for Listening!! 田浦先生ありがとうございました

83 参考資料 Accelerating Two-Dimensional Page Walks for Virtualized Systems Large Pages and Lightweight Memory Management in Virtualized Environments: Can You Have it Both Ways? Tradeoffs in Supporting Two Page Sizes コンピュータアーキテクチャ (電子情報通信レクチャーシリーズ)