QTC LSI Analog Timing Module QTC LSI

Size: px

Start display at page:

Download "QTC LSI Analog Timing Module QTC LSI"

くうしょういのら
7 years ago
Views:

1 QTC chip CMOS

2 QTC LSI Analog Timing Module QTC LSI

3 QTC LSI QTC LSI Discriminator TDC PMT Signal Self Gate Q Charge and Discharge T Q T 電荷情報を時間に変換して TDC で AD 変換を行う QTC は内部にクロックを持たず Self gate で内部でタイミング信号を生成するタイミングはランプ波形とコンパレータで設定する

4 QTC LSI 1ch CAL CH1 Large CAL/Signal Select Variable Gain Stage Large Signal <2500pC DSC/CFD Charge to time converter / Timing Control DAC I2 Comparator LVDS Out QTC out L QTC out L CH1 Medium CH1 Small CH1 Return CAL/Signal Select CAL/Signal Select DAC Variable Gain Stage Medium Signal <357pC DAC Variable Gain Stage Small Signal <51pC DAC PMT SUM Enable PMT SUM Enable PMT SUM Enable CFD Discriminator CFD Discriminator CFD 3 Discriminator 3 Delay 1 DSC/CFD Select Delay 1 DSC/CFD Select Delay 1 DSC/CFD Select Timing Control I2 Timing Control I2 Timing Control DAC DAC DAC Comparator DAC Comparator DAC OTR Large OTR Large Enable OTR Medium OTR Medium Enable OTR Small LVDS Out LVDS Out HIT Pulse Gen 5nS QTC out M QTC out M QTC out S QTC out S Hit Signal Veto

5 QTC LSI 3ch( nsec ( ) ~1250 p.e. (~2500 pc) ( ) (1 ch 3 ) 0.1 pc/count (Small ) (AMT-TDC 60 MHz ) 0.1 nsec (RMS) (CFD ) 200 mw/ch 3.3 V 0.35 mcmos 100 pin CQFP

6 QTC LSI QTC QTC mm 3.4 mm 9.9mm2

7 QTC PMT 信号積分信号パルス幅出力 QTC

8 3 Small 0.1 pc

9 QTC pc

10 入力電荷と時間測定精度の関係青色の線は TDC で読み出したときの時間分解能赤色の線はオシロスコープで測定した時間測定精度である

12 CMOS ASIC

13 ASIC ASIC / 0.13 m 60nm 30cm)

14 MPW MPW Multi Project Wafer 岩通計測がお手伝いします

Gain Amp Track/Hold Circuit USPT6,462,618 Amplifying circuit with

15 Custom analog ASIC Driver Amplifier DC~2GHz Gain=26dB Vout=10Vp-p Wideband analog switch 4ch input DC~3GHz Variable Gain Amp Track/Hold Circuit USPT6,462,618 Amplifying circuit with distortionless outputs USPT6,515,518 Analog switch circuit 豊富なカスタム ASIC 開発実績があります

16 CMOS TSMC CMOS 0.35, 0.25, 0.18/ 0.13 um IBM SiGe 0.5, 0.35, 0.25, 0.18um CMOS 0.25, 0.18, 0.13um AMIS CMOS 1.5, 0.7, 0.5, 0.35um Agilent CMOS 0.5um Austriamicrosystems CMOS 0.35, 0.25,HV CMOS 0.8um SiGe-BiCMOS 0.35um OMMIC/PML GaAs 0.2um Vitesse InP MPW MOSIS Europractice

17 MPW アカウント作成窓口 MOSIS/Europractice 仕様検討回路設計 IWATSU レイアウト設計データ転送マスク製作チップ製作パッケージ実装 Silicon Fabrication maker Package assembly maker

s s Circuit Simulation/Mask Layout CALin 10k I128 600 Rz M=1 3.9pF Cin Cf 0.

18 s s Circuit Simulation/Mask Layout CALin 10k I Rz M=1 3.9pF Cin Cf 0.14pF M=1 IN Cpad 1pF s M=1 rwdc Rina 7k 14f Cp rwdc Rin 3k 6f Cp Rf 2e5 200f Cp rwdc 10k Rout out Cpnw 1pF 2000 Rpnw Crnw 50fF s M=1 s M=1 VssP IN_PA lna OPA V(PAK) VssP vddp Q3 pnpvert10 M=1 Rb 5e5 SMASH 5.3.2p1 - Transient Sweep D:\bfe\258\sim\chan2\pre.nsx VssP - Mon Jan 24 12:21: n 100n 110n 120n 130n 140n 150n 160n 170n 180n lna 回路シミュレーション G10 cfd VB[3:0] gn C D IN 2ND cfd C D 2ND マスクレイアウト 660mV 650mV 640mV 630mV 620mV 610mV 600mV V(XCH.OPA) 2.4V 2.2V 2V 1.8V 1.6V 1.4V 1.2V 1V

19 チップ各種パッケージに実装 LSI 完成各種パッケージ選択が可能 CQFP CERDIP Fine pitch BGA 等

20 QTC LSI Design House Layout Service AST (Curson CA) MPW Foundry MOSIS (San Jose) Europractice (Belgium) Fraunhofer (Germany) X-fab (Germany, UK, Texas) Proto Typing Rework FIB etc MEFAS (Irvine) Packaging Corwil (San Jose) Package Distributer Spectrum (San Jose) Global Chip Material (Rancho Cordova, CA ) Production Foundry AMIS (San Jose) AMS (Belgium) TSMC(Taiwan) X-fab (Germany, UK, Texas) Global Head Quarter (Kugayama) ITI IAI Vendor relation (US Office)

ATLAS 2011/3/25-26

ATLAS 2011/3/25-26 2 LHC (Large Hadron Collider)/ATLAS LHC - CERN - s=7 TeV ATLAS - LHC 1 Higgs 44 m 44m 22m 7000t 22 m 3 SCT( ) SCT(SemiConductor Tracker) - - 100 fb -1 SCT 3 SCT( ) R eta=1.0 eta=1.5