スライド 1

Size: px
Start display at page:

Download "スライド 1"

Transcription

1 マスク説明書 (CAST-T3 マスク )

2 1. マスク概要 2. 各素子の詳細 内容 頁番号 マスク仕様 (1)(2) (03)-(04) ショット レイアウト (1)(2) (05)-(06) パッドブロック (07) コンタクトパッドとその周辺 (08) 測定 PADの構造 (09) SUBPADの構造 (10) スクライブラインの構造 (11) ウェハアライメントマーク (12)-(13) CMPダミー (14) 頁番号 MOSトランジスタ (16)-(26) PN 接合 (27)-(40) MOS 容量 (41)-(53) FEOL 抵抗 (54)-(57) コンタクト抵抗 (58)-(60) シート抵抗 (61)-(64) リングオシレータ / コンタクトチェーン (65)-(73) 櫛 / つづら付リングオシレータ (74)-(76) アンテナTEG (77)-(80) 腐食 TEG (81)-(84) BEOLつづら / 櫛 / ビアチェーン (85)-(91) SEM 観察用トランジスタ (92) SEM 観察用ライン (93) (01)

3 1. マスク概要 (02)

4 マスク仕様 (1) マスク名 : CAST-T3 用途 : FEOL 素子を用いたBEOL 材料の評価マスク数 :13 枚 BEOLマスクはペリクル無し種類 : KrF 用 (i 線兼用 ) バイナリ倍率 :4 倍ショット寸法 : 21.5mm x 26.9mm レチクル寸法 :6 inch レチクル合せマーク :Canon 露光機用 (SFRAマーク) No. 層名 パターン 最小 最大 目的 1 L A 素子分離 2 FG A ゲート Poly-Si 抵抗 3 N1 B 0.5 N 型拡散層 (LDD) 4 N2 B 0.5 N 型拡散層 (S/D) 5 P B 0.5 SUB 引き上げ 6 SP A 0.5 Silicide 無し領域 7 CNT B コンタクトプラグ 8 B Cu1 層配線 9 Via B 接続孔 10 M2 B Cu2 層配線 11 PRO B 0.5 PRO 12 AL A PV B 100 FEOL マスク BEOL マスク (03)

5 マスク仕様 (2) 合わせツリー L FG CNT M2 PRO AL N1 Via PV N2 P SP 各層のウェハ合わせマークの有無 層名露光機ウェハ合わせマーク プリ ファイン L KrF FG KrF N1 KrF N2 KrF P KrF SP KrF CNT KrF ArF Via ArF M2 ArF PRO i 線 AL i 線 PV i 線 (04)

6 8.44mm ショット レイアウト (1) 21.5mm 8.44mm 4.14mm 8.44mm 4.14mm 26.9mm 8.44mm 5.34mm スクライブライン幅 160um (05)

7 ショット レイアウト (2) +X X-cord ( パッドブロックX 座標 ) Y ( パッドブロック Y 座標 ) コンタクト 櫛 ビアチェーン つづら PN 接合 L 型 α3 アンテナ大 PN 接合 N1 型 α 2 MOSTrs.3 SEM 観察 MOSTrs. CNT 抵抗 1 シート抵抗 1 PN 接合 N1 型 α 1 SEM 観察ライン アンテナ小 CNT 抵抗 2 シート抵抗 2 FEOL 抵抗 2 PN 接合 N1 型 β 1 Gate 容量 FG 型 3 Gate 容量 FG 型 2 リングオシレータ &CNT チェーン 櫛 / つづら抵抗付リングオシレータ PN 接合 L 型 β3 PN 接合 N1 型 β 2 MOSTrs MOSTrs.1 PN 接合 L 型 α 2 PN 接合 L 型 α 1 PN 接合 L 型 β 1 PN 接合 L 型 β 2 MOSTrs.2 Gate 容量 FG 型 1 (06)

8 パッドブロック 100um 55um um PAD 番号 測定パッドはオートプローバのプローブカード用にパッドの集合 ( パッドブロック ) を構成しており ショット内に規則的に配置 測定パッドは PAD 番号とパッドブロック座標の組み合わせで指定する パッドブロック座標はパッドブロックの原点からの位置で 左上のパッドブロックを原点 下方向を +Y 軸 右方向を +X 軸とした座標系 (07)

9 コンタクトパッドとその周辺 オートプローバ用アライメントマーク ( と M2) プロセス進捗確認用マーク ショット左上にあるオートプローバ位置合わせ用パッドブロック パッドブロック座標は (0,0) 上行と下行のパッドがそれぞれつながっていて針のショートチェックに利用可能 コンタクトパッドの下のパッドブロックは素子がなく針のオープンチェックに利用可能 (08)

10 測定 PAD の構造 120um 100um パッド開口部の寸法は 100um Al SiN(PV 膜 ) SiO(PRO 膜 ) Low-k Cu(M2) Cu(Via) Via 径 0.2um Cu() SiO LOCOS p-sub (09)

11 SUBPAD の構造 120um 100um SUB 引き上げ用 Al SiN(PV 膜 ) SiO(PRO 膜 ) Low-k W(CNT) CNT 径 1um P+ Silicide SiO LOCOS p-sub (10)

12 スクライブラインの構造 160um Al SiN(PV 膜 ) SiO(PRO 膜 ) Low-k W(CNT) CNT 径 1um SiO Silicide P+ LOCOS p-sub CNT 径 0.4um (11)

13 ウェハ合わせプリアライメントマーク 60um Canon 露光機用 X 方向 Y 方向に 1 ヶ所づつあるが使用するのは 1 ヶ所のみ 線幅 6um 長さ 40um 層名 X 方向 Y 方向 X(mm) Y(mm) X(mm) Y(mm) L FG CNT Via M PRO (12) ショット中心からの距離

14 ウェハ合わせファインアライメントマーク 20um Canon 露光機用 X 方向 Y 方向に 1 ヶ所づつあるが両方使用する 30um 34um 線幅 4um 層名 X 方向 Y 方向 X(mm) Y(mm) X(mm) Y(mm) L FG CNT Via M PRO (13) ショット中心からの距離

15 CMP ダミー M2 10um 10um 0.8um M2 Via 1um 0.25um 0.8um CMP ダミーの断面図 0.8um CMP ダミーは または M2 配線から 10um 先に配置 断面形状はダンベル型に Via M2 が接続 (14)

16 2. 各素子の詳細 (15)

17 MOS トランジスタ 1234 配置図赤字は詳細説明無 Diode 付 1x1 Diode 付 1x3 Diode 付 1x10 FG 奇 2.6x3 FG 0.6 奇 2.6x3 0.8 M2 奇 2.6x3 M2 0.8 GS 短絡 0.2x3 GS 短絡 0.2x10 GS 短絡 0.5x3 GS 短絡 0.5x10 GS 短絡 1x3 GS 短絡 1x10 奇 2.6x3 3.4 奇 3.6x3 4.4 M2 奇 2.6x3 M2 3.4 M2 奇 3.6x3 M2 4.4 Diode 付 0.5x1 Diode 付 0.5x10 奇 1.6x3 0.8 奇 1.6x M2 奇 0.6x3 M2 0.5 M2 奇 0.6x10 M2 0.3 M2 奇 1.6x3 M2 0.8 M2 奇 1.6x10 M x10 10x30 10x 100 FG 奇 3.6x3 FG 0.6 奇 3.6x3 0.8 M2 奇 3.6x3 M2 0.8 FG 奇 0.6x3 FG 0.3 FG 奇 0.6x10 FG 0.3 FG 奇 1.6x3 FG 0.6 FG 奇 1.6x10 FG 0.6 奇 0.6x3 0.5 奇 0.6x x1 1x3 1x10 3x3 3x10 3x30 並列 1 0.5x10 並列 x10 並列 x10 並列 1 1x10 並列 10 1x10 並列 100 1x10 0.5x1 0.5x3 0.5x10 0.6x1 0.6x3 0.6x10 並列 1 0.2x10 並列 x10 並列 x10 並列 1 0.3x10 並列 x10 並列 x10 0.2x1 0.2x3 0.2x10 0.3x1 0.3x3 0.3x10 Ring 3x3 5x5 Ring 3x3 6x6 30x 100 並列 1 タ ミー 並列 10 タ ミー 並列 100 タ ミー (16)

18 MOS トランジスタ ( その 1) L(Active) N1(N-) gate drain gate 長 gate 幅 sub へ CNT 1um 1 CNT CNT 0.4um N2(N+) Poly-Si FG(Poly-Si) LOCOS source sub L-CNT 合わせ余裕 0.3um 以上 CNT- 合わせ余裕 0.4um 以上 N+ gate 長 p-sub FG-CNT 合わせ余裕 0.4um 以上 gate 幅 1um 当たりCNT1 個配置 N+ Silicide 1 gate 長が 1um 以下の場合は CNT0.4um を使用 No. 素子名 Pad 番号 gate 長 gate drain source sub gate 幅 X-cord 1-1 MOSTrs_0.2x1_ MOSTrs_0.2x3_ MOSTrs_0.2x10_ MOSTrs_0.3x1_ MOSTrs_0.3x3_ MOSTrs_0.3x10_ MOSTrs_0.5x1_ MOSTrs_0.5x3_ MOSTrs_0.5x10_ (17)

19 MOS トランジスタ ( その 2) No. 素子名 Pad 番号 gate 長 gate drain source sub gate 幅 X-cord 1-10 MOSTrs_0.6x1_ MOSTrs_0.6x3_ MOSTrs_0.6x10_ MOSTrs_1x1_ MOSTrs_1x3_ MOSTrs_1x10_ MOSTrs_3x3_ MOSTrs_3x10_ MOSTrs_3x30_ MOSTrs_10x10_ MOSTrs_10x30_ MOSTrs_10x100_ MOSTrs_30x100_ MOSTrs_0.2x1_ MOSTrs_0.2x3_ MOSTrs_0.2x10_ MOSTrs_0.3x1_ MOSTrs_0.3x3_ MOSTrs_0.3x10_ MOSTrs_0.5x1_ MOSTrs_0.5x3_ MOSTrs_0.5x10_ MOSTrs_0.6x1_ MOSTrs_0.6x3_ MOSTrs_0.6x10_ MOSTrs_1x1_ MOSTrs_1x3_ MOSTrs_1x10_ MOSTrs_3x3_ MOSTrs_3x10_ MOSTrs_3x30_ (18)

20 MOS トランジスタ ( その 3) No. 素子名 Pad 番号 gate 長 gate drain source sub gate 幅 X-cord 2-19 MOSTrs_10x10_ MOSTrs_10x30_ MOSTrs_10x100_ MOSTrs_30x100_ MOSTrs_0.2x1_ MOSTrs_0.2x3_ MOSTrs_0.2x10_ MOSTrs_0.3x1_ MOSTrs_0.3x3_ MOSTrs_0.3x10_ MOSTrs_0.5x1_ MOSTrs_0.5x3_ MOSTrs_0.5x10_ MOSTrs_0.6x1_ MOSTrs_0.6x3_ MOSTrs_0.6x10_ MOSTrs_1x1_ MOSTrs_1x3_ MOSTrs_1x10_ MOSTrs_3x3_ MOSTrs_3x10_ MOSTrs_3x30_ MOSTrs_10x10_ MOSTrs_10x30_ MOSTrs_10x100_ MOSTrs_30x100_ MOSTrs_0.2x1_ MOSTrs_0.2x3_ MOSTrs_0.2x10_ MOSTrs_0.3x1_ MOSTrs_0.3x3_ MOSTrs_0.3x10_ (19)

21 MOS トランジスタ ( その 4) No. 素子名 Pad 番号 gate 長 gate drain source sub gate 幅 X-cord 4-7 MOSTrs_0.5x1_ MOSTrs_0.5x3_ MOSTrs_0.5x10_ MOSTrs_0.6x1_ MOSTrs_0.6x3_ MOSTrs_0.6x10_ MOSTrs_1x1_ MOSTrs_1x3_ MOSTrs_1x10_ MOSTrs_3x3_ MOSTrs_3x10_ MOSTrs_3x30_ MOSTrs_10x10_ MOSTrs_10x30_ MOSTrs_10x100_ MOSTrs_30x100_ (20)

22 MOS トランジスタ ( その 5) FG 寄生 MOS L(Active) gate drain gate 長 gate 幅 FG 長 CNT 0.4um N1(N-) N2(N+) FG(Poly-Si) CNT FG source sub N+ LOCOS N+ p-sub gate 長 Silicide L-CNT 合わせ余裕 0.3um 以上 FG-CNT 合わせ余裕 0.4um 以上 CNT- 合わせ余裕 0.4um 以上 gate 幅 1um 当たりCNT1 個配置 No. 素子名 Pad 番号 gate 長 gate drain source sub gate 幅 FG 長 X-cord 1-1 FGkisei_0.6x3_FG0.3_ FGkisei_0.6x10_FG0.3_ FGkisei_1.6x3_FG0.6_ FGkisei_1.6x10_FG0.6_ FGkisei_2.6x3_FG0.6_ FGkisei_3.6x3_FG0.6_ (21)

23 MOS トランジスタ ( その 6) No. 素子名 Pad 番号 gate 長 gate drain source sub gate 幅 FG 長 X-cord 2-1 FGkisei_0.6x3_FG0.3_ FGkisei_0.6x10_FG0.3_ FGkisei_1.6x3_FG0.6_ FGkisei_1.6x10_FG0.6_ FGkisei_2.6x3_FG0.6_ FGkisei_3.6x3_FG0.6_ FGkisei_0.6x3_FG0.3_ FGkisei_0.6x10_FG0.3_ FGkisei_1.6x3_FG0.6_ FGkisei_1.6x10_FG0.6_ FGkisei_2.6x3_FG0.6_ FGkisei_3.6x3_FG0.6_ FGkisei_0.6x3_FG0.3_ FGkisei_0.6x10_FG0.3_ FGkisei_1.6x3_FG0.6_ FGkisei_1.6x10_FG0.6_ FGkisei_2.6x3_FG0.6_ FGkisei_3.6x3_FG0.6_ (22)

24 MOS トランジスタ ( その 7) 寄生 MOS L(Active) gate drain gate 幅 gate 長 長 CNT 0.4um CNT N1(N-) N2(N+) Silicide source sub N+ LOCOS N+ p-sub gate 長 L-CNT 合わせ余裕 0.3um 以上 gate 幅 1um 当たりCNT1 個配置 CNT- 合わせ余裕 0.3um 以上 No. 素子名 Pad 番号 gate 長 gate drain source sub gate 幅 長 X-cord 1-1 kisei_0.6x3 0.5_ kisei_0.6x10 0.3_ kisei_1.6x3 0.8_ kisei_1.6x10 0.6_ kisei_2.6x3 0.8_ kisei_2.6x3 3.4_ kisei_3.6x3 0.8_ kisei_3.6x3 4.4_ (23)

25 MOS トランジスタ ( その 8) No. 素子名 Pad 番号 gate 長 gate drain source sub gate 幅 長 X-cord 2-1 kisei_0.6x3 0.5_ kisei_0.6x10 0.3_ kisei_1.6x3 0.8_ kisei_1.6x10 0.6_ kisei_2.6x3 0.8_ kisei_2.6x3 3.4_ kisei_3.6x3 0.8_ kisei_3.6x3 4.4_ kisei_0.6x3 0.5_ kisei_0.6x10 0.3_ kisei_1.6x3 0.8_ kisei_1.6x10 0.6_ kisei_2.6x3 0.8_ kisei_2.6x3 3.4_ kisei_3.6x3 0.8_ kisei_3.6x3 4.4_ kisei_0.6x3 0.5_ kisei_0.6x10 0.3_ kisei_1.6x3 0.8_ kisei_1.6x10 0.6_ kisei_2.6x3 0.8_ kisei_2.6x3 3.4_ kisei_3.6x3 0.8_ kisei_3.6x3 4.4_ (24)

26 MOS トランジスタ ( その 9) M2 寄生 MOS L(Active) N1(N-) M2 gate drain gate 幅 gate 長 M2 長 N2(N+) CNT 0.4um M2 CNT Silicide source sub N+ LOCOS N+ p-sub gate 長 L-CNT 合わせ余裕 0.3um 以上 gate 幅 1um 当たりCNT1 個配置 CNT- 合わせ余裕 0.3um 以上 No. 素子名 Pad 番号 gate 長 gate drain source sub gate 幅 M2 長 X-cord 1-1 M2kisei_0.6x3_M2_0.5_ M2kisei_0.6x10_M2_0.3_ M2kisei_1.6x3_M2_0.8_ M2kisei_1.6x10_M2_0.6_ M2kisei_2.6x3_M2_0.8_ M2kisei_2.6x3_M2_3.4_ M2kisei_3.6x3_M2_0.8_ M2kisei_3.6x3_M2_4.4_ (25)

27 MOS トランジスタ ( その 10) No. 素子名 Pad 番号 gate 長 gate drain source sub gate 幅 長 X-cord 2-1 M2kisei_0.6x3_M2_0.5_ M2kisei_0.6x10_M2_0.3_ M2kisei_1.6x3_M2_0.8_ M2kisei_1.6x10_M2_0.6_ M2kisei_2.6x3_M2_0.8_ M2kisei_2.6x3_M2_3.4_ M2kisei_3.6x3_M2_0.8_ M2kisei_3.6x3_M2_4.4_ M2kisei_0.6x3_M2_0.5_ M2kisei_0.6x10_M2_0.3_ M2kisei_1.6x3_M2_0.8_ M2kisei_1.6x10_M2_0.6_ M2kisei_2.6x3_M2_0.8_ M2kisei_2.6x3_M2_3.4_ M2kisei_3.6x3_M2_0.8_ M2kisei_3.6x3_M2_4.4_ M2kisei_0.6x3_M2_0.5_ M2kisei_0.6x10_M2_0.3_ M2kisei_1.6x3_M2_0.8_ M2kisei_1.6x10_M2_0.6_ M2kisei_2.6x3_M2_0.8_ M2kisei_2.6x3_M2_3.4_ M2kisei_3.6x3_M2_0.8_ M2kisei_3.6x3_M2_4.4_ (26)

28 PN 接合 L 型 α123 配置図赤字は詳細説明無 L 型 α は カ ート リンク 1.2x x 1.2 カ ート リンク 付 2x2 カ ート リンク 付 10x10 とは CNT 上の 面積が接合領域より大きい場合を指す 2x10 x10 3x30 x10 10x 100x 10 =L 1.2x x 1.2 2x2 2x2 10x x 100 2x10 10x 100 2x2 3x3 10x 10 30x x x 100x9 2x10 2x30 3x10 3x30 10x10 10x 100 (27)

29 PN 接合 L 型 β123 配置図赤字は詳細説明無 L 型 β は M2 カ ート リンク 1.2x x 1.2 M2 カ ート リンク 付 2x2 M2 カ ート リンク 付 10x10 とは CNT 上の 面積が接合領域より大きい場合を指す 2x10 x10 3x30 x10 10x 100x 10 =L 1.2x x 1.2 2x2 2x2 10x x 100 2x10 10x 100 2x2 3x3 10x 10 30x x x 100x9 2x10 2x30 3x10 3x30 10x10 10x 100 (28)

30 PN 接合 L 型 ( その 1) 接合領域が L マスクで決まる cathode N2(N+) W N1(N-) CNT Silicide LOCOS L N+ p-sub 接合領域 N ー anode L(Active) CNT 1um 1 P(P+) 1 接合領域 2x2um 2x10um 2x30um は CNT0.4um それ以外は 1um L-CNT 合わせ余裕 0.8um 以上 CNT- 合わせ余裕 0.4um 以上 接合領域 2x2um 3x3um は CNT1 個 10x10um は 9 個配置 2x10um ならば 2x2um が 5 個あると考えて CNT5 個 No. 素子名 Pad 番号 L cath ano W X-cord 1-1 PNJC_L_2x2_α PNJC_L_3x3_α PNJC_L_10x10_α PNJC_L_30x30_α PNJC_L_100x100_α PNJC_L_2x10_α PNJC_L_2x30_α PNJC_L_3x10_α PNJC_L_3x30_α PNJC_L_10x100_α (29)

31 PN 接合 L 型 ( その 2) No. 素子名 Pad 番号 L cath ano W X-cord 2-1 PNJC_L_2x2_α PNJC_L_3x3_α PNJC_L_10x10_α PNJC_L_30x30_α PNJC_L_100x100_α PNJC_L_2x10_α PNJC_L_2x30_α PNJC_L_3x10_α PNJC_L_3x30_α PNJC_L_10x100_α PNJC_L_2x2_α PNJC_L_3x3_α PNJC_L_10x10_α PNJC_L_30x30_α PNJC_L_100x100_α PNJC_L_2x10_α PNJC_L_2x30_α PNJC_L_3x10_α PNJC_L_3x30_α PNJC_L_10x100_α PNJC_L_2x2_β PNJC_L_3x3_β PNJC_L_10x10_β PNJC_L_30x30_β PNJC_L_100x100_β PNJC_L_2x10_β PNJC_L_2x30_β PNJC_L_3x10_β PNJC_L_3x30_β PNJC_L_10x100_β (30)

32 PN 接合 L 型 ( その 3) No. 素子名 Pad 番号 L cath ano W X-cord 5-1 PNJC_L_2x2_β PNJC_L_3x3_β PNJC_L_10x10_β PNJC_L_30x30_β PNJC_L_100x100_β PNJC_L_2x10_β PNJC_L_2x30_β PNJC_L_3x10_β PNJC_L_3x30_β PNJC_L_10x100_β PNJC_L_2x2_β PNJC_L_3x3_β PNJC_L_10x10_β PNJC_L_30x30_β PNJC_L_100x100_β PNJC_L_2x10_β PNJC_L_2x30_β PNJC_L_3x10_β PNJC_L_3x30_β PNJC_L_10x100_β (31)

33 PN 接合 L 型 ( その 4) 10 個並列型 cathode anode 単品 2x10um 3x30um 10x100um を 10 個並列化 10x100umx10 個と 100x100um の逆耐圧測定で周辺長のリーク評価が可能 L-CNT 合わせ余裕 0.8um 以上 CNT- 合わせ余裕 0.4um 以上 素子と素子の間隔 (L の間隔 ) 2um 以上 No. 素子名 Pad 番号 L cath ano W 並列数 X-cord 1-1 PNJC_L_2x10x10_α PNJC_L_3x30x10_α PNJC_L_10x100x10_α PNJC_L_2x10x10_α PNJC_L_3x30x10_α PNJC_L_10x100x10_α PNJC_L_2x10x10_α PNJC_L_3x30x10_α PNJC_L_10x100x10_α (32)

34 PN 接合 L 型 ( その 5) No. 素子名 Pad 番号 L cath ano W 並列数 X-cord 4-1 PNJC_L_2x10x10_β PNJC_L_3x30x10_β PNJC_L_10x100x10_β PNJC_L_2x10x10_β PNJC_L_3x30x10_β PNJC_L_10x100x10_β PNJC_L_2x10x10_β PNJC_L_3x30x10_β PNJC_L_10x100x10_β (33)

35 PN 接合 L 型 ( その 6) 100x100um 3 行 3 列型 300x300um ではなく 100x100um ごとに素子が分離されている L(Active) CNT cathode L-CNT 合わせ余裕 2.5um CNT- 合わせ余裕 1um anode 素子と素子の間隔 (L の間隔 ) 6um No. 素子名 Pad 番号 X-cord cath ano 1 PNJC_L_100x100x9_α PNJC_L_100x100x9_α PNJC_L_100x100x9_α PNJC_L_100x100x9_β PNJC_L_100x100x9_β PNJC_L_100x100x9_β (34)

36 PN 接合 N1 型 α12 配置図赤字は詳細説明無 N1 型 α は カ ート リンク 2x10 2x30 3x10 3x30 10x 100 2x10 x10 3x10 x10 10x 100x 10 FG カ ート リンク 付 2x10 FG カ ート リンク 付 10x10 2x2 3x3 L=12 10x10 L=8 10x10 L=10 10x10 L=14 10x10 30x30 100x x 100x 9 FG カ ート リンク 付 2x2 32x32 100x x 100x 9 3x10 3x30 10x 100 3x10x 10 10x 100x 10 カ ート リンク 付 2x10 カ ート リンク 付 10x10 2x2 2x10 Silicide >N2 2x30 2x10 x10 3x3 10x10 (L=12) 10x10 (L=12) L=8 10x10 (L 型 8x8) L=10 10x10 L=14 10x10 カ ート リンク 付 2x2 (35)

37 PN 接合 N1 型 β12 配置図赤字は詳細説明無 N1 型 β は M2 カ ート リンク 2x10 2x30 3x10 3x30 10x 100 2x10 x10 3x10 x10 10x 100x 10 FG カ ート リンク 付 2x10 FG カ ート リンク 付 10x10 2x2 3x3 L=12 10x10 L=8 10x10 L=10 10x10 L=14 10x10 30x30 100x x 100x 9 FG カ ート リンク 付 2x2 32x32 100x x 100x 9 3x10 3x30 10x 100 3x10x 10 10x 100x 10 M2 カ ート リンク 付 2x10 M2 カ ート リンク 付 10x10 2x2 2x10 Silicide >N2 2x30 2x10 x10 3x3 10x10 (L=12) 10x10 (L=12) L=8 10x10 (L 型 8x8) L=10 10x10 L=14 10x10 M2 カ ート リンク 付 2x2 (36)

38 PN 接合 N1 型 ( その 1) cathode N2(N+) 接合領域が N1 マスクで決まる W N1(N-) SP(Silicideなし領域 ) L + NOT SPがSilicide 領域 CNT Silicide LOCOS L N+ p-sub 接合領域 N- anode L(Active) CNT 1um 1 1 接合領域 10x10um 32x32um 100x100um 以外は 0.4um P(P+) L-N1 合わせ余裕 1um 以上 CNT- 合わせ余裕 0.4um 以上接合領域 2x2um 3x3umはCNT1 個 10x10umは9 個配置 2x10umは5 個 3x10umは4 個 No. 素子名 Pad 番号 N1 N1-N2 cath ano L W N2-Silic -ide X-cord 1-1 PNJC_N1_2x2_α PNJC_N1_2x10_α PNJC_N1_3x3_α PNJC_N1_10x10_α PNJC_N1_32x32_α PNJC_N1_100x100_α PNJC_N1_3x10_α PNJC_N1_3x30_α PNJC_N1_10x100_α (37)

39 PN 接合 N1 型 ( その 2) No. 素子名 Pad 番号 N1 N1-N2 cath ano L W N2-Silic -ide X-cord 2-1 PNJC_N1_2x2_α PNJC_N1_2x10_α PNJC_N1_3x3_α PNJC_N1_10x10_α PNJC_N1_32x32_α PNJC_N1_100x100_α PNJC_N1_3x10_α PNJC_N1_3x30_α PNJC_N1_10x100_α PNJC_N1_2x2_β PNJC_N1_2x10_β PNJC_N1_3x3_β PNJC_N1_10x10_β PNJC_N1_32x32_β PNJC_N1_100x100_β PNJC_N1_3x10_β PNJC_N1_3x30_β PNJC_N1_10x100_β PNJC_N1_2x2_β PNJC_N1_2x10_β PNJC_N1_3x3_β PNJC_N1_10x10_β PNJC_N1_32x32_β PNJC_N1_100x100_β PNJC_N1_3x10_β PNJC_N1_3x30_β PNJC_N1_10x100_β (38)

40 PN 接合 N1 型 ( その 3) 10 個並列型 cathode anode L-N1 合わせ余裕 1um CNT- 合わせ余裕 0.4um 以上 素子と素子の間隔 (L の間隔 ) 1um 以上 No. 素子名 Pad 番号 N1 N1-N2 cath ano L W N2-Silic -ide X-cord 1-1 PNJC_N1_2x10x10_α PNJC_N1_3x10x10_α PNJC_N1_10x100x10_α PNJC_N1_2x10x10_α PNJC_N1_3x10x10_α PNJC_N1_10x100x10_α PNJC_N1_2x10x10_β PNJC_N1_3x10x10_β PNJC_N1_10x100x10_β PNJC_N1_2x10x10_β PNJC_N1_3x10x10_β PNJC_N1_10x100x10_β (39)

41 PN 接合 N1 型 ( その 4) 100x100um 3 行 3 列型 300x300um ではなく 100x100um ごとに素子が分離されている cathode L(Active) CNT L-CNT 合わせ余裕 1.5um CNT- 合わせ余裕 1um anode 素子と素子の間隔 (L の間隔 ) 6um No. 素子名 Pad 番号 N1 N1-N2 cath ano L W N2-Silic -ide X-cord 1 PNJC_N1_100x100x9_α PNJC_N1_100x100x9_α PNJC_N1_100x100x9_β PNJC_N1_100x100x9_β (40)

42 MOS 容量 L 型 配置図赤字は詳細説明無 Poly-Si silicide CNT LOCOS p-sub ゲート酸化膜 Gate on CNT CNT Poly-Si silicide LOCOS p-sub ゲート酸化膜 LOCOS on CNT Di 付 1x1 GoC 1x1 GoC 2x3 2x3 x10 Di 付 2x2 GoC 2x2 GoC 2x10 2x10 x10 Di 付 3x3 GoC 3x3 CNT.4 GoC 2x30 3x10 x10 Di 付 10x 10 GoC 3x3 CNT1 GoC 10x 30 3x30 x10 Di 付 2x3 GoC 10x10 GoC 10x x30 x10 Di 付 2x10 GoC 30x30 GoC 2x10 x10 10x100 x10 Di 付 GoC 1x1 GoC 100x 100 GoC 2x30 x10 2x3 2x10 2x30 3x10 3x30 10x30 10x100 1x1 2x2 3x3 10x 10 30x x 100 (41) Di 付 GoC 2x2 GoC 100x 100x9 GoC 10x30 x10 Di 付 GoC 3x3 GoC 10x100 x10 Di 付 GoC 10x10 Di 付 GoC 2x3 GoC 100x 100x3 GoC=Gate on CNT Di 付 = 保護 Diode 付き 100x 100x9 100x 100x3 Di 付 GoC 2x10

43 MOS 容量 L 型 ( その 1) ゲート領域が L マスクで決まる gate CNT 1um 1 CNT Poly-Si silicide L LOCOS p-sub ゲート酸化膜 sub W FG(Poly-Si) L(Active) CNT 1um P(P+) 1 ゲート寸法 1x1um 2x2um は CNT0.4um それ以外は 1um PolySi-CNT 合わせ余裕 0.5um 以上 CNT- 合わせ余裕 0.4um 以上 ゲート寸法 10x10um まで CNT1 個 30x30um は 3 個 10x100um 100x100um は 9 個配置 No. 素子名 Pad 番号ゲート寸法 X-cord gate sub L W 1-1 MOSCP_L_1x1_ MOSCP_L_2x2_ MOSCP_L_3x3_ MOSCP_L_10x10_ MOSCP_L_30x30_ MOSCP_L_100x100_ MOSCP_L_2x3_ MOSCP_L_2x10_ MOSCP_L_2x30_ MOSCP_L_3x10_ MOSCP_L_3x30_ (42)

44 MOS 容量 L 型 ( その 2) No. 素子名 Pad 番号ゲート寸法 X-cord gate sub L W 1-12 MOSCP_L_10x30_ MOSCP_L_10x100_ MOSCP_L_1x1_ MOSCP_L_2x2_ MOSCP_L_3x3_ MOSCP_L_10x10_ MOSCP_L_30x30_ MOSCP_L_100x100_ MOSCP_L_2x3_ MOSCP_L_2x10_ MOSCP_L_2x30_ MOSCP_L_3x10_ MOSCP_L_3x30_ MOSCP_L_10x30_ MOSCP_L_10x100_ MOSCP_L_1x1_ MOSCP_L_2x2_ MOSCP_L_3x3_ MOSCP_L_10x10_ MOSCP_L_30x30_ MOSCP_L_100x100_ MOSCP_L_2x3_ MOSCP_L_2x10_ MOSCP_L_2x30_ MOSCP_L_3x10_ MOSCP_L_3x30_ MOSCP_L_10x30_ MOSCP_L_10x100_ (43)

45 MOS 容量 L 型 ( その 3) No. 素子名 Pad 番号ゲート寸法 X-cord gate sub L W 4-1 MOSCP_L_1x1_ MOSCP_L_2x2_ MOSCP_L_3x3_ MOSCP_L_10x10_ MOSCP_L_30x30_ MOSCP_L_100x100_ MOSCP_L_2x3_ MOSCP_L_2x10_ MOSCP_L_2x30_ MOSCP_L_3x10_ MOSCP_L_3x30_ MOSCP_L_10x30_ MOSCP_L_10x100_ MOSCP_L_1x1_ MOSCP_L_2x2_ MOSCP_L_3x3_ MOSCP_L_10x10_ MOSCP_L_30x30_ MOSCP_L_100x100_ MOSCP_L_2x3_ MOSCP_L_2x10_ MOSCP_L_2x30_ MOSCP_L_3x10_ MOSCP_L_3x30_ MOSCP_L_10x30_ MOSCP_L_10x100_ (44)

46 MOS 容量 L 型 ( その 4) No. 素子名 Pad 番号ゲート寸法 X-cord gate sub L W 6-1 MOSCP_L_1x1_ MOSCP_L_2x2_ MOSCP_L_3x3_ MOSCP_L_10x10_ MOSCP_L_30x30_ MOSCP_L_100x100_ MOSCP_L_2x3_ MOSCP_L_2x10_ MOSCP_L_2x30_ MOSCP_L_3x10_ MOSCP_L_3x30_ MOSCP_L_10x30_ MOSCP_L_10x100_ (45)

47 MOS 容量 L 型 ( その 5) 10 個並列型 gate sub 単品 2x3um 2x10um 3x10um 3x30um 10x30um 10x100um を 10 個並列化 PolySi-CNT 合わせ余裕 0.7um 以上 CNT- 合わせ余裕 0.6um 以上 素子と素子の間隔 (L の間隔 ) 2.4um 以上 No. 素子名 Pad 番号ゲート寸法並列数 X-cord gate sub L W 1-1 MOSCP_L_2x3x10_ MOSCP_L_2x10x10_ MOSCP_L_3x10x10_ MOSCP_L_3x30x10_ MOSCP_L_10x30x10_ MOSCP_L_10x100x10_ (46)

48 MOS 容量 L 型 ( その 6) No. 素子名 Pad 番号ゲート寸法並列数 X-cord gate sub L W 2-1 MOSCP_L_2x3x10_ MOSCP_L_2x10x10_ MOSCP_L_3x10x10_ MOSCP_L_3x30x10_ MOSCP_L_10x30x10_ MOSCP_L_10x100x10_ MOSCP_L_2x3x10_ MOSCP_L_2x10x10_ MOSCP_L_3x10x10_ MOSCP_L_3x30x10_ MOSCP_L_10x30x10_ MOSCP_L_10x100x10_ MOSCP_L_2x3x10_ MOSCP_L_2x10x10_ MOSCP_L_3x10x10_ MOSCP_L_3x30x10_ MOSCP_L_10x30x10_ MOSCP_L_10x100x10_ MOSCP_L_2x3x10_ MOSCP_L_2x10x10_ MOSCP_L_3x10x10_ MOSCP_L_3x30x10_ MOSCP_L_10x30x10_ MOSCP_L_10x100x10_ MOSCP_L_2x3x10_ MOSCP_L_2x10x10_ MOSCP_L_3x10x10_ MOSCP_L_3x30x10_ MOSCP_L_10x30x10_ MOSCP_L_10x100x10_ (47)

49 MOS 容量 L 型 ( その 7) 100x100um 3 行 3 列型 100x100um 3 列型 gate gate sub sub PolySi-CNT 合わせ余裕 2um CNT- 合わせ余裕 1um 素子と素子の間隔 (L の間隔 ) 10um No. 素子名 Pad 番号ゲート寸法並列数 X-cord gate sub L W 1-1 MOSCP_N1_100x100x9_ x MOSCP_N1_100x100x3_ MOSCP_N1_100x100x9_ x MOSCP_N1_100x100x3_ MOSCP_N1_100x100x9_ x MOSCP_N1_100x100x3_ MOSCP_N1_100x100x9_ x MOSCP_N1_100x100x3_ MOSCP_N1_100x100x9_ x MOSCP_N1_100x100x3_ MOSCP_N1_100x100x9_ x MOSCP_N1_100x100x3_ (48)

50 MOS 容量 FG 型 123 配置図赤字は詳細説明無 カ ート リンク 無 N+ カ ート リンク 付 2x3 2x10 2x30 10x 30 10x 100 2x10 x10 2x30 x10 10x30 x10 10x 100x 10 2x2 3x3 10x10 30x 30 30x x x 100x9 100x 100x3 2x3 2x10 2x30 10x 30 10x 100 2x10 x10 2x30 x10 10x30 X10 10x 100x 10 2x2 3x3 10x10 30x 30 30x x x 100x9 100x 100x3 (49)

51 MOS 容量 FG 型 ( その 1) gate ゲート領域が FG マスクで決まる CNT 1um 1 SP(silicide 無し領域 ) CNT Poly-Si silicide L LOCOS p-sub ゲート酸化膜 sub W FG(Poly-Si) L(Active) CNT 1um P(P+) 1 L>10 のとき CNT1um それ以外は 0.4um L-PolySi 合わせ余裕 1um 以上 silicide-cnt 合わせ余裕 0.4um 以上 CNT- 合わせ余裕 0.4um 以上 No. 素子名 Pad 番号ゲート寸法 CNT 数 X-cord gate sub L W 1-1 MOSCP_N1_2x2_ MOSCP_N1_3x3_ MOSCP_N1_10x10_ MOSCP_N1_30x30_ x MOSCP_N1_30x10_ x MOSCP_N1_100x100_ x MOSCP_N1_2x3_ MOSCP_N1_2x10_ MOSCP_N1_2x30_ MOSCP_N1_10x30_ x MOSCP_N1_10x100_ x (50)

52 MOS 容量 FG 型 ( その 2) No. 素子名 Pad 番号ゲート寸法 CNT 数 X-cord gate sub L W 2-1 MOSCP_N1_2x2_ MOSCP_N1_3x3_ MOSCP_N1_10x10_ MOSCP_N1_30x30_ x MOSCP_N1_30x10_ x MOSCP_N1_100x100_ x MOSCP_N1_2x3_ MOSCP_N1_2x10_ MOSCP_N1_2x30_ MOSCP_N1_10x30_ x MOSCP_N1_10x100_ x MOSCP_N1_2x2_ MOSCP_N1_3x3_ MOSCP_N1_10x10_ MOSCP_N1_30x30_ x MOSCP_N1_30x10_ x MOSCP_N1_100x100_ x MOSCP_N1_2x3_ MOSCP_N1_2x10_ MOSCP_N1_2x30_ MOSCP_N1_10x30_ x MOSCP_N1_10x100_ x (51)

53 MOS 容量 FG 型 ( その 3) 10 個並列型 gate sub 単品 2x10um 2x30um 10x30um 10x100um を 10 個並列化 L-PolySi 合わせ余裕 1um silicide-cnt CNT- 合わせ余裕 0.4um 以上 素子と素子の間隔 (L の間隔 ) 2um No. 素子名 Pad 番号ゲート寸法並列数 X-cord gate sub L W 1-1 MOSCP_N1_2x10x10_ MOSCP_N1_2x30x10_ MOSCP_N1_10x30x10_ MOSCP_N1_10x100x10_ MOSCP_N1_2x10x10_ MOSCP_N1_2x30x10_ MOSCP_N1_10x30x10_ MOSCP_N1_10x100x10_ MOSCP_N1_2x10x10_ MOSCP_N1_2x30x10_ MOSCP_N1_10x30x10_ MOSCP_N1_10x100x10_ (52)

54 MOS 容量 FG 型 ( その 4) 100x100um 3 行 3 列型 100x100um 3 列型 gate gate sub L-PolySi 合わせ余裕 2um silicide-cnt 合わせ余裕 1.5um sub CNT- 合わせ余裕 1um 素子と素子の間隔 (L の間隔 ) 6um No. 素子名 Pad 番号ゲート寸法並列数 X-cord gate sub L W 1-1 MOSCP_N1_100x100x9_ x MOSCP_N1_100x100x3_ MOSCP_N1_100x100x9_ x MOSCP_N1_100x100x3_ MOSCP_N1_100x100x9_ x MOSCP_N1_100x100x3_ (53)

55 FEOL 抵抗 12 配置図赤字は詳細説明無 Poly-Si 5x5 Poly-Si 5x10 Poly-Si 5x20 PoSi 1x10 素子上 配線無 PoSi 1x10 素子上 配線付 Poly-Si 1x5 Poly-Si 1x10 Poly-Si 1x20 Poly-Si 2x5 Poly-Si 2x10 Poly-Si 2x20 N+ 1x5.6 N+ 1x10.6 N+ 1x20.6 N+ 5x5.6 N+ 5x10.6 N+ 5x20.6 N- 2x20 N- 5x5 N- 5x10 N- 5x20 N- 1x10 素子上 配線無 N- 1x10 素子上 配線付 N- 1x5 N- 1x10 N- 1x20 N- 1x30 N- 2x5 N- 2x10 (54)

56 FEOL 抵抗 ( その 1) L(Active) High L N2(N+) CNT 0.4um W(CNT) Silicide W N1(N-) LOCOS N+ N- N- 抵抗 p-sub Low sub FG(Poly-Si) L W CNT 0.4um SP(silicide 無し領域 ) Silicide Poly-Si W(CNT) LOCOS p-sub Poly-Si 抵抗 L N2(N+) N+ W(CNT) Silicide W N1(N-) SP(silicide 無し領域 ) N- N+ 抵抗 LOCOS p-sub CNT 径 0.4um 幅 L 1um 当たりCNT1 個配置 L(FG)-CNT 合わせ余裕 0.3um Silicide-CNT 合わせ余裕 0.6um(N+ N-) 0.7um(Poly-Si) N- 抵抗のN+ の長さ 0.3um CNT- 合わせ余裕 0.4um (55)

57 FEOL 抵抗 ( その 2) No. 素子名 Pad 番号 L High Low sub W X-cord 1-1 N-R_1x5_ N-R_1x10_ N-R_1x20_ N-R_1x30_ N-R_2x5_ N-R_2x10_ N-R_2x20_ N-R_5x5_ N-R_5x10_ N-R_5x20_ N+R_1x5.6_ N+R_1x10.6_ N+R_1x20.6_ N+R_5x5.6_ N+R_5x10.6_ N+R_5x20.6_ Poly-SiR_1x5_ Poly-SiR_1x10_ Poly-SiR_1x20_ Poly-SiR_2x5_ Poly-SiR_2x10_ Poly-SiR_2x20_ Poly-SiR_5x5_ Poly-SiR_5x10_ Poly-SiR_5x20_ (56)

58 FEOL 抵抗 ( その 3) No. 素子名 Pad 番号 L High Low sub W X-cord 2-1 N-R_1x5_ N-R_1x10_ N-R_1x20_ N-R_1x30_ N-R_2x5_ N-R_2x10_ N-R_2x20_ N-R_5x5_ N-R_5x10_ N-R_5x20_ N+R_1x5.6_ N+R_1x10.6_ N+R_1x20.6_ N+R_5x5.6_ N+R_5x10.6_ N+R_5x20.6_ Poly-SiR_1x5_ Poly-SiR_1x10_ Poly-SiR_1x20_ Poly-SiR_2x5_ Poly-SiR_2x10_ Poly-SiR_2x20_ Poly-SiR_5x5_ Poly-SiR_5x10_ Poly-SiR_5x20_ (57)

59 CNT 抵抗 12 配置図赤字は詳細説明無 CNT 0.4um P+ 型 CNT 1um P+ 型 CNT 0.4um Poly-Si 型 CNT 1um Poly-Si 型 CNT 0.4um N+ 型 CNT 1um N+ 型 CNT 0.4um N- 型 CNT 1um N- 型 (58)

60 CNT 抵抗 ( その 1) SP(Silicide なし領域 ) High FG(Poly-Si) High Low V1 Low CNT0.4um V2 W(CNT) LOCOS Silicide p-sub Poly-Si 型 (CNT=0.4um) P(P+) Poly-Si L(Active) V1 V2 CNT 径 0.4um と 1um の抵抗を 4 端子で測定 FG-CNT, L-CNT, CNT- の合わせ余裕は CNT 径と同じ CNT1um No. 素子名 Pad 番号 CNT 径 High V1 V2 Low CNT 間距離 W(CNT) Silicide P+ SP(Silicide なし領域 ) P+ 型 (CNT=1um) Silicide 間距離 LOCOS X-cord p-sub 1-1 CNTR_0.4_Poly-Si_ CNTR_1_Poly-Si_ CNTR_0.4_P+_ CNTR_1_P+_ CNTR_0.4_Poly-Si_ CNTR_1_Poly-Si_ CNTR_0.4_P+_ CNTR_1_P+_ (59)

61 CNT 抵抗 ( その 2) SP(Silicide なし領域 ) L(Active) High Low CNT0.4um W(CNT) N2(N+) N1(N ー ) Silicide LOCOS N ー N+ p-sub N+ 型 (CNT=0.4um) SP(Silicideなし領域 ) L(Active) N1(N ー ) V1 V2 CNT1um N2(N+) L-CNT, CNT- の合わせ余裕は CNT 径と同じ Silicide と N- の間 (N+) の距離は 0.4um(CNT0.4um) 0.5um (CNT1um) W(CNT) Silicide N- N+ N- 型 (CNT=1um) LOCOS p-sub No. 素子名 Pad 番号 CNT 径 High V1 V2 Low CNT 間距離 Silicide 間距離 X-cord 1-1 CNTR_0.4_N+_ CNTR_1_N+_ CNTR_0.4_N-_ CNTR_1_N-_ CNTR_0.4_N+_ CNTR_1_N+_ CNTR_0.4_N-_ CNTR_1_N-_ (60)

62 シート抵抗 12 配置図赤字は詳細説明無 Silicide on Poly-Si 型 Silicide on N+ 型 P- 型 sub 型 N- 型 N+ 型 N+onN- 型 Poly-Si 型 (61)

63 シート抵抗 (N 型拡散抵抗 ) 42um W(CNT) Silicide 42um LOCOS N+ N- p-sub N- 型 42um 44um N+ N+ 型 N+ N- 型の平面図 CNT 1um L-CNT 合わせ余裕 1um CNT- 合わせ余裕 1.5um Silicide N+ N- N- N+ on N- 型 46um Silicide on N+ 型 p-sub No. 素子名 Pad 番号 X-cord High V1 V2 Low 1-1 SheetR_N-_ SheetR_N+_ SheetR_N+onN-_ SheetR_SilicideonN+_ SheetR_N-_ SheetR_N+_ SheetR_N+onN-_ SheetR_SilicideonN+_ (62)

64 シート抵抗 (P 型拡散抵抗 ) 42um W(CNT) Silicide 42um LOCOS 42um P+ P- 型 p-sub W(CNT) Silicide LOCOS P+ Sub 型 p-sub P- 型の平面図 CNT 1um L-CNT 合わせ余裕 1um CNT- 合わせ余裕 1.5um No. 素子名 Pad 番号 X-cord High V1 V2 Low 1-1 SheetR_P-_ SheetR_sub_ SheetR_P-_ SheetR_sub_ (63)

65 シート抵抗 (Poly-Si 抵抗 ) 44um W(CNT) 44um LOCOS Silicide Poly-Si Poly-Si 型 p-sub 44um 46um Silicide LOCOS Poly-Si Silicide on Poly-Si 型 Poly-Si 型の平面図 CNT 1um L-CNT 合わせ余裕 1um CNT- 合わせ余裕 1.5um No. 素子名 Pad 番号 X-cord High V1 V2 Low 1-1 SheetR_Poly-Si_ SheetR_SilicideonPoly-Si_ SheetR_Poly-Si_ SheetR_SilicideonPoly-Si_ (64)

66 リングオシレータ /CNT チェーン左側配置図赤字は詳細説明無 X-cord X-cord 段負荷 N- 1x30 Trs. 0.5x10 21 段負荷 Poly-Si 0.3x30 Trs. 0.5x10 11 段負荷 Poly-Si 1x30 Trs. 0.5x10 N- 型 CNT チェーン Silicide 型 CNT チェーン Poly-Si 型 CNT チェーン 11 段負荷 N- 1x30 Trs. 0.5x10 11 段負荷 Poly-Si 0.3x30 Trs. 0.5x10 11 段負荷 Poly-Si 1x30 Trs. 0.5x10 11 段 MOSTrs. GS 短絡を負荷 0.3x10 Trs. 0.5x3 11 段 MOSTrs. GS 短絡を負荷 0.5x10 Trs. 0.5x3 11 段負荷 N- 1x30 Trs. 0.3x10 11 段負荷 Poly-Si 0.3x30 Trs. 0.3x10 11 段負荷 Poly-Si 1x30 Trs. 0.3x10 11 段 MOSTrs. GS 短絡を負荷 0.3x10 Trs. 0.3x4 11 段 MOSTrs. GS 短絡を負荷 0.5x10 Trs. 0.3x4 5 段 N- 1x30 Trs. 0.3x10 5 段 Poly-Si 0.3x30 Trs. 0.3x10 5 段 Poly-Si 1x30 Trs. 0.3x10 5 段 N- 1x30 Trs. 0.5x10 5 段 Poly-Si 0.3x30 Trs. 0.5x10 5 段 Poly-Si 1x30 Trs. 0.5x10 11 段 Poly-Si 1x30 Trs. 0.5x10 Poly-Si 上配線無し 11 段 Poly-Si 1x30 Trs. 0.5x10 Poly-Si 上 配線 11 段 Poly-Si 1x30 Trs. 0.5x10 Poly-Si 上 M2 配線 (65)

67 リングオシレータ /CNT チェーン右側配置図赤字は詳細説明無 X-cord X-cord 段負荷 Poly-Si 1x15 Trs. 0.5x10 21 段負荷 Poly-Si 0.3x30 Trs. 0.5x10 11 段負荷 Poly-Si 1x30 Trs. 0.5x10 N- 型 CNT チェーンダミー Silicide 型 CNT チェーンダミー Poly-Si 型 CNT チェーンダミー つづら CNT チェーンダミー 11 段負荷 Poly-Si 1x15 Trs. 0.5x10 11 段負荷 Poly-Si 0.3x30 Trs. 0.5x10 11 段負荷 Poly-Si 1x30 Trs. 0.5x10 11 段負荷 Poly-Si 1x15 Trs. 0.6x10 11 段負荷 Poly-Si 1x30 Trs. 0.6x10 11 段負荷 Poly-Si 1x15 Trs. 0.3x10 11 段負荷 Poly-Si 0.3x30 Trs. 0.3x10 11 段負荷 Poly-Si 1x30 Trs. 0.3x10 11 段負荷 Poly-Si 1x15 Trs. 1x10 11 段負荷 Poly-Si 1x30 Trs. 1x10 5 段 Poly-Si 1x15 Trs. 0.3x10 5 段 Poly-Si 0.3x30 Trs. 0.3x10 5 段 Poly-Si 1x30 Trs. 0.3x10 5 段 Poly-Si 1x15 Trs. 0.5x10 5 段 Poly-Si 0.3x30 Trs. 0.5x10 5 段 Poly-Si 1x30 Trs. 0.5x10 5 段 Poly-Si 1x15 Trs. 0.6x10 5 段 Poly-Si 1x15 Trs. 1x10 5 段 Poly-Si 1x30 Trs. 0.6x10 5 段 Poly-Si 1x30 Trs. 1x10 (66)

68 リングオシレータ 5 段 ( その 1) CNT1um Poly-Si Vdd out クロスライン部 sub へ 出力バッファ 負荷 Poly-Si 抵抗 / N- 抵抗 sub 幅 1um インバータの負荷と MOS トランジスタの詳細についてはそれぞれの単品の項目参照 MOSTrs. インバータ部 No. 素子名 Pad 番号 MOSTrs. 負荷の寸法 Vdd out sub gate 長 gate 幅種類 W L X-cord 1 RO_Lv5_Trs0.3x10_N-1x N RO_Lv5_Trs0.3x10_PR0.3x PoSi RO_Lv5_Trs0.3x10_PR1x PoSi RO_Lv5_Trs0.5x10_N-1x N RO_Lv5_Trs0.5x10_PR0.3x PoSi RO_Lv5_Trs0.5x10_PR1x PoSi (67)

69 リングオシレータ 5 段 ( その 2) No. 素子名 Pad 番号 MOSTrs. 負荷の寸法 Vdd out sub gate 長 gate 幅種類 W L X-cord 7 RO_Lv5_Trs0.3x10_PR1x PoSi RO_Lv5_Trs0.3x10_PR0.3x PoSi RO_Lv5_Trs0.3x10_PR1x PoSi RO_Lv5_Trs0.5x10_PR1x PoSi RO_Lv5_Trs0.5x10_PR0.3x PoSi RO_Lv5_Trs0.5x10_PR1x PoSi RO_Lv5_Trs0.6x10_PR1x PoSi RO_Lv5_Trs1x10_PR1x PoSi RO_Lv5_Trs0.6x10_PR1x PoSi RO_Lv5_Trs1x10_PR1x PoSi (68)

70 リングオシレータ 11 段 Vdd out Poly-Si インバータ (11 段 ) 出力バッファ sub No. 素子名 Pad 番号 MOSTrs. 負荷の寸法 Vdd out sub gate 長 gate 幅種類 W L X-cord 1 RO_Lv11_Trs0.3x10_N-1x N RO_Lv11_Trs0.3x10_PR0.3x PoSi RO_Lv11_Trs0.3x10_PR1x PoSi RO_Lv11_Trs0.3x10_PR1x PoSi RO_Lv11_Trs0.3x10_PR0.3x PoSi RO_Lv11_Trs0.3x10_PR1x PoSi RO_Lv11_Trs1x10_PR1x PoSi RO_Lv11_Trs1x10_PR1x PoSi RO_Lv11_Trs0.5x10_N-1x N RO_Lv11_Trs0.5x10_PR0.3x PoSi RO_Lv11_Trs0.5x10_PR1x PoSi RO_Lv11_Trs0.5x10_PR1x PoSi RO_Lv11_Trs0.5x10_PR0.3x PoSi RO_Lv11_Trs0.5x10_PR1x PoSi RO_Lv11_Trs0.6x10_PR1x PoSi RO_Lv11_Trs0.6x10_PR1x PoSi (69)

71 リングオシレータ 21 段 sub へ Via 0.25um sub out インバータ (21 段 ) M2 Vdd No. 素子名 Pad 番号 MOSTrs. 負荷の寸法 Vdd out sub gate 長 gate 幅種類 W L X-cord 1 RO_Lv21_Trs0.5x10_N-1x N RO_Lv21_Trs0.5x10_PR0.3x PoSi RO_Lv21_Trs0.5x10_PR1x PoSi RO_Lv21_Trs0.5x10_PR1x PoSi RO_Lv21_Trs0.5x10_PR0.3x PoSi RO_Lv21_Trs0.5x10_PR1x PoSi (70)

72 N- 型 CNT チェーン L(Active)+N1(N-) 1um 2.8um 1.2um 1um CNT 0.4um N2(N+) SP(Silicideなし領域 ) N+ N- Silicide W(CNT) LOCOS p-sub CNT 径 0.4um Lの幅 (N+/N-/Silidide) 1um の幅 1.2um CNTの間隔 2.8um N+ の間隔 (N-の長さ) 1um Silicideの間隔 (SPの長さ) 1.6um Silicide N-(N1) N+(N2) p-sub ダミー 1(Silicide N+ N- つづら抵抗 ) LOCOS p-sub ダミー 2( つづら抵抗 ) No. 素子名 Pad 番号 CNT 数 N- 全長 (mm) High Low N+ 全長 (mm) Silicide 全長 (mm) 全長 (mm) X-cord 1 N-CNTchain k N-CNTchain_dummy N-CNTchain_dummy (71)

73 Silicide 型 CNT チェーン L(Active)+N1(N-)+N2(N+) 2.8um 2.8um 1.2um 1um CNT 0.4um Silicide W(CNT) LOCOS p-sub N+(N2) N-(N1) CNT 径 0.4um Silicideの幅 1um の幅 1.2um CNT(Silicide/) の間隔 2.8um Silicide N+(N2) N-(N1) ダミー (Silicide つづら抵抗 ) No. 素子名 Pad 番号 CNT 数 Silicide High Low 全長 (mm) 全長 (mm) X-cord 1 SilicideCNTchain k SilicideCNTchain_dummy (72)

74 Poly-Si 型 CNT チェーン FG(Poly-Si) 2.8um 2.8um 1.2um 1um CNT 0.4um SP(Silicideなし領域 ) Silicide Poly-Si W(CNT) LOCOS p-sub Silicide CNT 径 0.4um Poly-Si の幅 1um の幅 1.2um LOCOS Poly-Si p-sub ダミー (Silicide/Poly-Siつづら抵抗) CNT() の間隔 2.8um Silicide の間隔 (Poly-Si の長さ ) 1.6um No. 素子名 Pad 番号 CNT 数 Poly-Si High Low 全長 (mm) Silicide 全長 (mm) 全長 (mm) X-cord 1 Poly-SiCNTchain k Poly-SiCNTchain_dummy (73)

75 櫛 / つづら付リングオシレータ配置図赤字は詳細説明無 上 2 行が 21 段櫛付で誘電率評価用 下 2 行が 11 段つづら抵抗付でディッシング評価用 PR1x30 負荷の Poly-Si 抵抗の寸法 1x30um MOSTrs. はすべて 0.5x10um PR1x30 櫛 0.2x300 21/20 PR1x30 櫛 0.2x300 11/10 PR1x30 櫛 0.2x300 0/0 PR1x30 M2 櫛 0.2x300 21/20 PR1x30 M2 櫛 0.2x300 11/10 PR1x30 M2 櫛 0.2x300 0/0 PR1x30 櫛 0.2x300 15/16 PR1x30 櫛 0.2x300 5/6 PR1x30 櫛 0.2x300 0/0 PR1x30 M2 櫛 0.2x300 15/16 PR1x30 M2 櫛 0.2x300 5/6 PR1x30 M2 櫛 0.2x300 0/0 PR1x15 櫛 0.2x300 21/20 PR1x15 櫛 0.2x300 11/10 PR1x15 櫛 0.2x300 0/0 PR1x15 M2 櫛 0.2x300 21/20 PR1x15 M2 櫛 0.2x300 11/10 PR1x15 M2 櫛 0.2x300 0/0 PR1x15 櫛 0.2x300 15/16 PR1x15 櫛 0.2x300 5/6 PR1x15 櫛 0.2x300 0/0 PR1x15 M2 櫛 0.2x300 15/16 PR1x15 M2 櫛 0.2x300 5/6 PR1x15 M2 櫛 0.2x300 0/0 PR1x30 つづら 0.2x9k PR1x30 つづら 0.2x3k PR1x30 つづら 0.2x0 PR1x30 つづら 0.2x3k CMP タ ミー左側 PR1x30 つづら 0.2x3k CMP タ ミー両側 PR1x30 つづら 0.2x3k CMP タ ミー右側 PR1x15 つづら 0.2x3k 増 CMP タ ミー左側 PR1x15 つづら 0.2x4.8k 増 CMP タ ミー両側 PR1x15 つづら 0.2x4.8k 増 CMP タ ミー右側 PR1x15 M2 つづら 0.2x4.8k 増 CMP タ ミー左側 PR1x15 M2 つづら 0.2x4.8k 増 CMP タ ミー両側 PR1x15 M2 つづら 0.2x4.8k 増 CMP タ ミー右側 PR1x15 つづら 0.2x9k PR1x15 つづら 0.2x3k PR1x15 つづら 0.2x0 PR1x15 つづら 0.2x3k CMP タ ミー左側 PR1x15 つづら 0.2x3k CMP タ ミー両側 PR1x15 つづら 0.2x3k CMP タ ミー右側 PR1x15 つづら 0.2x3k 増 CMP タ ミー左側 PR1x15 つづら 0.2x3k 増 CMP タ ミー両側 PR1x15 つづら 0.2x3k 増 CMP タ ミー右側 PR1x15 M2 つづら 0.2x3k 増 CMP タ ミー左側 PR1x15 M2 つづら 0.2x3k 増 CMP タ ミー両側 PR1x15 M2 つづら 0.2x3k 増 CMP タ ミー右側 (74)

76 櫛付リングオシレータ 21 段 300um 櫛 Poly-Si 抵抗 MOSTrs. 0.5x10um インバータ (21 段 ) M2 櫛歯数 21/20 櫛歯数 11/10 櫛歯数 0/0 層間 Low-k 誘電率測定用 各インバータ間に同一の櫛間容量が入っている MOSTrs. 寸法 0.5x10um 櫛長さ 300um 櫛 0.2umは固定 櫛歯数とPoly-Si 抵抗の寸法が変動 No. 素子名 Pad 番号櫛歯数 PoSi 寸法 X-cord Vdd out sub 上側下側 W L 1 RO_Lv21_Comb41_PR1x RO_Lv21_Comb31_PR1x RO_Lv21_Comb21_PR1x RO_Lv21_Comb11_PR1x RO_Lv21_Comb0_PR1x RO_Lv21_Comb41_PR1x RO_Lv21_Comb31_PR1x RO_Lv21_Comb21_PR1x RO_Lv21_Comb11_PR1x RO_Lv21_Comb0_PR1x (75)

77 M2 櫛付リングオシレータ 21 段 M2 櫛 Via 0.25um 2x2 個 櫛歯数 21/20 櫛歯数 11/10 櫛歯数 0/0 M2 層間 Low-k 誘電率測定用 各インバータ間に同一の櫛間容量が入っている MOSTrs. 寸法 0.5x10um 櫛長さ 300um 櫛 0.2um は固定 櫛歯数と Poly-Si 抵抗の寸法が変動 No. 素子名 Pad 番号櫛歯数 PoSi 寸法 X-cord Vdd out sub 上側下側 W L 1 RO_Lv21_M2Comb41_PR1x RO_Lv21_M2Comb31_PR1x RO_Lv21_M2Comb21_PR1x RO_Lv21_M2Comb11_PR1x RO_Lv21_M2Comb0_PR1x RO_Lv21_M2Comb41_PR1x RO_Lv21_M2Comb31_PR1x RO_Lv21_M2Comb21_PR1x RO_Lv21_M2Comb11_PR1x RO_Lv21_M2Comb0_PR1x (76)

78 アンテナ TEG( 大 ) 配置図 MOS 容量 L 型 3x3um アンテナ PAD 数 50 MOS 容量 L 型 1x1um アンテナ PAD 数 50 MOS 容量 L 型 10x10um アンテナ PAD 数 50 MOS 容量 L 型 2x2um アンテナ PAD 数 50 MOS 容量 L 型 1x1um アンテナ PAD 数 120 MOS 容量 L 型 2x2um アンテナ PAD 数 120 (77)

79 アンテナ TEG( 小 ) 配置図 赤字は詳細説明無 MOSTrs. 10x10 アンテナ PAD 数 9 MOSTrs. 0.5x1 アンテナ PAD 数 9 MOS 容量 L 型 1x1um アンテナ PAD 数 9 MOS 容量 L 型 1x1 MOS 容量 L 型 2x2 MOS 容量 FG 型 2x2um アンテナ PAD 数 9 MOSTrs. 0.5x3 アンテナ PAD 数 9 MOS 容量 L 型 2x2um アンテナ PAD 数 9 MOS 容量 L 型 3x3 MOS 容量 L 型 10x10 MOS 容量 FG 型 3x3um アンテナ PAD 数 9 MOSTrs. 0.5x10 アンテナ PAD 数 9 MOS 容量 L 型 3x3um アンテナ PAD 数 9 MOS Trs. 0.5x1 MOS 容量 FG 型 2x2 MOS 容量 FG 型 10x10um アンテナ PAD 数 9 MOSTrs. 1x10 アンテナ PAD 数 9 MOS 容量 L 型 10x10um アンテナ PAD 数 9 MOS 容量 FG 型 3x3 MOS 容量 FG 型 10x10 MOSTrs. 10x10 アンテナ PAD 数 22 MOSTrs. 0.5x1 アンテナ PAD 数 22 MOS 容量 L 型 1x1um アンテナ PAD 数 22 MOS 容量 FG 型 2x2um アンテナ PAD 数 22 MOSTrs. 0.5x3 アンテナ PAD 数 22 MOS 容量 L 型 2x2um アンテナ PAD 数 22 MOS 容量 FG 型 3x3um アンテナ PAD 数 22 MOSTrs. 0.5x10 アンテナ PAD 数 22 MOS 容量 L 型 3x3um アンテナ PAD 数 22 MOS 容量 FG 型 10x10um アンテナ PAD 数 22 MOSTrs. 1x10 アンテナ PAD 数 22 MOS 容量 L 型 10x10um アンテナ PAD 数 22 (78)

80 アンテナ TEG( その 1) MOS 容量のゲート側に測定 PAD が連なりアンテナ PAD を構成 MOS 容量の寸法とアンテナ PAD の個数が変化 アンテナ比は MOS 容量のエッチング デポ 洗浄による壊れやすさの指標 アンテナ比 = ゲート電極 ( アンテナ PAD) の面積 ゲート絶縁膜の面積 gate アンテナ PAD 測定 PAD と MOS 容量の詳細は各項目を参照 L 型 MOS 容量 sub No. 素子名 Pad 番号 MOS 容量 寸法 アンテナ PAD 数 アンテナ比 (/gate 面積 ) X-cord gate sub L W 1 Antenna_1x1_PAD k Antenna_2x2_PAD k Antenna_3x3_PAD k Antenna_10x10_PAD k (79)

81 アンテナ TEG( その 2) No. 素子名 Pad 番号 MOS 容量 寸法 アンテナ PAD 数 アンテナ比 (/gate 面積 ) X-cord gate sub L W 5 Antenna_1x1_PAD k Antenna_2x2_PAD k Antenna_3x3_PAD k Antenna_10x10_PAD k Antenna_1x1_PAD k Antenna_2x2_PAD k Antenna_3x3_PAD k Antenna_10x10_PAD k Antenna_1x1_PAD k Antenna_2x2_PAD k Antenna_3x3_PAD k Antenna_10x10_PAD k Antenna_1x1_PAD k Antenna_2x2_PAD k (80)

82 腐食 TEG 配置図 赤字は詳細説明無 小 PN 接合型 100x100um 細線 0.2x126um つづら PN 接合型 100x100um 0.2um TL=5544um 小 sub 型 100x100um 細線 0.2x126um つづら sub 型 100x100um 0.2um TL=5544um 小ダミー 100x100um 細線 0.2x126um つづらダミー 100x100um 0.2um TL=5544um SEM 用 sub 3x3 0.2um SEM 用 sub 12x12 0.2um SEM 用 減 sub 100x um SEM 用 sub 3x3 1um SEM 用 sub 12x12 1um SEM 用 sub 100x100 1um SEM 用ダミー 3x3 0.2um SEM 用ダミー 12x12 0.2um SEM 用ダミー 100x um SEM 用パッド付 sub 3x3 0.2um SEM 用パッド付 sub 12x12 0.2um SEM 用パッド付 減 sub 100x um SEM 用パッド付 減 sub 100x100x10 0.2um SEM 用パッド付 sub 3x3 1um SEM 用パッド付 sub 12x12 1um SEM 用パッド付 減 sub 100x100 1um 小拡散層大 sub 型 100x100x10 細線 0.2x126um 小拡散層大ダミー 100x100x10 細線 0.2x126um SEM 用 PN 接合 2x2 0.2um SEM 用 PN 接合 10x10 0.2um SEM 用 減 PN 100x um SEM 用 PN 接合 2x2 1um SEM 用 PN 接合 10x10 1um SEM 用 減 PN 100x100 1um SEM 用ダミー 2x2 1um SEM 用ダミー 10x10 1um SEM 用ダミー 100x100 1um SEM 用パッド付 PN 接合 2x2 0.2um SEM 用パッド付 PN 接合 10x10 0.2um SEM 用パッド付 減 PN 100x um SEM 用パッド付 減 PN 100x100x10 0.2um SEM 用パッド付 PN 接合 2x2 1um SEM 用パッド付 PN 接合 10x10 1um SEM 用パッド付 減 PN 100x100 1um 小拡散層大 PN 接合型 100x100x10 細線 0.2x126um (81)

83 腐食 TEG( つづら ) PN 接合型 づづら抵抗 100x100um の L 型 PN 接合 CNT P(P+) sub 型 つづら抵抗の片側に 100x100um の N+orP+ 拡散層が接続 つづらは 0.2um で全長 5544um PN 接合につながっているづつらは電池効果により腐食し抵抗が上がる ダミーは拡散層と CNT を抜いた構造 ダミー No. 素子名 Pad 番号タイプ X-cord High Low 1 Corrosion_PNJC100x100_Serp 7 5 PN 接合 Corrosion_sub100x100_Serp sub Corrosion_dummy100x100_Serp ダミー (82)

84 腐食 TEG( 小 ) なし測定 PAD 細線と PAD の Via 接続部 細線 細線と拡散層の CNT 接続部 細線と接続しない CNT と 配線が存在 PN 接合型 sub 型 細線 ( 幅 0.2um, 長さ 124um) の片側に 100x100um の N+orP+ 拡散層が接続 細線の腐食効果を上げるため測定 PAD の 部分と PN 接合の無駄な を省いた ダミー No. 素子名 Pad 番号タイプ X-cord High Low 1 Corrosion_PNJC100x100_LINE 3 1 PN 接合 Corrosion_sub100x100_LINE 11 9 sub Corrosion_dummy100x100_LINE ダミー (83)

85 腐食 TEG( 小 拡散層大 ) なし測定 PAD 細線と PAD の Via 接続部 ダミー 細線の腐食効果を上げるため 100x100um の拡散層を 10 個接続 PN 接合型 ダミーは拡散層とダミーの CNT と を省いた構造 No. 素子名 Pad 番号タイプ X-cord High Low 1 Corrosion_PNJC100x100x10_LINE PN 接合 Corrosion_sub100x100x10_LINE sub Corrosion_dummy100x100x10_LINE ダミー (84)

86 配線つづら配置図 M2 0.2/0.2 40cm0 M2 0.3/0.2 10cm M2 0.2/0.3 10cm M / cm M / cmm M2 0.2/0.2 10cm /0.2 10cm 0.2/0.3 10cm 0.35/ cm 0.25/ cmm 0.2/0.2 10cm 2 0.2/0.2 20cm 0.25/ cmm 0.35/ cm 3 4 M2 0.2/0.2 20cm M2 0.25/ cmm M2 0.35/ cm 赤字は詳細説明無 (85)

87 つづら抵抗 1um 引出線 1um 引出線の長さ 418um(High 側 ) 27um(Low 側 ) サイドのダミーパターンなし No. 素子名 Pad 番号配線幅 High Low 配線間隔 単線長 (mm) 全長 (mm) 層 X-cord 1 M2Serp_0.3_0.2_10cm M M2Serp_0.2_0.3_10cm M M2Serp_0.35_0.35_10cm M M2Serp_0.25_0.25_10cm M M2Serp_0.2_0.2_10cm M Serp_0.3_0.2_10cm Serp_0.2_0.3_10cm Serp_0.35_0.35_10cm Serp_0.25_0.25_10cm Serp_0.2_0.2_10cm Serp_0.2_0.2_20cm Serp_0.25_0.25_20cm Serp_0.35_0.35_20cm M2Serp_0.2_0.2_20cm M M2Serp_0.25_0.25_20cm M M2Serp_0.35_0.35_20cm M (86)

88 櫛型容量配置図 1 櫛 0.2/ mm 櫛 0.25/ mm 櫛 0.35/ mm 櫛 0.2/ mm 櫛 0.3/ mm M2 櫛 0.2/ mm M2 櫛 0.25/ mm M2 櫛 0.35/ mm M2 櫛 0.2/ mm M2 櫛 0.3/ mm 3 櫛 0.2/ mm 櫛 0.25/ mm 櫛 0.35/ mm 櫛 0.2/ mm 櫛 0.3/ mm 4 M2 櫛 0.2/ mm M2 櫛 0.25/ mm M2 櫛 0.35/ mm M2 櫛 0.2/ mm M2 櫛 0.3/ mm 3 4 (87)

89 櫛型容量 (100mm) 10um 5um 引出線の幅 10um 引出線の長さ 200um(High 側 ) 1700um(Low 側 ) サイドのダミーパターンなし No. 素子名 Pad 番号配線幅 High Low 配線間隔 単線長 (mm) 全長 (mm) 層 X-cord 1 Comb_0.2_0.2_100mm Comb_0.25_0.25_100mm Comb_0.35_0.35_100mm Comb_0.2_0.3_100mm Comb_0.3_0.2_100mm M2Comb_0.2_0.2_100mm M M2Comb_0.25_0.25_100mm M M2Comb_0.35_0.35_100mm M M2Comb_0.2_0.3_100mm M M2Comb_0.3_0.2_100mm M (88)

90 櫛型容量 (200mm) 10um 5um 引出線の幅 10um 引出線の長さ 200um(High 側 ) 2700um(Low 側 ) サイドのダミーパターンなし No. 素子名 Pad 番号配線幅 High Low 配線間隔 単線長 (mm) 全長 (mm) 層 X-cord 1 Comb_0.2_0.2_200mm Comb_0.25_0.25_200mm Comb_0.35_0.35_200mm Comb_0.2_0.3_200mm Comb_0.3_0.2_200mm M2Comb_0.2_0.2_200mm M M2Comb_0.25_0.25_200mm M M2Comb_0.35_0.35_200mm M M2Comb_0.2_0.3_200mm M M2Comb_0.3_0.2_200mm M (89)

91 層間容量 / ビアチェーン配置図 赤字は詳細説明無 層間櫛 10mm 0.2/0.2 層間櫛 10mm 0.25 /0.25 層間櫛 10mm 0.35/ 0.35 層間櫛 10mm 0.2/0.3 層間櫛 10mm 0.3/0.2 層間櫛 10mm 0.2/0.7 層間櫛タ ミー小 層間櫛タ ミー大 Via Chain VD 0.25um 10k Via Chain VD 0.25um 10k (90)

92 ビアチェーン 0.5um 0.75um 0.25um 接続されているビア部 No. 素子名 Pad 番号ビア径 High Low ビア間隔 ビア数 配線幅 X-cord 1 ViaChain_0.25_10k k ViaChain_0.25_10k (91)

93 SEM 観察用 MOS トランジスタ全体図 0.2 x x x x x x10 異なるゲート長を持つ MOS トランジスタ 3 列 1 セットをずらしながら配置した構造 適当に割っても SEM によるゲートの観察が可能 (92)

94 SEM 観察用 FEOL/ ライン配置図 ラインは FEOL ラインの上層に存在 Active 0.5/ 0.5um Active 1/1um Active 5/5um Poly-Si 0.2/ 0.4um Poly-Si 0.5/ 0.5um Poly-Si 1/1um N- 1/1um N+ 1/1um P+ 1/1um SP 1/1u m CNT 直径 0.4um CNT 直径 1um 0.2/ 0.2um 0.2/ 1.8um 2/2um 20/20um (93)

Microsoft PowerPoint - 集積デバイス工学5.ppt

Microsoft PowerPoint - 集積デバイス工学5.ppt MO プロセスフロー ( 復習 集積デバイス工学 ( の構成要素 ( 抵抗と容量 素子分離 -well 形成 ゲート形成 拡散領域形成 絶縁膜とコンタクト形成 l 配線形成 6 7 センター藤野毅 MO 領域 MO 領域 MO プロセスフロー ( 復習 素子分離 -well 形成 ゲート形成 拡散領域形成 絶縁膜とコンタクト形成 l 配線形成 i 膜 ウエルポリシリコン + 拡散 + 拡散コンタクト

More information

Microsoft PowerPoint - 4.CMOSLogic.ppt

Microsoft PowerPoint - 4.CMOSLogic.ppt 第 4 章 CMOS 論理回路 (1) CMOS インバータ 2008/11/18 広島大学岩田穆 1 抵抗負荷のインバータ V dd ( 正電源 ) R: 負荷抵抗 In Vin Out Vout n-mos 駆動トランジスタ グランド 2008/11/18 広島大学岩田穆 2 抵抗負荷のインバータ V gs I d Vds n-mos 駆動トランジスタ ドレイン電流 I d (n-mos) n-mosの特性

More information

スライド 1

スライド 1 1 ナノテク 部材イノベーションプログラム / エネルギーイノベーションプログラム /IT イノベーションプログラム 半導体機能性材料の高度評価基盤開発 ( 平成 21 年度 ~ 平成 23 年度 3 年間 ) 事後評価分科会 5. プロジェクトの概要説明資料 ( ) 5-2. 研究開発成果 実用化 事業化の見通し 平成 24 年 6 月 25 日 半導体機能性材料の高度評価基盤開発 ( 事後評価

More information

(Microsoft PowerPoint - \217W\220\317\211\361\230H\215H\212w_ ppt)

(Microsoft PowerPoint - \217W\220\317\211\361\230H\215H\212w_ ppt) 集積回路工学 東京工業大学 大学院理工学研究科 電子物理工学専攻 集積回路工学 1 レイアウトの作業 トランジスタの形状と位置を決定 トランジスタ間を結ぶ配線の経路を決定 製造工程の製造精度に対し 十分な余裕を持った設計ー > デザインルール チップ面積の最小化 遅延の最小化 消費電力の最小化 仕様設計 Schematic の作成 / 修正 Simulation DRC/LVS OK? OK? LPE/Simulation

More information

MOSFET 6-2 CMOS 6-2 TTL Transistor Transistor Logic ECL Emitter Coupled Logic I2L Integrated

MOSFET 6-2 CMOS 6-2 TTL Transistor Transistor Logic ECL Emitter Coupled Logic I2L Integrated 1 -- 7 6 2011 11 1 6-1 MOSFET 6-2 CMOS 6-2 TTL Transistor Transistor Logic ECL Emitter Coupled Logic I2L Integrated Injection Logic 6-3 CMOS CMOS NAND NOR CMOS 6-4 6-5 6-1 6-2 CMOS 6-3 6-4 6-5 c 2011 1/(33)

More information

1 911 9001030 9:00 A B C D E F G H I J K L M 1A0900 1B0900 1C0900 1D0900 1E0900 1F0900 1G0900 1H0900 1I0900 1J0900 1K0900 1L0900 1M0900 9:15 1A0915 1B0915 1C0915 1D0915 1E0915 1F0915 1G0915 1H0915 1I0915

More information

レイアウト設計ワンポイント講座CMOSレイアウト設計_5

レイアウト設計ワンポイント講座CMOSレイアウト設計_5 CMO レイアウト設計法 -5 ( ノイズと特性バラツキをおさえる CMO レイアウト設計法 ) (C)2007 umiaki Takei 1.IC のノイズ対策 CMO 回路では微細加工技術の進歩によりデジタル回路とアナログ回路の両方を混載して 1 チップ化した LI が増えてきた 昨今では 携帯電話用の高周波 1 チップ CMOLI が頻繁に話題になる しかし 混載した場合 デジタル回路のノイズがアナログ回路へ混入し

More information

Microsoft PowerPoint - 6.1動作速度BL.pptx

Microsoft PowerPoint - 6.1動作速度BL.pptx 6.1 動作速度 遅延の原因と解析 6.1.1 寄生素子の回路への影響 2 3 回路と寄生素子 1 レイアウトに起因する寄生素子のモデル化 Vi Vo V2 R Vi Vo V2 Vi V2 Vo Rl l Rpoly Rpoly Rpoly Rpoly Rs Rs Rs Rs Rd Rd Rd Rd db db db db sb sb sb sb gs gs gs gs gd gd gd gd gb

More information

Microsoft PowerPoint - 集積デバイス工学2.ppt

Microsoft PowerPoint - 集積デバイス工学2.ppt チップレイアウトパターン ( 全体例 ) 集積デバイス工学 () LSI の製造プロセス VLSI センター藤野毅 MOS トランジスタの基本構造 MOS トランジスタの基本構造 絶縁膜 絶縁膜 p 型シリコン 断面図 n 型シリコン p 型シリコン 断面図 n 型シリコン 破断面 破断面 トランジスタゲート幅 W 平面図 4 トランジスタゲート長 L 平面図 MOS トランジスタ (Tr) の構造

More information

Microsoft PowerPoint - 6.memory.ppt

Microsoft PowerPoint - 6.memory.ppt 6 章半導体メモリ 広島大学岩田穆 1 メモリの分類 リードライトメモリ : RWM リードとライトができる ( 同程度に高速 ) リードオンリメモリ : ROM 読み出し専用メモリ, ライトできない or ライトは非常に遅い ランダムアクセスメモリ : RAM 全番地を同時間でリードライトできる SRAM (Static Random Access Memory) 高速 DRAM (Dynamic

More information

Microsoft PowerPoint - 集積回路工学(5)_ pptm

Microsoft PowerPoint - 集積回路工学(5)_ pptm 集積回路工学 東京工業大学大学院理工学研究科電子物理工学専攻 松澤昭 2009/0/4 集積回路工学 A.Matuzawa (5MOS 論理回路の電気特性とスケーリング則 資料は松澤研のホームページ htt://c.e.titech.ac.j にあります 2009/0/4 集積回路工学 A.Matuzawa 2 インバータ回路 このようなインバータ回路をシミュレーションした 2009/0/4 集積回路工学

More information

Microsoft PowerPoint - 集積デバイス工学7.ppt

Microsoft PowerPoint - 集積デバイス工学7.ppt 集積デバイス工学 (7 問題 追加課題 下のトランジスタが O する電圧範囲を求めよただし T, T - とする >6 問題 P 型 MOS トランジスタについて 正孔の実効移動度 μ.7[m/ s], ゲート長.[μm], ゲート幅 [μm] しきい値電圧 -., 単位面積あたりの酸化膜容量

More information

SOWC04....

SOWC04.... 99 100 101 2004 284 265 260 257 235 225 222 211 207 205 200 197 192 190 183 183 183 183 180 176 171 169 166 165 156 152 149 143 141 141 138 138 136 126 126 125 123 123 122 118 110 109 108 107 107 105 100

More information

UP35A プログラム調節計(UP35A-NNN-0□- □□ / □)

UP35A プログラム調節計(UP35A-NNN-0□- □□ / □) 外形図 SD PD-JA A プログラム調節計 (A-NNN- - / ) 外形寸法図 単位 :mm 96 6 ブラケット 端子カバー ( 付加仕様 /CV 付き ) 96 9.6 9.6. ブラケット ~mm ( パネル厚 ) パネルカット寸法 一般取付時パネルカット寸法 最小 7 密着計装時パネルカット寸法 [(N-) 96+9] +.8 9 +.8 9 () +.8 最小 N は取付け台数ただし,N

More information

Microsoft PowerPoint - semi_ppt07.ppt

Microsoft PowerPoint - semi_ppt07.ppt 半導体工学第 9 回目 / OKM 1 MOSFET の動作原理 しきい電圧 (V( TH) と制御 E 型と D 型 0 次近似によるドレイン電流解析 半導体工学第 9 回目 / OKM 2 電子のエネルギーバンド図での考察 金属 (M) 酸化膜 (O) シリコン (S) 熱平衡でフラットバンド 伝導帯 E c 電子エネルギ シリコンと金属の仕事関数が等しい 界面を含む酸化膜中に余分な電荷がない

More information

Microsoft PowerPoint - semi_ppt07.ppt [互換モード]

Microsoft PowerPoint - semi_ppt07.ppt [互換モード] 1 MOSFETの動作原理 しきい電圧 (V TH ) と制御 E 型とD 型 0 次近似によるドレイン電流解析 2 電子のエネルギーバンド図での考察 理想 MOS 構造の仮定 : シリコンと金属の仕事関数が等しい 界面を含む酸化膜中に余分な電荷がない 金属 (M) 酸化膜 (O) シリコン (S) 電子エ金属 酸化膜 シリコン (M) (O) (S) フラットバンド ネルギー熱平衡で 伝導帯 E

More information

UT35A ディジタル指示調節計(UT35A-NNN-0□- □□ / □)

UT35A ディジタル指示調節計(UT35A-NNN-0□- □□ / □) 外形図 SD PD-JA A ディジタル指示調節計 (A-NNN- - / ) 外形寸法図 単位 :mm 96 6 ブラケット 端子カバー ( 付加仕様 /CV 付き ) 96 9.6 9.6. ブラケット ~mm ( パネル厚 ) パネルカット寸法 一般取付時パネルカット寸法 最小 7 密着計装時パネルカット寸法 [(N-) 96+9] +.8 9 +.8 9 () +.8 最小 N は取付け台数ただし,N

More information

PowerPoint プレゼンテーション

PowerPoint プレゼンテーション () 増幅回路の周波数特性 Frequency characteristic of amplifier circuit (2) 増幅回路の周波数特性 Frequency characteristic of amplifier circuit MOS トランジスタの高周波モデル High-frequency model for MOS FET ゲート酸化膜は薄いので G-S, G-D 間に静電容量が生じる

More information

スライド 1

スライド 1 情報デバイス特論演習設計ルール 実際に集積回路の設計を体験する 想定プロセス : μm CMOS 電源電圧 : 5V 本設計ルールは P. E. Allen and D. R. Holberg, CMOS Analog Circuit Design, Second Edition, 2002, Oxford University Press 及び VDEC( 東京大学大規模集積回路教育センタ ) を参考に教育用として作成したものであり

More information

研修コーナー

研修コーナー l l l l l l l l l l l α α β l µ l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l l

More information

ひずみゲージ 配線済みひずみゲージ OMEGA KFH シリーズ 実績のある OMEGA の高品質ひずみゲージ取り付けを簡単にする 2 または 3 線が付属! はんだなしの測定ポイントゲージはすべて AWG 28 に移行する前の 50 mm の PTFE ケーブルを備え 取り付けの際にリードが接着す

ひずみゲージ 配線済みひずみゲージ OMEGA KFH シリーズ 実績のある OMEGA の高品質ひずみゲージ取り付けを簡単にする 2 または 3 線が付属! はんだなしの測定ポイントゲージはすべて AWG 28 に移行する前の 50 mm の PTFE ケーブルを備え 取り付けの際にリードが接着す 配線済み OMEGA KFH シリーズ 実績のある OMEGA の高品質取り付けを簡単にする 2 または 3 線が付属! はんだなしの測定ポイントゲージはすべて AWG 28 に移行する前の 50 mm の PTFE ケーブルを備え 取り付けの際にリードが接着するのを防止短 中 長グリッドのリニアゲージ短 中グリッドの XY ゲージ (T- ロゼット ) 短 中グリッドの 0 /45 /90 平面ロゼット丈夫なポリイミドキャリア環境から保護する

More information

Microsoft PowerPoint pptx

Microsoft PowerPoint pptx 3.2 スイッチングの方法 1 電源の回路図表記 電源ラインの記号 GND ラインの記号 シミュレーションしない場合は 省略してよい ポイント : 実際には V CC と GND 配線が必要だが 線を描かないですっきりした表記にする 複数の電源電圧を使用する回路もあるので 電源ラインには V CC などのラベルを付ける 2 LED のスイッチング回路 LED の明るさを MCU( マイコン ) で制御する回路

More information

電子回路I_4.ppt

電子回路I_4.ppt 電子回路 Ⅰ 第 4 回 電子回路 Ⅰ 5 1 講義内容 1. 半導体素子 ( ダイオードとトランジスタ ) 2. 基本回路 3. 増幅回路 電界効果トランジスタ (FET) 基本構造 基本動作動作原理 静特性 電子回路 Ⅰ 5 2 半導体素子 ( ダイオードとトランジスタ ) ダイオード (2 端子素子 ) トランジスタ (3 端子素子 ) バイポーラトランジスタ (Biolar) 電界効果トランジスタ

More information

Ver.2.0 製造元 : 第一電子工業株式会社 D/MS(D190) (D263) シリーズ 防水 MS コネクタ MIL-DTL-5015 IP67 UL, C-UL RoHS 対応品 CONTENTS 概要 特長 仕様 材質 / 処理 p. 1 防水 MS コネクタ組み合わせ図 p. 2 イン

Ver.2.0 製造元 : 第一電子工業株式会社 D/MS(D190) (D263) シリーズ 防水 MS コネクタ MIL-DTL-5015 IP67 UL, C-UL RoHS 対応品 CONTENTS 概要 特長 仕様 材質 / 処理 p. 1 防水 MS コネクタ組み合わせ図 p. 2 イン Ver.2.0 製造元 : 第一電子工業株式会社 /S(190) (263) シリーズ I-T-5015 IP67 U, -U RoS 対応品 OTTS 概要 特長 仕様 材質 / 処理 p. 1 組み合わせ図 p. 2 インサート配列一覧表 p. 3 一覧表 (10S-3 20-15) p. 4 一覧表 (20-16 28-10) p. 5 一覧表 (28-11 32-9) p. 6 一覧表 (32-10

More information

Microsoft Word - sp8m4-j.doc

Microsoft Word - sp8m4-j.doc 4V 駆動タイプ Nch+Pch MOS FET 構造シリコン N チャネル / P チャネル MOS 型電界効果トランジスタ 外形寸法図 (Unit : mm) SOP8 5..4.75 (8) (5) 特長 ) 新ライン採用により 従来品よりオン抵抗大幅低減 2) ゲート保護ダイオード内蔵 3) 小型面実装パッケージ (SOP8) で省スペース pin mark () (4).27 3.9 6..2.4Min.

More information

Microsoft Word - TC4011BP_BF_BFT_J_P8_060601_.doc

Microsoft Word - TC4011BP_BF_BFT_J_P8_060601_.doc 東芝 CMOS デジタル集積回路シリコンモノリシック TC4011BP,TC4011BF,TC4011BFT TC4011BP/TC4011BF/TC4011BFT Quad 2 Input NAND Gate は 2 入力の正論理 NAND ゲートです これらのゲートの出力は すべてインバータによるバッファが付加されているため 入出力特性が改善され 負荷容量の増加による伝達時間の変動が最小限に抑えられます

More information

N N 1,, N 2 N N N N N 1,, N 2 N N N N N 1,, N 2 N N N 8 1 6 3 5 7 4 9 2 1 12 13 8 15 6 3 10 4 9 16 5 14 7 2 11 7 11 23 5 19 3 20 9 12 21 14 22 1 18 10 16 8 15 24 2 25 4 17 6 13 8 1 6 3 5 7 4 9 2 1 12 13

More information

Microsoft PowerPoint - 2.devi2008.ppt

Microsoft PowerPoint - 2.devi2008.ppt 第 2 章集積回路のデバイス MOSトランジスタダイオード抵抗容量インダクタンス配線 広島大学岩田穆 1 半導体とは? 電気を通す鉄 アルミニウムなどの金属は導体 電気を通さないガラス ゴムなどは絶縁体 電気を通したり, 通さなかったり, 条件によって, 導体と絶縁体の両方の性質を持つことのできる物質を半導体半導体の代表例はシリコン 電気伝導率 広島大学岩田穆 2 半導体技術で扱っている大きさ 間の大きさ一般的な技術現在研究しているところナノメートル

More information

2 ID POS 1... 1 2... 2 2.1 ID POS... 2 2.2... 3 3... 5 3.1... 5 3.2... 6 3.2.1... 6 3.2.2... 7 3.3... 7 3.3.1... 7 3.3.2... 8 3.3.3... 8 3.4... 9 4... 11 4.1... 11 4.2... 15 4.3... 27 5... 35... 36...

More information

3.5 トランジスタ基本増幅回路 ベース接地基本増幅回路 C 1 C n n 2 R E p v V 2 v R E p 1 v EE 0 VCC 結合コンデンサ ベース接地基本増幅回路 V EE =0, V CC =0として交流分の回路 (C 1, C 2 により短絡 ) トランジスタ

3.5 トランジスタ基本増幅回路 ベース接地基本増幅回路 C 1 C n n 2 R E p v V 2 v R E p 1 v EE 0 VCC 結合コンデンサ ベース接地基本増幅回路 V EE =0, V CC =0として交流分の回路 (C 1, C 2 により短絡 ) トランジスタ 3.4 の特性を表す諸量 入力 i 2 出力 負荷抵抗 4 端子 (2 端子対 ) 回路としての の動作量 (i) 入力インピーダンス : Z i = (ii) 電圧利得 : A v = (iii) 電流利得 : A i = (iv) 電力利得 : A p = i 2 v2 i 2 i 2 =i 2 (v) 出力インピーダンス : Z o = i 2 = 0 i 2 入力 出力 出力インピーダンスの求め方

More information

2STB240PP(AM-2S-G-005)_02

2STB240PP(AM-2S-G-005)_02 項目記号定格単位 電源 1 印加電圧電源 2 印加電圧入力電圧 (1 8) 出力電圧 ( ) 出力電流 ( ) 許容損失動作周囲温度保存周囲温度 S CC I o Io Pd Topr Tstg 24.0 7.0 0.3 S+0.3 0.3 CC+0.3 0.7 +75 45 +5 (1)S= 系項目 記号 定格 単位 電源 1(I/F 入力側 ) 電源 2(I/F 出力側 ) I/F 入力負荷抵抗

More information

2STB240AA(AM-2S-H-006)_01

2STB240AA(AM-2S-H-006)_01 項目記号定格単位 電源 1 印加電圧電源 2 印加電圧入力電圧 (A1 A2) 出力電圧 ( ) 出力電流 ( ) 許容損失動作周囲温度保存周囲温度 S CC I o Io Pd Topr Tstg 24.0.0 0.3 S+0.3 0.3 CC+0.3 10 0. 20 + 4 +12 (1)S=12 系項目 記号 定格 単位 電源 1(I/F 入力側 ) 電源 2(I/F 出力側 ) I/F 入力負荷抵抗

More information

名称 型名 SiC ゲートドライバー SDM1810 仕様書 適用 本仕様書は SiC-MOSFET 一体取付形 2 回路ゲートドライバー SDM1810 について適用いたします 2. 概要本ドライバーは ROHM 社製 2ch 入り 180A/1200V クラス SiC-MOSFET

名称 型名 SiC ゲートドライバー SDM1810 仕様書 適用 本仕様書は SiC-MOSFET 一体取付形 2 回路ゲートドライバー SDM1810 について適用いたします 2. 概要本ドライバーは ROHM 社製 2ch 入り 180A/1200V クラス SiC-MOSFET 1 1. 適用 本は SiC-MOSFET 一体取付形 2 回路ゲートドライバー について適用いたします 2. 概要本ドライバーは ROHM 社製 2ch 入り 180A/1200V クラス SiC-MOSFET パワーモジュール BSM180D12P2C101 に直接実装できる形状で SiC-MOSFET のゲート駆動回路と DC-DC コンバータを 1 ユニット化したものです SiC-MOSFET

More information

スライド 1

スライド 1 Front End Processes FEP WG - - NEC 1 ITRS2006 update 2 ITRS vs. 2-1 FET 2-2 Source Drain Extension 2-3 Si-Silicide 2-4 2-5 1 , FEP Front End Processes Starting Materials: FEP Si,, SOI SOI: Si on Insulator,

More information

NJM78M00 3 端子正定電圧電源 概要 NJM78M00 シリーズは,NJM78L00 シリーズを更に高性能化した安定化電源用 ICです 出力電流が 500mA と大きいので, 余裕ある回路設計が可能になります 用途はテレビ, ステレオ, 等の民生用機器から通信機, 測定器等の工業用電子機器迄

NJM78M00 3 端子正定電圧電源 概要 NJM78M00 シリーズは,NJM78L00 シリーズを更に高性能化した安定化電源用 ICです 出力電流が 500mA と大きいので, 余裕ある回路設計が可能になります 用途はテレビ, ステレオ, 等の民生用機器から通信機, 測定器等の工業用電子機器迄 3 端子正定電圧電源 概要 シリーズは,NJM78L00 シリーズを更に高性能化した安定化電源用 ICです 出力電流が 500mA と大きいので, 余裕ある回路設計が可能になります 用途はテレビ, ステレオ, 等の民生用機器から通信機, 測定器等の工業用電子機器迄広くご利用頂けます 外形 特徴 過電流保護回路内蔵 サーマルシャットダウン内蔵 高リップルリジェクション 高出力電流 (500mA max.)

More information

Slide 1

Slide 1 INTEL プロセッサの 技術ロードマップ 2014 年 7 月 目次 Pentium から Ivy Bridge までの Intel の製品ライン 100 nm ノード超 (Gate-First) サブ 100 nm ノード : 90 nm および 65 nm (Gate-First) 45 nm 32nm および 22nm (Gate-Last 高誘電 メタルゲート ) 技術ノード 関連パラメータコンタクテッドゲートピッチ

More information

untitled

untitled 20101221JST (SiC - Buried Gate Static Induction Transistor: SiC-BGSIT) SOURCE GATE N source layer p + n p + n p + n p+ n drift layer n + substrate DRAIN SiC-BGSIT (mωcm 2 ) 200 100 40 10 4 1 Si limit

More information

3 DI 29 7 1 5 6 575 11 751, 13 1,1,25 6 1,251,5 2 1,51,75 1,752, 1 2,2,25 2,252,5 2,53, 3,3,5 3,5 5 1 15 2 25 3 5 6 575 12 751, 21 1,1,25 27 1,251,5 9 1,51,75 1,752, 1 2,2,25 2 2,252,5 2,53, 2 3,3,5

More information

% 32.3 DI DI

% 32.3 DI DI 2011 7 9 28.1 41.4 30.5 35.8 31.9% 32.3 DI 18.2 2.4 8.1 3.5 DI 9.4 32.2 0.0 25.9 2008 1 3 2 3 34.8 65.2 46.753.8 1 2 8.82.9 43.1 10 3 DI 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25

More information

31, 21% 24, 17% 8, 5% 23, 16% 24, 16% 91, 62% 19, 13% 39, 27% 33, 23% 73 48 57 51 31 1 9 13.0% 7.4% 5.3% 12.5% 17.1% 13.2% 17.9% 4.5% 36.4% 56.5% 40.7% 36.8% 50.0% 67.1% 56.3% 65.8% 75.0% 26.0% 37.0%

More information

2 DI 28 7 1 37 28 4 18 27 11 21 5 2 26 4 5 1 15 2 25 3 35 4 17 7 5 48 76 31 47 17 2 92 12 2 2 4 6 8 1 12 1 2 4 1 12 13 18 19 3 42 57 57 1 2 3 4 5 6 1 1 1 3 4 4 5 5 5.5 1 1.5 2 2.5 3 3.5 4 4.5 5

More information

37 27.0% 26 19.0% 74 54.0% 9 6.4% 13 9.2% 28 19.9% 26 18.4% 37 26.2%. 24 17.0% 99 69 75 59 39 1 6 4.5% 1.4% 7.7% 2.9% 25.0% 17.9% 20.8% 50.0% 41.7% 47.0% 51.4% 54.3% 61.5% 57.1% 55.6% 42.4% 50.0% 58.3%

More information

重要例題113

重要例題113 04_ 高校 数学 Ⅱ 必須基本公式 定理集 数学 Ⅱ 第 章式の計算と方程式 0 商と余り についての整式 A をについての整式 B で割ったときの商を Q, 余りを R とすると, ABQ+R (R の次数 ) > 0

More information

ドラフトボードの概要 画面構成 メニュー バー ツール パレット メッセージ ライン ステータス ライン 作図 編集以外の機能がこのメニューから選択できます 作図と編集で利用できるツール パレットです 選択されたツールや操作手順が表示されます 現在の情報が表示されます 数値入力も可能です (1)

ドラフトボードの概要 画面構成 メニュー バー ツール パレット メッセージ ライン ステータス ライン 作図 編集以外の機能がこのメニューから選択できます 作図と編集で利用できるツール パレットです 選択されたツールや操作手順が表示されます 現在の情報が表示されます 数値入力も可能です (1) ドラフトボードの概要 画面構成 メニュー バー ツール パレット メッセージ ライン ステータス ライン 作図 編集以外の機能がこのメニューから選択できます 作図と編集で利用できるツール パレットです 選択されたツールや操作手順が表示されます 現在の情報が表示されます 数値入力も可能です (1) ドラフティング アシスタント ドラフトボードではドラフティング アシスタントによって 以下の作図参照点や補助

More information

Taro-denkyu_Q

Taro-denkyu_Q 5 電球の明るさ 回路 電流の流れるひとめぐりの道すじを回路という 回路図右のような記号を使って回路を表した図を回路図 ( 配線図 ) という 豆電球 電池 スイッチ 電流計 + 極 - 極 直列つなぎ 並列つなぎ 電気の通り道が 本になっているつなぎ方を直列つなぎという 電気の通り道が 本以上になっているつなぎ方を並列つなぎという 電流 電気の流れを電流という 電流は+ 極から- 極へ流れる 電球を流れる電流電球を流れる電流は,

More information

Microsoft PowerPoint - 4.1I-V特性.pptx

Microsoft PowerPoint - 4.1I-V特性.pptx 4.1 I-V 特性 MOSFET 特性とモデル 1 物理レベルの設計 第 3 章までに システム~ トランジスタレベルまでの設計の概要を学んだが 製造するためには さらに物理的パラメータ ( 寸法など ) が必要 物理的パラメータの決定には トランジスタの特性を理解する必要がある ゲート内の配線の太さ = 最小加工寸法 物理的パラメータの例 電源配線の太さ = 電源ラインに接続されるゲート数 (

More information

Otsuma Nakano Senior High School Spring Seminar Mathematics B

Otsuma Nakano Senior High School Spring Seminar Mathematics B Otsuma Nakano Senior High School Spring Seminar Mathematics B 2 a d a n = a + (n 1)d 1 2 ( ) {( ) + ( )} = n 2 {2a + (n 1)d} a r a n = ar n 1 a { r ( ) 1 } r 1 = a { 1 r ( )} 1 r (r 1) n 1 = n k=1 n k

More information

Microsoft PowerPoint - SDF2007_nakanishi_2.ppt[読み取り専用]

Microsoft PowerPoint - SDF2007_nakanishi_2.ppt[読み取り専用] ばらつきの計測と解析技術 7 年 月 日設計基盤開発部先端回路技術グループ中西甚吾 内容. はじめに. DMA(Device Matrix Array)-TEG. チップ間 チップ内ばらつきの比較. ばらつきの成分分離. 各ばらつき成分の解析. まとめ . はじめに 背景 スケーリングにともない さまざまなばらつきの現象が顕著化しており この先ますます設計困難化が予想される EDA ツール 回路方式

More information

No

No No. 1 2 No. 3 4 5 6 7 8 9 10 11 12 No. 13 14 15 16 17 18 19 20 21 22 23 24 25 26 No. 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 No. 44 45 46 47 48 49 50 51 52 No. 53 54 55 56 57 58 59 60 61 62

More information

13 2 9

13 2 9 13 9 1 1.1 MOS ASIC 1.1..3.4.5.6.7 3 p 3.1 p 3. 4 MOS 4.1 MOS 4. p MOS 4.3 5 CMOS NAND NOR 5.1 5. CMOS 5.3 CMOS NAND 5.4 CMOS NOR 5.5 .1.1 伝導帯 E C 禁制帯 E g E g E v 価電子帯 図.1 半導体のエネルギー帯. 5 4 伝導帯 E C 伝導電子

More information

«Simple Apparatus» ATEX 準拠 904 プレソスタット スイスを拠点とする Trafag は 圧力 温度測定用の高品質センサおよびモニ タ機器の国際的な大手サプライヤです x 用途 N N 防爆領域 特徴 NN N N N N N N N N コンパクトな形状 堅固な筐体 保護

«Simple Apparatus» ATEX 準拠 904 プレソスタット スイスを拠点とする Trafag は 圧力 温度測定用の高品質センサおよびモニ タ機器の国際的な大手サプライヤです x 用途 N N 防爆領域 特徴 NN N N N N N N N N コンパクトな形状 堅固な筐体 保護 プレソスタット スイスを拠点とする Trafag は 圧力 温度測定用の高品質センサおよびモニ タ機器の国際的な大手サプライヤです x 用途 防爆領域 特徴 NN コンパクトな形状 堅固な筐体 保護等級 IP65 任意の取り付け姿勢 簡素な運転油脂 を防爆ゾーンで使用可能 データシート 02/2017 技術データ測定原理 ベローズ 繰返し精度 ± 1.0 % FS typ. 測定範囲 -0.9...

More information

スライド 0

スライド 0 Copyright 2014 Oki Engineering Co., Ltd. 2014 OEG セミナー SiC デバイスの良品構造解析 2014 年 7 月 8 日 信頼性解析事業部 解析センタ 久保田英久 はじめに ~ 市場の動向 ~ カ-エレクトロニクス分野を中心に パワーデバイスのニーズに増加が見られる 弊社の解析実施件数においても パワーデバイスが増加傾向にある 2011 年度解析の比率

More information

ZMPMCD_エコめがねモバイルパックマルチコネクト_PCS-SVセンサ間通信ケーブル加工マニュアル_三菱

ZMPMCD_エコめがねモバイルパックマルチコネクト_PCS-SVセンサ間通信ケーブル加工マニュアル_三菱 工事店様用 ZMPMCD 全量買取向け モバイルパックマルチコネクト < パワコン接続タイプ > [ 太陽光発電遠隔モニタリングサービス ] パワーコンディショナ -SV センサ間通信ケーブル加工マニュアル 三菱電機製パワーコンディショナ用 Ver1.6 SV センサ設定ツール設定内容 < メーカ > 三菱電機製 < 型式 > PV-PN K2 PV-PS K2 PV-PN44KX2 PV-PSME45L/55L

More information

Microsoft PowerPoint LCB_8.ppt

Microsoft PowerPoint LCB_8.ppt ( 第 8 回 ) 鹿間信介摂南大学理工学部電気電子工学科 論理記号 5. 論理機能記号と論理記号 5.. 論理機能記号 5..2 論理記号 5..4 ダイオードによるゲート回路 5..3 論理回路の結線と論理ゲートの入出力特性 (DTL & TTL) 演習 頻度 中間試験結果 35 3 25 2 5 5 最小 3 最大 (6 名 ) 平均 74. 6 以上 86 人 (76%) 6 未満 27 人

More information

Microsoft Word -

Microsoft Word - 電池 Fruit Cell 自然系 ( 理科 ) コース高嶋めぐみ佐藤尚子松本絵里子 Ⅰはじめに高校の化学における電池の単元は金属元素のイオン化傾向や酸化還元反応の応用として重要な単元である また 電池は日常においても様々な場面で活用されており 生徒にとっても興味を引きやすい その一方で 通常の電池の構造はブラックボックスとなっており その原理について十分な理解をさせるのが困難な教材である そこで

More information

no

no 12 2004.9.3. no.234 2004.9.3. no.234 13 14 2004.9.3. no.234 2004.9.3. no.234 15 16 2004.9.3. no.234 2004.9.3. no.234 17 18 2004.9.3. no.234 19 2004.9.3. no.234 20 2004.9.3. no.234 21 2004.9.3. no.234 22

More information

NJU72501 チャージポンプ内蔵 圧電用スイッチングドライバ 概要 NJU72501はチャージポンプ回路を内蔵し 最大で3V 入力から 18Vppで圧電サウンダを駆動することができます このチャージポンプ回路には1 倍 2 倍 3 倍昇圧切り替え機能を備えており 圧電サウンダの音量を変更すること

NJU72501 チャージポンプ内蔵 圧電用スイッチングドライバ 概要 NJU72501はチャージポンプ回路を内蔵し 最大で3V 入力から 18Vppで圧電サウンダを駆動することができます このチャージポンプ回路には1 倍 2 倍 3 倍昇圧切り替え機能を備えており 圧電サウンダの音量を変更すること チャージポンプ内蔵 圧電用スイッチングドライバ 概要 はチャージポンプ回路を内蔵し 最大で3 入力から 18ppで圧電サウンダを駆動することができます このチャージポンプ回路には1 倍 2 倍 3 倍昇圧切り替え機能を備えており 圧電サウンダの音量を変更することができます また シャットダウン機能を備えており 入力信号を検出し無信号入力時には内部回路を停止することでバッテリーの長寿命化に貢献します

More information

Jan/25/2019 errata_c17m11_10 S1C17 マニュアル正誤表 項目 リセット保持時間 対象マニュアル発行 No. 項目ページ S1C17M10 テクニカルマニュアル システムリセットコントローラ (SRC) 特性 19-3 S1C17M20/M

Jan/25/2019 errata_c17m11_10 S1C17 マニュアル正誤表 項目 リセット保持時間 対象マニュアル発行 No. 項目ページ S1C17M10 テクニカルマニュアル システムリセットコントローラ (SRC) 特性 19-3 S1C17M20/M Jan/25/2019 errata_c17m11_10 S1C17 マニュアル正誤表 項目 リセット保持時間 対象マニュアル発行 No. 項目ページ S1C17M10 テクニカルマニュアル 413180100 19.4 システムリセットコントローラ (SRC) 特性 19-3 S1C17M20/M21/M22/M23/M24/M25 テクニカルマニュアル 413556900 21.4 システムリセットコントローラ

More information

LBV301 LBV321-XXHGDRAMX02000, オンラインデータシート

LBV301 LBV321-XXHGDRAMX02000, オンラインデータシート オンラインデータシート BV321-XXHGDRAMX02000 BV301 A B C D E F H I J K M N O P Q R S T 注文情報 タイプ 製品番号 BV321-XXHGDRAMX02000 6063991 その他の装置仕様 アクセサリ www.sick.com/bv301 図は実際と異なる場合があります 技術仕様詳細特徴 媒体 バルク材 測定法 ポイントレベル プローブ長さ

More information

PowerPoint プレゼンテーション

PowerPoint プレゼンテーション 平成 17 年度前期大学院 情報デバイス工学特論 第 9 回 中里和郎 基本 CMOS アナログ回路 (2) 今回の講義内容は 谷口研二 :LS 設計者のための CMOS アナログ回路入門 CQ 出版 2005 の第 6 章ー 9 章 (pp. 99-158) の内容に従っている 講義では谷口先生のプレゼンテーション資料も使用 ソース接地増幅回路の入力許容範囲 V B M 2 M 1 M 2 V in

More information

Microsoft Word - 道路設計要領.doc

Microsoft Word - 道路設計要領.doc Autodesk Civil 3D 2008 熊本大学三次元地形設計演習 Civil3D による三次元道路設計 1 1. 図面設定 (1) Civil3D を起動し dwg ファイルを開く サンプルファイル ( 道路作成用.dwg) 新規作成の場合は 開く からテンプレートを使用 2008 ならば 国土交通省仕様 100m 測点.dwt ワークスペース (2) ワークスペースが civil3d コンプリート

More information

Product News (IAB)

Product News (IAB) プロダクトニュース生産終了予定商品のお知らせ発行日 2016 年 3 月 1 日 カウンタ 電子カウンタ / タイマ形 H8GN シリーズ生産終了のお知らせ No. 2016028C 生産終了予定商品 電子カウンタ / タイマ形 H8GN シリーズ 推奨代替商品 電子カウンタ形 H7CX シリーズ トータルカウンタ シリーズ シリーズ デジタルタイマ形 H5CX シリーズ 生産終了予定時期 2017

More information

Microsoft PowerPoint EM2_15.ppt

Microsoft PowerPoint EM2_15.ppt ( 第 5 回 ) 鹿間信介摂南大学理工学部電気電子工学科 後半部 (4~5 章 ) のまとめ 4. 導体 4.3 誘電体 5. 磁性体 5. 電気抵抗 演習 導体表面の電界強度 () 外部電界があっても導体内部の電界は ( ゼロ ) になる () 導体の電位は一定 () 導体表面は等電位面 (3) 導体表面の電界は導体に垂直 導体表面と平行な成分があると, 導体表面の電子が移動 導体表面の電界は不連続

More information

1 背景と目的 1.1 背景 プロセスばらつきが与える影響の増大 トランジスタ特性や配線構造が変動 LSI の動作速度が変動 タイミング検証の精度が低下 Sim OK LSI NG!! 2002 年電子情報通信学会ソサイエティ大会 JEITA, All rights reserved.

1 背景と目的 1.1 背景 プロセスばらつきが与える影響の増大 トランジスタ特性や配線構造が変動 LSI の動作速度が変動 タイミング検証の精度が低下 Sim OK LSI NG!! 2002 年電子情報通信学会ソサイエティ大会 JEITA, All rights reserved. プロセスばらつきを考慮した 遅延計算モデルの提案と ばらつき要因解析 ( 社 ) 電子情報技術産業協会デシミクロン設計研究会配線ばらつきタスクグループ 栗山茂 ( 三菱 ), 菊地原秀行 ( 沖 ), 安島裕恵 ( 日立 ), 永瀬圭司 ( シャープ ), 坂田明雄 ( 東芝 ), 山口龍一 ( 松下 ) 2002 年電子情報通信学会ソサイエティ大会 1 2002 JEITA, All rights

More information

1 2 D16ctc250 D16ctc250 1 D25ctc250 9,000 14,800 600 6,400 9,000 14,800 600 以上 6,500 隅角部テーパーをハンチ処理に 部材寸法の標準化 10cm ラウンド 10cm ラウンド 定尺鉄筋を用いた配筋 定尺鉄筋 配力筋位置の変更 ( 施工性考慮 ) 配力筋 主鉄筋 配力筋 主鉄筋 ハンチの除去底版テーパーの廃止 部材寸法の標準化

More information

ant3_manual

ant3_manual 基本操作マニュアル だれでもできる A 納図 [A- NOTE] 土木 / その他編 A 納図 [A-NOTE] 基本操作マニュアルは 冊に分かれています. 基本操作 / 作図編. 図形編集編. 土木 / その他編 画面説明や基本的な機能をご説明しています 縮尺合せや図形を編集する機能をご説明しています 土量集計など土木専用機能をご説明しています 目 次 0 図面に座標を割り付ける 0 座標を登録する

More information

NJM78L00S 3 端子正定電圧電源 概要 NJM78L00S は Io=100mA の 3 端子正定電圧電源です 既存の NJM78L00 と比較し 出力電圧精度の向上 動作温度範囲の拡大 セラミックコンデンサ対応および 3.3V の出力電圧もラインアップしました 外形図 特長 出力電流 10

NJM78L00S 3 端子正定電圧電源 概要 NJM78L00S は Io=100mA の 3 端子正定電圧電源です 既存の NJM78L00 と比較し 出力電圧精度の向上 動作温度範囲の拡大 セラミックコンデンサ対応および 3.3V の出力電圧もラインアップしました 外形図 特長 出力電流 10 端子正定電圧電源 概要 は Io=mA の 端子正定電圧電源です 既存の NJM78L と比較し 出力電圧精度の向上 動作温度範囲の拡大 セラミックコンデンサ対応および.V の出力電圧もラインアップしました 外形図 特長 出力電流 ma max. 出力電圧精度 V O ±.% 高リップルリジェクション セラミックコンデンサ対応 過電流保護機能内蔵 サーマルシャットダウン回路内蔵 電圧ランク V,.V,

More information

基本的なノイズ発生メカニズムとその対策 電源 GND バウンス CMOS デジタル回路におけるスイッチング動作に伴い 駆動 MOS トランジスタのソース / ドレインに過渡的な充放電電流 及び貫通電流が生じます これが電源 GND に流れ込む際 配線の抵抗成分 及びインダクタンス成分によって電源電圧

基本的なノイズ発生メカニズムとその対策 電源 GND バウンス CMOS デジタル回路におけるスイッチング動作に伴い 駆動 MOS トランジスタのソース / ドレインに過渡的な充放電電流 及び貫通電流が生じます これが電源 GND に流れ込む際 配線の抵抗成分 及びインダクタンス成分によって電源電圧 デジアナ混載 IC ミックスド シグナル IC 設計の留意点 2005 年 5 月初版 2010 年 10 月改訂作成 : アナロジスト社森本浩之 まえがきデジタル アナログ混載 IC の回路本来の実力を引き出すためにはアナログ回路とデジタ ル回路の不要な干渉を抑える必要があり ノウハウを要します ですが十分な理解と注意の元で設 計を行えばさほど混載を恐れる必要もありません 用語 IP: Intellectual

More information