Microsoft PowerPoint - 4.1I-V特性.pptx

Transcription

1 4.1 I-V 特性 MOSFET 特性とモデル 1

2 物理レベルの設計 第 3 章までに システム~ トランジスタレベルまでの設計の概要を学んだが 製造するためには さらに物理的パラメータ ( 寸法など ) が必要 物理的パラメータの決定には トランジスタの特性を理解する必要がある ゲート内の配線の太さ = 最小加工寸法 物理的パラメータの例 電源配線の太さ = 電源ラインに接続されるゲート数 ( 消費電力 ) に依存 M の形状と寸法 M1 の形状と寸法

3 4.1.1 I-V 特性の概要

4 印加電圧と電流の定義 n-ch MOSFET p-ch MOSFET Gate V dgn Current I Drain V Body Gate V dgp Current I dsp Drain V dsp Body V Source V sbn Body または Substrate V gsp Source V sbp ( 注 ) p-ch では矢印の向きに対して電圧と電流が負の値となる 4

5 I-V 特性の測定回路 通常 V sbn = 0 で使用するため V, V, I の 3 変数となる 変化 変化 変化 一定 一定 変化 I -V 特性の測定 I -V 特性の測定 ( 注 ) p-ch MOSFET の測定では V, V, I が負となる 5

6 I-V 特性における領域 ( 線形領域と飽和領域の境界 ) I サブスレッショルド領域 V チャネル発生 I V =V V 飽和領域 V サブスレッショルド領域 V V ( 閾値電圧と呼ばれる定数 ) 線形領域 V サブスレッショルド = Sub-threshold 6

7 各領域の関数形 I サブスレッショルド領域 I = 0 V 指数関数 (I 0) 閾値電圧 1 次関数 V 次関数 V I 線形領域 次関数 青色文字は近似関数 V =V V 飽和領域定数 V V サブスレッショルド領域 I = 0 7

8 4.1. 閾値電圧の物理的理解 8

9 ゲート電圧 V によるチャネル制御 Metal (poly-si) ( アニメーション ) SiO MOS 界面 空乏層 Si p 型 Si MOS 界面付近にも空乏層があることを覚えておこう ゲート電圧は Vox(SiO 膜 ) と φs(si) に分圧印加され s が一定値を超えるとチャネルが形成される 9

10 閾値電圧 (Threshold Voltage) チャネルが形成されると p 型半導体が MOS 界面で n 型のように振舞う n 型半導体が MOS 界面で p 型のように振舞う ( 参考 ) チャネル内では半導体の型に反したキャリアが発生するので チャネル内のキャリアは反転電荷と呼ばれる チャネルの形成に必要なゲート電圧を閾値電圧と呼ぶ n-ch MOSFET の閾値電圧を V と表記 (V sbn =0V のとき ) p-ch MOSFET の閾値電圧を V tp0 と表記 (V sbp = 0V のとき ) ( 参考 ) MOSFET は通常 V sbn = 0V, V sbp = 0V の状態で使用する V < V ( または V gsp < V tp0 ) は サブスレッショルド領域と呼ぶ 閾値電圧は半導体の不純物量に関係している 閾値電圧は半導体メーカがコントロールしているので設計者が変更できない 10

11 4.1.3 線形 / 飽和領域の物理的 理解 11

12 V 印加によるチャネルの消失 1. n-ch MOSFET に V >V を印加するとチャネルが発生. V を印加するとチャネル電子が流れる 3. V を強く印加しすぎると チャネルが一部分消失する ( 飽和領域に入る ) V をかけすぎるとドレイン付近のチャネルが消失 V > V でも V > 0 ならば V V < V となり得る ドレイン付近でチャネルが消失 (Pinch-off 現象と呼ばれる ) 1

13 ピンチオフ現象 ( 飽和領域 ) V = V V でチャネルが一部消失 このときの V をピンチオフ電圧と呼ぶ V = V V V しか加わっていない Source n Gate + n Drain V p Body n-ch MOSFET 13

14 ピンチオフによる電流の飽和 V > V V V > V S n p B G n D 滝の高さが変わっても水量は同じ 高抵抗のピンチオフ部だけに電圧が加わり電流は増えない 電子エネルギー V < V V V = V V V > V V 14

15 4.1.4 モデル式による表現 15

16 MOSFET の寸法パラメータ定義 Shallow Trench Isolation contact STI B p-active poly-si (G) B S n-active p+ p-well substrate x j S n+ G L eff D D D n+ L contact STI contact W p-well t oxf t m t ox poly-si [ 注 ] p+, n+ などの + 記号は不純物濃度が高い領域を表す G STI STI p-well substrate W eff poly-si: ゲート電極は poly-si という材料で出来ているので ポリシリコンと 呼ぶことがある L: Gate length ( ゲート長 ) W: Gate width ( ゲート幅 ) L eff : Effective channel length W eff : Effective channel width x j : Junction depth t ox : Gate oxide thickness ( ゲート酸化膜厚 ) t oxf : Field oxide thickness t m : Poly-Si thickness 16

17 MOSFET の主な寸法パラメータ 記号 意味 0.5umプロセスでの値 設計パラメータ L ゲート長 0.5um 設計時に決定 W ゲート幅 > 3um 設計時に決定 L eff 実効ゲート長 Lより少し短い プロセスに依存 W eff 実効ゲート幅 Wより少し短い プロセスに依存 x j ソース / ドレイン接合深さ 0.um プロセスに依存 t ox ゲート酸化膜厚さ 10nm (100A ) プロセスに依存 t oxf フィールド酸化膜厚さ 1um プロセスに依存 t m ポリシリコン厚さ 0.5um プロセスに依存 厳密には MOSFET の電気特性は L eff, W eff, t OX によって決定されるが 本講義では L eff = L, W eff = W と近似する 17

18 実際の MOSFET の I ds -V ds 特性 V V 線形領域 V V 飽和領域 I 線形領域 ( 次関数 ) V V 飽和領域 ( 定数 ) V V V サブスレッショルド領域 ( 指数関数 ) 18

19 実際の MOSFET の I ds -V gs 特性 I 線形領域 (1 次 ) サブスレッショルド領域 ( 指数関数 ) 飽和領域 ( 次 ) V V 19

20 MOSFET の直流特性の数式表現 線形領域のモデル式 (Gradual Channel Approximation) I W L n {( V n n C n O {( V ) ) 1 V } 1 V } (1) ( 記憶すること ) V に対して 1 次 V に対して 次 : 電子の移動度 ( mobility) C V n O : : [ m / V sec] 電子の動きやすさ 単位面積当たりゲート酸化膜容量 [ F / m ] V 0のときの閾値電圧 [ V ] (V は製造プロセスに依存 ) sbn 導出は少し複雑なので確認したい人は付録を参照すること 0

21 式 (1) のグラフ上の意味 di dv V V {( V 0) } V n V 線形 V tn () V 飽和 0 が成立するとき ピンチオフが起こる 線形領域と飽和領域の境界 ( 記憶すること ) I (1) V V 1

22 飽和領域の数式表現 飽和領域のモデル式 (Gradual Channel Approximation) V I V {( V n n ( V V に対して 次 のとき 飽和状態 ( ピンチオフ ) になるので ) ( V ) (3) ) 1 ( V V に依存しない ( ドレイン - ソース間は定電流源として働く ) ) } ( 記憶すること )

23 4.1.5 モデル式と実際の違い 3

24 チャネル長変調 V V V ( 飽和 ) のとき 0V V V 実際のチャネル長 = L eff ΔL (ΔL は V 0.5 に比例 ) 実際のチャネル長が V により短くなるので 飽和後も電流は漸増 V Source n V Gate p n Drain ΔL の場合の断面図 I Eq. (4) Eq. (3) I n ( V ) (1 ) (4) V 式 (3) チャネル長変調パラメータ λ 4

25 基板バイアス効果 (1) MOSFET は V B = 0 (V) として使用することが多いが ソース電位が GND でない場合に 基板バイアス V bsn が発生する bsn V tn V FB 1 fp r 0 q N A( fp bsn) C O (5) チャネル不純物 基板バイアス V bsn < 0 になると 閾値が上昇する ( 次ページ参照 ) 5

26 基板バイアス効果 () I V bsn < 0 を印加 V 6

27 サブスレッショルド電流 V V のとき I が僅かに流れる ソース- 基板間が ダイオードとして働くため指数関数特性となる I ( 対数 ) 1/ Slope log 10 ( I ) S Subthreshold Voltage Swing と呼ぶ ( 小さいほど傾きが大きいので スイッチとしての特性が良い ) V 7

28 1. ショートチャネル効果 微細 MOSFET ゲート長 L < 0.3μm の MOSFET に特有の特性が表れる ゲート長 L を小さくすると閾値電圧 V T が低くなる. キャリアの速度飽和 MOSFET 内部の電界が非常に強くなるとキャリアの移動速度が飽和し 飽和領域特性が I ds -V gs 特性が 次式にならず 1 次式に近くなる 3. 動的ばらつき ( 使用中に特性が変動 ) 閾値がランダムに時間変動 (Random Telegraph Noise) 電圧印加時間とともに変動 (Bias Temperature Instability) 現在の電子回路シミュレータでは 1 および の影響をモデル化した 精密なデバイスモデルが使用されている 8

29 4.1.5 モデル式のまとめ 9

30 C n-ch MOSFET モデル式のまとめ O 1 0 SiO tox 単位面積当たりのゲート酸化膜容量 (F/m ) n : 電子の移動度 (m /Vsec) ( 電子の移動度は材料定数なので変えることはできない ) ( 記憶すること ) 条件式 線形領域 V V 飽和領域 V V n 特性式 1 I n{( V ) V} Wn n nco L I n ( V n ( V ) ) (1 L n, W n は設計者が決定する C O は 製造者が決定する ) 30

31 p-ch MOSFET のモデル式のまとめ C O 0 SiO 1 t OX 単位面積当たりのゲート酸化膜容量 (F/m ) p : ホールの移動度 (m /Vsec) ( ホールの移動度は材料定数なので変えることはできない ) ( 記憶すること ) 条件式特性式 線形領域 Vdsp Vgsp tp0 飽和領域 Vdsp Vgsp tp0 1 Idsp p{( Vgsp tp0) dsp Vdsp} Wp p pco L I dsp p p p ( V ( V gsp gsp V gsp, V dsp, I dsp < 0 で動作する tp0 tp0 ) ) (1 dsp ) L p, W p は設計者が決定する C O は 製造者が決定する 31

32 p-ch と n-ch MOSFET の比較 n-ch MOSFET と p-ch MOSFET は電圧と電流の正負が逆 I ds n-ch I ds V =V V n-ch V tp0 V V gs p-ch V ds p-ch V dsp =V gsp V tp0 I ds : ドレインに流れ込む向きを正とする 3

33 p-ch と n-ch MOSFET の Body 電位 V gsp < 0 p-ch B 電位 ( 基準電位 ) V dsp < 0 p-ch MOSFET の回路 V > 0 n-ch MOSFET の回路 V > 0 n-ch B 電位 ( 基準電位 ) 33

34 閾値電圧による分類 V 0 Si C qn OX A B B FB B B FB I ds V < 0 n-ch V > 0 V FB, N A を選ぶ ( ゲート電極の材質と不純物量を変更すると ) と 閾値の正負を変更することができる p-ch V tp0 < 0 V tp0 > 0 V gs n-ch V > 0 Enhancement mode V < 0 Depletion mode p-ch V tp0 > 0 Depletion mode V tp0 < 0 Enhancement mode ディジタル回路では Enhancement mode のみ使用する 34

35 演習 4.1 MOSFET の DC 解析 1. 次ページ以降の解説を参考に n-ch MOSFETの I - V 特性と I -V 特性を回路シミュレーションにより求めよ. 同様に p-ch MOSFETのI dsp -V dsp 特性と I dsp -V gsp 特性を回路シミュレーションにより求めよ 3. (1) 回路図 () シミュレーション結果のグラフ (3) ネットリスト (Expanded List) を提出せよ グラフの縦軸 横軸の名称と単位を付け忘れないこと 35

36 演習 4.1 の解説 1 モデルパラメータファイル コメントアウト ( 行目と 3 行目の選択 ) 電圧掃引のネスティング N_1u のシンボル P_1u のシンボル モデル名 n-ch MOSFET G 端子が近いほうが S p-ch MOSFET ( 参考 ) シンボルの回転は CTRL+R シンボルの反転は CTRL+E ソースの向きに注意 36

37 演習 4.1 の解説 n-ch MOSFETのシンボルを右クリック MOSFETのパラメータ設定画面で下記のように設定 poly-si (G) contact S B p-active n-active D D D contact 面積 W 外周 3 辺の長さ モデル名 L W D*W (D=3uを想定) D+W (D=3u を想定 ) 並列接続数 p-well L 注 :p-ch MOSFET のモデル名は P_1u, 他の値は上記と同じでよい 37

38 演習 4.1 の解説 3 モデルパラメータファイルを開いてみると モデル名 n-ch MOSFET を表す モデルの種類を表す.model N_1u nmos level = 3 + TOX = 00E-10 NSUB = 1E17 GAMMA = モデル名として N_1u, N_50n, P_1u, P_50n の 4 種類が用意されている ( これらのパラメータは教育用として公開されている ) 想定製造技術 n-ch MOSFET p-ch MOSFET 想定電源電圧 1um( レガシー ) N_1u P_1u 5.0V 50nm( 先端 ) N_50n P_50n 1.0V ここでは 1um のモデル N_1u, P_1u を使用する 38

39 演習 4.1 の解説 4 回路図の貼り付け方法 回路図のウインドウを選択し メニューよりTools > Copy bitmap to Clipboard レポートを作成しているアプリケーション上で貼り付け グラフの貼り付け方法 シミュレーションを実行し グラフを表示させる グラフのウインドウを選択し メニューよりTools > Copy bitmap to Clipboard レポートを作成しているアプリケーション上で貼り付け ネットリストの出力の方法 回路図のウインドウを選択し メニューよりView > SPICE Netlist Netlistが表示されたウインドウを右クリックし Generate Expanded Listing を選び 適当なフォルダに保存する 39