シミュレーションと計測の融合 アイ品質の改善に向けたパラメータ最適化手法 DDR ケース スタディ Page 1 アジレント テクノロジー第 3 営業統括部 EDAアプリケーション エンジニアリング青木秀樹
セミナ内容 1. シグナル インテグリティの現状と課題 2. 測定とシミュレーションの整合 ネットワークアナライザゲーティング ADS を用いた De-embed 手法 DDR 測定における BGA プローブ オシロスコープによる Embed/De-embed 3. まとめ Page 2
高速化するディジタル信号 様々な機器にギガビットを超える伝送スピードの各種規格に対応したインターフェース実装が必要に Page 3
シグナル インテグリティを取り巻く現状 現行のマーケット トレンド データレート 立ち上がりスピードの増大 X X 設計サイクル短縮新規格対応 過去現在未来 特性インピーダンス 整合 ( 反射 ) 誘電体損失 導体損 クロストーク etc. アイ / ジッタ コントロールが重要課題に タイミング マージンの減少 Page 4
シグナル インテグリティ確保に向けて 現行のマーケット トレンド 試作 設計期間増大 設計コスト増大 評価 測定 設計資産再利用が困難 データレート 立ち上がりスピードの増大 シミュレーションの導入 設計サイクル短縮新規格対応 過去現在未来 評価 設計シミュレーション 測定 試作 しかし シミュレーションは本当に合うのか? 導入しても効率が上がらないでは? Cut & Try の方が結局早い? 設計から評価までのトータルなノウハウが不可欠 Page 5
新規規格例 USB3.0 5 Gbps 8B/10B, Full Simplex (2 つの片方向バス ) 8 信号 4 USB2.0 に加えて 4 SS 信号 ( 上り下り Diff pair) ケーブル長 3 m 電流容量 900mA max SSC 新規格に対応した設計評価手法が重要に Page 6
高速伝送路の構成要素 Channel Adaptation Pattern Generator Encoder Pre-emphasis/Driver 適切なエンファシス量は? タップ数やタップ係数は? Card Card Board Traces 51 254mm Die Package Card Die Package ドライバ パッケージの影響は? レシーバ Physical Channel High speed Connectors Backplane Traces 254 1016mm 伝送線路モデルは? Physical Channel Decoder Equalizer Signal Recovery システム全体でのアイ / ジッタマージン設計が不可欠 Page 7
セミナ内容 1. シグナル インテグリティの現状と課題 2. 測定とシミュレーションの整合 ネットワークアナライザゲーティング ADS を用いた De-embed 手法 DDR 測定における BGA プローブ オシロスコープによる Embed/De-embed 3. まとめ Page 8
Success Story: Why Did Cisco Choose ADS For Signal Integrity? Our systems include multi-gigabit per second chip-to-chip serial links across PCBs and backplanes. We selected ADS because it lets us couple simulations at the link-, circuit-, and physical-levels with measured data from the instruments. The resulting workflow requires fewer respins of the physical prototypes. We get fewer unwanted surprises, and get to market quicker. -- Straty Argyrakis, CPP Integrity Engineer, Cisco Systems Page 9
シミュレーション ギャップとは 現実 理想 ケーブル信号源 コンポーネント特性ばらつき基板特性入力ミス etc. コネクタ シミュレーションは理想環境であることを認識する Page 10
ギャップを埋めるには 現実の各特性をできる限りシミュレーションに反映させる 理想 シミュレーションデータ 1. データ加工 現実 測定データ 擬似信号源 2. モデル化 実測波形データ モデル ライブラリ 3. データ インポート チャンネル特性 (S パラメータ ) 現実に即したシミュレーションを実現 Page 11
測定データを活用 PCB CAD ポストレイアウト プリレイアウト レイアウト 電磁界 Sim TDR Zo プロファイル S パラ 回路 Sim S パラ S パラ TDR 波形データアイパターン 測定 設計プロセスの並列化 設計の早い段階での測定データの利用と過去の測定資産を再利用 Page 12
セミナ内容 1. シグナル インテグリティの現状と課題 2. 測定とシミュレーションの整合 ネットワークアナライザゲーティング ADS を用いた De-embed 手法 DDR 測定における BGA プローブ オシロスコープによる Embed/De-embed 3. まとめ Page 13
データ加工事例 ネットワークアナライザで TDR 測定が可能 Page 14
TDR Gating 機能 Gating 前 Gating 後 1. データ加工 周波数ドメインに変換 Gating 後の結果 コネクターの影響を除去 シミュレーション結果 Page 15
セミナ内容 1. シグナル インテグリティの現状と課題 2. 測定とシミュレーションの整合 ネットワークアナライザゲーティング ADS を用いた De-embed 手法 DDR 測定における BGA プローブ オシロスコープによる Embed/De-embed 3. まとめ Page 16
データー加工の種類 1. データ加工 一番正確 しかし難易度が高い 高 精度 低 難 難易度 易 Page 17
De-embed プロ バーシステム (GSGSGプローブ) を用いて測定 コネクタを実装した基板で測定 測定値に給電線路の特性が含まれてしまう. G S G S G G S G S G プロ バーシステム コネクタ + 基板 Page 18
ADS を用いた de-embed 給電線路を 4 ポート線路として扱う必要があります 線路間の相互作用を取り除くことができ より正確な DUT の結果が得られます 本手法では 線路間の相互作用も含めて取り除きます 測定端子 コネクタ コネクタ DUT コネクタ コネクタ 線路間の相互作用を取り除くことがます Page 19
De-embed 事例評価基盤 評価基板 1. データ加工 TRL キャリブレーションキット DUT 基板 :FR4 e r =4.2 基板厚 =0.6mm tand=0.025 T=18[mm] ( 導体厚み ) s=5.8*10 7 [S/m]( 導電率 ) Page 20
ディエンベッドによる効果ディエンベッド有無による違い 1. データ加工 給電部 DUT 部 給電部 ディエンベッド後ディエンベッド前 S dd21 S cc21 Page 21
ADS モデルとの比較 1. データ加工 DUT 部 ( 注 ) シミュレーションでは 給電線路を含まない特性を得ることができます 従って ディエンベッド適用後の測定値とADSモデルのシミュレーション結果が一致することは 本手法が妥当であることを意味します Sim(ADS マイクロストリップラインモデル ) 給電部 DUT 部 給電部 測定値 ( ディエンベッド適用後 ) 伝送特性 ( 振幅 ) 伝送特性 ( 位相 ) 近端結合度 遠端結合度 Page 22
EYE パターン評価 ディエンベッドによる効果は Eye パターンで評価した場合でも顕著です 本手法適用後に Eye パターンを評価することにより 正確な Eye 測定結果が得られます ディエンベッド前 ディエンベッド後 Page 23
セミナ内容 1. シグナル インテグリティの現状と課題 2. 測定とシミュレーションの整合 ネットワークアナライザゲーティング ADS を用いた De-embed 手法 DDR 測定における BGA プローブ オシロスコープによる Embed/De-embed 3. まとめ Page 24
DDR 評価用 BGA プローブ DDR3 コンプライアンス テストおよびデバッグのための優れたプロービング Page 25
S(1,1) db(s(1,2)) DDR 評価用 BGA プローブ 3. データ インポート CAD データから電磁界解析を実施 一部切り出し 0-1 -2-3 -4-5 -6 freq (0.0000Hz to 20.00GHz) -7 0 2 4 6 8 10 12 14 16 18 20 freq, GHz Page 26
プローブの影響を比較 3. データ インポート BGA プローブ及びプローブの影響を考慮 BGA プローブ EM モデル アクティブプローブ等価回路モデル Page 27
eye(vout,800m,2) eye(no_probe,800m,2) eye(vout,800m,2,100p) eye(no_probe,800m,2) プローブの影響を比較 3. データ インポート 2.5 プローブ無し プローブ有 2.0 1.5 2.5 1.0 0.5 0.0 2.0 1.5-0.5-1.0 2.5 2.0 1.5 1.0 0.5 0.0-0.5-1.0 0.0 0.5 1.0 1.5 2.0 2.5 time, nsec プローブ有 0.0 0.5 1.0 1.5 2.0 2.5 time, nsec 1.0 0.5 0.0-0.5-1.0 0.0 0.5 1.0 1.5 2.0 2.5 time, nsec プローブ無し 実際の測定ではプローブの影響が含まれる Page 28
セミナ内容 1. シグナル インテグリティの現状と課題 2. 測定とシミュレーションの整合 ネットワークアナライザゲーティング ADS を用いた De-embed 手法 DDR 測定における BGA プローブ オシロスコープによる Embed/De-embed 3. まとめ Page 29
Connector BGA Ball オシロスコープでの Embed/De-embed 1. データ加工 Embedding の活用例 ChannelのSパラメータを測定 or シミュレーションで求める TP1の測定結果にSパラメータをEmbeddingしてTP2の値を推定 TP2の値からTP3のエンファシス レベルを推定 ( イコライゼーション ) TP1 TP2 TP3 Tx PHY Channel Rx PHY Page 30 Digital Agilent seminar Digital MAR2008 Seminar 2 Sep. 2008
Connector Connector Embedding/De-Embedding とは? 1. データ加工 De-Embedding の活用例 FixtureのSパラメータを測定 or シミュレーションで求める TP2の測定結果からSパラメータをDe-EmbeddingしてTP1の値を推定 治具の影響を除いた測定結果が得られる PCI Express Gen2 (Base Spec.) では De-Embeddingを用いた評価が必須 TP1 TP2 TP1 値を推定 Tx PHY Channel Rx PHY Page 31 Digital Agilent seminar Digital MAR2008 Seminar 2 Sep. 2008
De-Embedding 機能の具体例 1. データ加工 治具を通した波形 De-Embedding した波形 TJ が減少 Page 32 Digital Agilent seminar Digital MAR2008 Seminar 2 Sep. 2008
セミナ内容 1. シグナル インテグリティの現状と課題 2. 測定とシミュレーションの整合 ネットワークアナライザゲーティング ADS を用いた De-embed 手法 DDR 測定における BGA プローブ オシロスコープによる Embed/De-embed 3. まとめ Page 33
設計サイクル ( 再 ) 設計シミュレーション ADS 試作後オシロでコンプライアンステスト VNA でパフォーマンス測定 デザインを変えて オシロでコンプライアンステスト 評価 試作 測定を考慮したシミュレーション手法やノウハウ シミュレーションを行う際の測定のやり方や測定ノウハウが必要 測定 コンフ ライアンステスト ギャップを埋め 実測と同等の環境を再現できるツールを導入し製品開発の短縮による早期市場参入が可能に! Page 34
まとめ実測環境とシミュレーション環境の差を認識する シミュレーション環境はあくまでも理想環境である 理想と現実の差を埋める 実測データを理想データに合わせる 実測データを活用し理想の環境に導入する シミュレーションを利用し設計を行うには測定ノウハウ及び測定データの活用が必要です アジレントは設計に必要な測定器 EDA ツール及び測定ノウハウ全てを提供できるベンダです Page 35
参考資料 超高速 Eye ダイアグラム解析機能 Page 36
高速 Eye 解析機能 簡単な操作で回路図をセットアップ 1 メガ bits/ 分の高速シミュレーション ドライバ設定 DeEmphasis( イコライザ ) 印可電圧 インピーダンス PRBS 段数設定 立ち上がり立ち下がり 各種ジッタなど 伝送路特性 実測定結果 レイアウト解析結果など プローブ設定見たい項目を GUI で追加 EYE 開口 ジッタ Tr/Tf など レシーバ設定 イコライザ インピーダンス 各種ジッタなど ネットアナの実測値 Page 37
高速に設計パラメータ係数の算出 イコライザー係数や DeEmphasis 量の最適化 ボードやケーブルの測定値より送受信 IC の最適な係数を求めることが可能です Page 38