Advanced Design System 2009 デジタルアプリケーション向け EDA ソリューションのご紹介 1
こんなことで お困りではないですか 利用していた IC が製造中止ピンコンパチ代替 IC を利用急に動かなくなった 部品調達コストの関係で DDR メモリから DDR2 メモリへ切り替え高速なメモリバス設計は初めて自信が持てない データ伝送 PHY を PCI Express に決定さて 今までの基板プロファイルで動作するだろうか? 2
こんなことで お困りではないですか 利用していた IC が製造中止ピンコンパチ代替 IC を利用急に動かなくなった 部品調達コストの関係で DDRメモリから高速な伝送路の信号品質を DDR2メモリへ切り替え高速なメモリバス設計は初めて PCB 製造前に自信が持てない検証するソリューションを提供いたします! データ伝送 PHYをPCI Expressに決定さて 今までの基板プロファイルで動作するだろうか? 3
実際に即した環境の構築 現実を反映したシミュレーション + + 伝送線路の Sパラメータ - - 同等のスティミュラス 同等の評価 現実の評価 実際の伝送線路 4
レイアウトの検証 高速伝送路ではレイアウトも部品の一つ相互の影響を考慮することが重要です ビア トレース形状絶縁体材質 トレースレイアウト 層構成プロファイル 5
レイアウトの検証 高速伝送路ではレイアウトも部品の一つ 相互の影響を考慮することが重要です PCBレイアウト PCBレイアウト 設計CADデータ 設計CADデータ 図研 Agilent Agilent Momentum Momentum Agilent Agilent EMDS EMDS 3Dプレナー電磁界シミュレータ 3Dプレナー電磁界シミュレータ 3次元電磁界シミュレータ 3次元電磁界シミュレータ ビア 差動伝送線路電磁界解析 CR5000 SD/BD トレース レイアウト Cadence トレース形状 絶縁体材質 Import Import 各社レイアウトツールとの連携層構成 高精度なレイアウト解析を用意プロファイル Bonding Wire 電磁界解析 Allegro 3Dビューワ 周波数特性 IC Package解析 6
回路レベルの検証 送信 IC Card Die Package ドライバー Card ボードトレース2 (51mm) 10 (254mm) Impedance ベンダ提供高速コネクター特性 80 60 40 20 0 Eqn Impedance=tdr_step_imped(V1,50) 0 1 2 3 4 5 time, nsec m1 m1 time= 3.292nsec Impedance=49.205 TDR EYE 受信 IC 送受信システム全体検証 SERDES/ イコライザ Die レシーバー 物理チャンネル ジッタ分離 バスタブカーブ Package Card 10 Gb/s 1 Gb/s 2.5 Gb/s ネットリスト ビヘイビアモデル Verilog-A/D/AMS HDL IBIS System-C C++ Matlab M- ファイル 電磁界解析によるレイアウト解析結果 測定結果 5 Gb/s 7
回路レベルの検証 送信 IC Card Die Package ドライバー Impedance ベンダ提供高速コネクター特性 80 60 40 20 0 Eqn Impedance=tdr_step_imped(V1,50) 0 1 2 3 4 5 time, nsec m1 m1 time= 3.292nsec Impedance=49.205 TDR EYE 受信 IC Card ボードトレース2 (51mm) 10 (254mm) 送受信システム全体検証 SERDES/ イコライザ Die Package Card レシーバー 高精度な高速伝送路検証を ADS 環境上で実現 物理チャンネル ジッタ分離 バスタブカーブ 10 Gb/s 1 Gb/s 2.5 Gb/s ネットリスト ビヘイビアモデル Verilog-A/D/AMS HDL IBIS System-C C++ Matlab M- ファイル 電磁界解析によるレイアウト解析結果 測定結果 5 Gb/s 8
難しい を 簡単 高速 に! 簡単な操作で回路図をセットアップ 1 メガ bits/ 分の高速シミュレーション ドライバ設定 DeEmphasis( イコライザ ) 印可電圧 インピーダンス PRBS 段数設定 立ち上がり立ち下がり 各種ジッタなど Tx Tx_Diff Tx_Diff BitRate=Bit_Rate Vhigh=0.8 V Vlow=-0.8 V RiseFallTime=R_F_time Mode=Maximal Length LFSR RegisterLength=8 ExcludeLoad=no Load=100 Ohm DCD= PJAmplitude=DJ_RMS PJFrequency=1.5 MHz RJ=RJ_UI 伝送路特性 実測定結果 レイアウト解析結果など 4 1 2 3 Ref S4P SNP1 File="Molex2006_1_T.s4p" プローブ設定見たい項目を GUI で追加 EYE 開口 ジッタ Tr/Tf など EyeDiff_Probe EyeDiff_Probe1 V+ V- レシーバ設定 Rx イコライザ インピーダンス 各種ジッタ Rx_Diff など Rx_Diff ExcludeLoad=no 9
難しい を 簡単 高速 に! 簡単な操作で回路図をセットアップ 1 メガ bits/ 分の高速シミュレーション ドライバ設定 DeEmphasis( イコライザ ) 印可電圧 インピーダンス PRBS 段数設定 立ち上がり立ち下がり 各種ジッタなど Tx Tx_Diff Tx_Diff BitRate=Bit_Rate Vhigh=0.8 V Vlow=-0.8 V RiseFallTime=R_F_time Mode=Maximal Length LFSR RegisterLength=8 ExcludeLoad=no Load=100 Ohm DCD= PJAmplitude=DJ_RMS PJFrequency=1.5 MHz RJ=RJ_UI 伝送路特性 実測定結果 レイアウト解析結果など 4 1 2 3 Ref S4P SNP1 File="Molex2006_1_T.s4p" プローブ設定見たい項目を GUI で追加 EYE 開口 ジッタ Tr/Tf など EyeDiff_Probe EyeDiff_Probe1 V+ V- レシーバ設定 Rx イコライザ インピーダンス 各種ジッタ Rx_Diff など Rx_Diff ExcludeLoad=no EYE の高速演算 DeEmphasis 量の最適化 10
最新高速化テクノロジーが満載! 処理のマルチスレッド化 処理 Nvidia GPU を演算に利用 演算アルゴリズムの高効率化 分散 16 並列演算まで標準対応 Core 数,CPU 数 当社比 : Quad Core PC で約 3 倍の高速化 ( レイアウト解析 O(NlogN) ソルバ例 当社比 : 3~5 倍の高速化約 50% メモリ削減 11
お客様のデジタル設計を支援するアジレント測定器と EDA ソリューション オシロスコープ DSA/DSO シリーズ DCA-J EDA ソリューション群 電源 80GHz 広帯域アンダーサンプリング 13GHzBW 40GSa/s リアルタイムサンプリング プロービングオプション InfiniiMaxII シリーズ BGA プローブ コネクタレスプローブ ダイナミックプローブ (FPGA) など ロジアナ N6705A DC 電源 / アナライザ 16800 シリーズ非同期 4G(250ps) タイミング ズーム コンプライアンステスト オプション DDR/USB/PCIe/Ethernet など 12
最後に お手持ちの回路シミュレータこの結果 ご覧になれますか? t ステップ信号源 Vsrc VtStep SRC1 Vlow=0 V Vhigh=1 V Delay=0 nsec Rise=0.1 nsec R R1 R=50 Ohm V1 近端クロストーク V2 V4 V3 MACLIN R CLin1 R3 Subst="MSub1" R=50 Ohm W1=25.0 mil W2=10.0 mil S=5.0 mil L=10 in R R4 R=50 Ohm 遠端 V1, mv V4, mv V3, mv V2, mv 600 400 200 R R2 R=50 Ohm 0-200 -400 0 10 遠端クロストーク time, nsec Var Eqn VAR TRANSIENT TimeStep Tstep1=1 ns MSub Tran Tstep2=0.01 ns MSUB Tran1 MSub1 Var StartTime=0 sec VAR Eqn H=10.0 mil SimulationSetup 体験セミナー等で是非ご確認下さい StopTime=Tstop Er=4.6 MaxTimeStep=Tstep Tstep=Tstep2 Mur=1 Tstop=1000*Tstep Cond=5.8e7 _SieemensPerMeter Hu=3.9e+034 mil T=1.5 mil TanD=0.02 Rough=0 mil FR4 基板定義 近端 13