SpiceCut Memory Circuit Reduction for Fast and Accurate Simulation

Similar documents
まず初めに Xilinx 社の FPGA である Vertex-5 と X 社の QDR2 メモリーの書き出し回 路を IBIS モデルと無損失の TLINE 伝送線路モデルの組み合わせで作成し アイパター ン解析を行うトポロジーを TinyCAD と PCBsim 用ライブラリーを使って入力してみ

図 2.Cat2 ケーブルの減衰特性 通常伝送線路の減衰特性は 1-1) 式のように 3つのパラメータで近似されます DC 抵抗表皮効果誘電損失 A + f*b + f*c 1-1) ところが仕様書の特性を見ると0~825MHz までは-5dB でフラット 5.1GHz までは直線的な減衰になってい

Microsoft PowerPoint - ADS2009_SI._Intro_U.ppt

ディエンベディングとは冶具やケーブルによる観測信号の劣化を S パラメータデータを利用して計算により補正する TX 冶具ケーブル 被測定物の出力 De-Embedding 冶具 ケーブル等の影響を受けた波形 冶具 ケーブル等の S パラメータデータ TX 被測定物の出力 冶具 ケーブル等の影響のない

Microsoft PowerPoint - PCIe_Seminar_LeCroyJapan.ppt

IBIS Quality Framework IBIS モデル品質向上のための枠組み

Microsoft PowerPoint - Renesas_AdvancedPPmL(2010_11_11_rev).ppt [互換モード]

JA.qxd

JEITA

Microsoft PowerPoint - EMPro_ADS_co_design_draft.ppt [互換モード]

LTspice/SwitcherCADⅢマニュアル

PCI Express 信号品質評価の基本

スライド 1

Microsoft Word - SPARQアプリケーションノートGating_3.docx

Microsoft PowerPoint - EDSF2008セミナー_V1_1.ppt

スライド 1

Slide 1

HyperLynxを用いたUSB3.0 IBIS-AMI Compliance Test Simulation Kit

Keysight Technologies 物理層テスト・システム・ソフトウェア(PLTS)2016

観測波形 赤いエリアに波形が入り込まなければ規格を満足しています.5mではより厳しいTP2の規格でも満足しています.5mケーブル使用時 TP2規格 TP3規格 -.1-5mケーブル使用時 2

HL SI & HL FWS Script Control

untitled

<4D F736F F D208ED C C834E D836A834E83588EC091958A7789EF208AF18D65985F95B A692E646F63>

著作権保護法の順守と免責 損害 保証の免責 :( 著作権保護法の順守 ) CSSCV503ZK-HDCP は HDCP 解除機ではありません HDMI -> 12G-SDI コンバーターです HDCP を解除する設定で出荷する場合は 弊社での保証はなくなります お客様全責任 弊社保証の免責 HDCP

Advanced Design System(ADS)を使用したシグナルインテグリティーのモデリング

FFT

アジェンダ 1. イントロダクション 2. アナログ回路での単位 db などの見方 考え方 3. SPICEツールNI Multisim の基本機能 4. 周波数特性の検討 5. 異常発振してしまう原理 6. まとめ 2 Analog Devices Proprietary Information

スライド 1

Presentation Title Arial 28pt Bold Agilent Blue

IBIS

untitled

スライド 1

回路シミュレーションと技術支援ツール

InfiniiSimによるオシロスコープの観測点移動

Keysight Technologies N1055A リモート・ヘッド・モジュール 35/50 GHz 2/4ポートTDR/TDT

CMOS リニアイメージセンサ用駆動回路 C CMOS リニアイメージセンサ S 等用 C は当社製 CMOSリニアイメージセンサ S 等用に開発された駆動回路です USB 2.0インターフェースを用いて C と PCを接続

必要システム ( お客様ご用意 ) 形式 :MSRPAC-2010 MSRPAC 仕様書 NS-7404 Rev.2 Page 2/13

Presentation Title Arial 28pt Bold Agilent Blue

回路シミュレーションに必要な電子部品の SPICE モデル 回路シミュレータでシミュレーションを行うためには 使用する部品に対応した SPICE モデル が必要です SPICE モデルは 回路のシミュレーションを行うために必要な電子部品の振る舞い が記述されており いわば 回路シミュレーション用の部

Microsoft PowerPoint - 01_Vengineer.ppt

RMS(Root Mean Square value 実効値 ) 実効値は AC の電圧と電流両方の値を規定する 最も一般的で便利な値です AC 波形の実効値はその波形から得られる パワーのレベルを示すものであり AC 信号の最も重要な属性となります 実効値の計算は AC の電流波形と それによって

Microsoft Word - TC4538BP_BF_J_2002_040917_.doc

Microsoft PowerPoint - 【最終提出版】 MATLAB_EXPO2014講演資料_ルネサス菅原.pptx

RF-ASE トレーニング

U.C. Berkeley SPICE Simulation Program with Integrated Circuit Emphasis 1) SPICE SPICE netli

Microsoft PowerPoint - PPT-304_When_Worlds_Collide(itoh).pptx

PHP 開発ツール Zend Studio PHP アフ リケーションサーハ ー Zend Server OSC Tokyo/Spring /02/28 株式会社イグアスソリューション事業部

機能 SB-2000 は無線機とコンピュータを接続するインターフェースです CAT, CI/V を経由したリグ制御 CAT や CI/V のリグ制御のインターフェースを持っています この接続でリグを制御できます RTTY, PSK31, SSTV, FAX, その他のデジタルモードが運用できます広く

CLEFIA_ISEC発表

ソフト活用事例③自動Rawデータ管理システム

GTR Board

Microsoft Word - TC4011BP_BF_BFT_J_P8_060601_.doc

SimscapeプラントモデルのFPGAアクセラレーション

電気的特性 (Ta=25 C) 項目 記号 条件 Min. Typ. Max. 単位 読み出し周波数 * 3 fop khz ラインレート * Hz 変換ゲイン Gc ゲイン =2-5 - e-/adu トリガ出力電圧 Highレベル Vdd V -

ビッグデータ分析を高速化する 分散処理技術を開発 日本電気株式会社

Microsoft Word - Dolphin Expressによる10Gbpソケット通信.docx

インターリーブADCでのタイミングスキュー影響のデジタル補正技術

アナログ回路 I 参考資料 版 LTspice を用いたアナログ回路 I の再現 第 2 回目の内容 電通大 先進理工 坂本克好 [ 目的と内容について ] この文章の目的は 電気通信大学 先進理工学科におけるアナログ回路 I の第二回目の実験内容について LTspice を用

細線同軸コネクタ 製品シリーズ

<4D F736F F F696E74202D D824F D F F AAE97B9205B8CDD8AB B83685D>

1. 検証概要 目的及びテスト方法 1.1 検証概要 Micro Focus Server Express 5.1 J の Enterprise Server が提供する J2EE Connector 機能は JCA 仕様準拠のコンテナとして多くの J2EE 準拠アプリケーションサーバーについて動作

TDK Equivalent Circuit Model Library

周波数特性解析

内容 SDAIIIの概要 アイパターン解析 ジッタ解析 マルチレーン解析 ノイズ解析 バーチャル プローブ 3 4 高速転送 クロストーク SI 問題の顕在化 高速伝送とクロストークの増加による影響: 符号間干渉の増加 減衰の増加 ジッタの増加 設計の難易度の増加

インテル(R) Visual Fortran コンパイラ 10.0

ダイポールアンテナ標準:校正の実際と不確かさ

Library for Cadence OrCAD Capture ユーザマニュアル 2018 年 7 月 株式会社村田製作所 Ver.1.0 Copyright Murata Manufacturing Co., Ltd. All rights reserved. 10 July

製品仕様書 製品名 インターフェース基板 製品型番 TR3-IF-U1A 発行日 2016/4/1 仕様書番号 TDR-SPC-IF-U1A-102 Rev 1.02

Agilent U7238A MIPI D-PHY Infiniium Data Sheet エンベディッド D-PHY データ リンクの検証とデバッグ Agilent U7238A MIPI D-PHY Infiniium D-PHY CSI DSI D-PHY U7238A MIPI D-PHY


Version1.5

CCD リニアイメージセンサ用駆動回路 C CCD リニアイメージセンサ (S11155/S ) 用 C は 当社製 CCDリニアイメージセンサ S11155/S 用に開発された駆動回路です S11155/S11156-

Microsoft Word - QEX_2014_feb.doc

ポート拡張オプション(10GBASE-T×2)

Microsoft Word - N-TM307取扱説明書.doc

<4D F736F F F696E74202D E D836A834E83588AEE A837E B325F534995D C576322E B B B82AA914F89F195DB91B68DCF82DD5D>

7-1 Digital IC のライブラリの準備について [ 目的 ] 実験では 74HC00 を使用するので SPICE モデルを入手する [ 方法 ] LTspice User site からライブラリとシンボルを Download します

表 信号端子 端子名 入出力 機能 DTR 出力 COM ポート DTR (Data Terminal Ready Control Output / Handshake Signal) RXD 入力 COM ポート RXD (Receiving Asynchronous Data Input) TX

シミュレーション活用による超Gbps 伝送基板の設計

デジタルICの電源ノイズ対策・デカップリング

オペアンプの容量負荷による発振について

PCI マルチファンクションデータ収集カードおよび 6U CompactPCI 高速デジタイザのシステム構成例 PCI バスを使用してデータ収集 PCI バスを持った PC + Acqiris 社高速デジタイザまたは Advantech 社マルチファンクションデータ収集カード PCIバスを拡張してデ

富士通PRIMERGYサーバ/ETERNUSストレージとXsigo VP560/VP780の接続検証

機能検証トレーニング コース一覧

050920_society_kmiz.odp

Raspberry Pi (Windows10 IoT Core) を使用したリーダ ライタの制御例 (UART 接続 ) 2018 年 12 月 18 日第 版 株式会社アートファイネックス

ic3_lo_p29-58_0109.indd

<4D F736F F F696E74202D2091E FCD91BD8F6489BB82C691BD8F E835A83582E >

型名 RF007 ラジオコミュニケーションテスタ Radio Communication Tester ソフトウェア開発キット マニュアル アールエフネットワーク株式会社 RFnetworks Corporation RF007SDK-M001 RF007SDK-M001 参考資料 1

コネクタおよびケーブルの仕様

Transcription:

MSIM-PCB ( 日本国内販売名 :PCBsimTM ) 翻訳 : シグナル工房野田 For Complete Signal Integrity Analysis with Transmission line Modeling Capabilities www.signalkhobho.com

SPICE とは Simulation Program with Integrated Circuit Emphasis の略主に半導体設計に使われ基板などの伝送線路解析では精度が悪いと思われているケースが多い HSPICE 互換と汎用 SPICE の違い HSPICE 互換 (MSIM-PCB) W エレメント (RLGC モデル,Table モデル S パラメータモデル ) 多導体損失分布定数モデルが扱える IBISモデル (Bモデル) が扱える 汎用 SPICE ( フリーの LTSPICE など ) 伝送線路モデルとして T モデル ( 無損失 ) か集中定数で扱う 最高周波数の波長に比べ回路長が短い回路 (IC など ) なら成立する

PCB シク ナル インテク リティー シミュレーション高速伝送アプリケーションの例 Connector Connector Mother Board Daughter Board SI Simulation Circuit & Model Connector Model Interconnect Model Eye Diagram Analysis

基板回路シミュレーションの流れ 基板 デザイン データベース インターコネクト部と基板の Via アクティフ 入出力回路 受動部品 マクロモデル W- エレメント IBIS モテ ル SPICE モテ ル ( 暗号化有無 ) マクロモデル W- エレメント ネットリストとスティミュラス シ ェネレータ MSIM-PCB 回路シミュレータ シミュレーション結果 アイダイアグラム解析 波形ヒ ューワー

基板シミュレーションと解析の問題点 高速伝送シミュレーションの問題点 IBIS モデルや Verilog-A モデルでは Gbps の解析は困難と言われてきた 解析時間を短くするために Gbps の精度が犠牲になる場合がある 長いシミュレーション時間や大きすぎる回路モデル ランダムパル : プリ / デ - エンファシス ジッター付加などの実現 インターコネクト部や受動部品のモデルの精度が Gbps レベルの解析に不適当 シミュレーションの自動化の可否 シミュレーションの実効やモデル作成の簡素化

MSIM -PCB 完璧な基板 SPICE シミュレータ 高精度で高い収束性の高速伝送シミュレーションのためのスマートな解析アルゴリズム W(T or U) エレメント IBIS SPICE 入出力 ( 暗号化可 ) などをヒビルトイン評価する広範囲なモデルのサポート 意図的なジッターの付加や pre/de-emphasis の可能なビルトイン パルス ジェネレータ及び PRBS( ランダムパルス発生器 ) 伝送線路及び W- エレメントモデル抽出のためのビルトインツール 高いスループットのための安定なマルチスレッド解析

MSIM の認証実績 JEITA の IBIS Quality Framework において MSIM-PCB の解析結果が Golden Result として認可され JEITA のウェブサイトからダウンロードできるようになりました : https://ec.jeita.or.jp/ibis/ MSIM は TSMC 社の SPICE ツール評価プログラムにおいて正式採用ツールとして認証されました http://www.legenddesign.com/bw/021009.shtml

IBIS Model Simulation MSIM の解析例 RWF が大きくなるに従って IBIS モデルの解析結果が SPICE モデルに近づきます MSIM using BSIM3 Spice Model MSIM using IBIS Model RWF = 0 MSIM using IBIS Model RWF = 1 MSIM using IBIS Model RWF = 2

PRBS( ランダムパルス ) スティミュラス シ ェネレータ MSIM のビルトイン関数 標準 PRBS プリエンファシス PRBS デエンファシス PRBS PRBS De-emphasis PRBS 意図的ジッターを付加した PRBS ガウシアンフィルタを付加した PRBS

エレメントとモデル MSIM による広範囲なサポート W- エレメント, T- エレメント,U- エレメントモデル ラプラス関数を補間できるソースエレメントモデル (EFGH) IBIS モデル (RWF = 0, 1 and 2) Verilog-A モデル CMI (Common Model Interface) モデル

周波数依存モデルのサポート 因果性 (Causal) のある W- エレメント RLGC モデル W- エレメントテーブルモデル (RLGC- ハパラメータ ) ラプラス ビヘイビア モデル別ツールにより S パラメータから抽出可能すなわち時間軸過渡解析のための広帯域 SPICE マクロモデルとして使用できる W- エレメントの S モデル (S パラメータ ) は MSIM に現在実装中

伝送線路のモデルング Pre-layout Prototyping & Optimization W-エレメント RLGCモデルの抽出 2D & 2.5D フィールドソルバーの使用与えられた周波数レンジでの性格なシミュレーション

暗号化と解読能力 SPICE 入出力回路のデータ保護の必要性 チップメーカは情報保護のために入出力回路の SPICE モデルを MSIM で暗号化できます ユーザーは MSIM で暗号化されたモデルを直接シミュレーションに利用できます MSIM の暗号化と解読アルゴリズムは高い安全性を誇ります 他の SPICE ツールで暗号化されたデータは解読できません知的財産権による

MSIM-PCB による解析例 USB3.0 テストベンチ : 回路 USB チャネル回路とケーブル テストベンチ回路 入力信号源 ケーブル CTLE ( アクティフ イコライサ ー )

MSIM-PCB による解析例 USB3.0 テストベンチ : 各部品 入力信号 : PRBS( ランダムパルス ) Voutp inp 0 PWL( + 0.00000000e+000-0.800000 + 3.00000000e-011 0.800000 + 2.00000000e-010 0.800000 + 2.30000000e-010-0.800000 ケーブル : 4- ポート伝送線路マクロモデル xcable inp inn n3 n4 skewcable3m_passive.subckt skewcable3m_passive a_1 a_2 a_3 a_4 VI_1 a_1 NI_1 0 RI_1 NI_1 ref 5.0000000000000000e+001 GC_1_1 ref NI_1 NS_1 0-1.6802855942555286e+001.ends

Magnitude db MSIM-PCB による解析例 USB3.0 テストベンチ : 各部品 CTLE: Continuous Time Linear Equalizer E1 0 outn Laplace 0 n4 2.5659E+20 6.286E+10 / 3.845244E+20 4.3646E+10 1.0 5 0-5 -10-15 -20-25 10 8 10 9 Frequency Hz 10 10 10 11 Transfer Function USB3.0 の仕様書で指定されたケーブルの損失を補間する受信端のアクティブイコライザです

入力信号 MSIM-PCB による解析例 USB3.0 テストベンチ : 解析結果 出力信号

MSIM-PCB による解析例 USB3.0 テストベンチ : アイダイアグラム アイダイアグラム Eye Width (UI): 400 p sec Trigger Period: 0.5 UI Verification Standards: Minimum eye height Minimum eye width

TX Board Pattern Source Device TP1 Receptacle HDMI Cable HDMI Cable Side MSIM-PCB による解析例 HDMI テストベンチ : 回路 Plug Test Equip Side ref Cable Cable Assembly HDMI Equalizer Plug TP2 outp Receptacle + HDMI Pattern RX Board Sink Device Equalizer outn -

MSIM-PCB による解析例 HDMI テストベンチ : 各部品 入力信号 : PRBS( ランダムパルス ) Voutp inp 0 PWL( + 0.00000000e+000-0.200000 + 5.88000000e-011 0.200000 + 2.76924102e-010 0.200000 HDMI ケーブル : 4- ポート伝送線路マクロモデル.subckt skewcable3m_passive a_1 a_2 a_3 a_4 VI_1 a_1 NI_1 0 RI_1 NI_1 ref 5.0e+1 GC_1_1 ref NI_1 NS_1 0-1.68e+1

Gain MSIM-PCB による解析例 HDMI テストベンチ : 各部品 HDMI cat2 用イコライザ仕様.subckt HDMI_EQ a_1 a_2 VI_1 a_1 NI_1 0 RI_1 NI_1 ref 5.0e+1 GC_1_5 ref NI_1 NS_5 0-5.31e-1... 10.0 1.0 0.1 0 2 4 6 8 Frequency GHz

入力信号 MSIM-PCB による解析例 HDMI テストベンチ : 各部品 出力信号

MSIM-PCB による解析例 HDMI テストベンチ : アイダイアグラム アイダイアグラム 3.4 Gbps: Eye Width (UI): 588 p sec Trigger Period: 1 UI

MSIM シミュレーションによるテストベンチ 測定器による従来の方法 周波数測定 : ヘ クトルネットワークアナライサ (VNA) TDR 測定 :Time Domain Reflectometer (TDR) 時間軸過渡応答測定 : 高速オシロスコープ MSIM シミュレーションによるテストベンチ 簡単で全てに対応 ( 周波数,TDR, 時間軸過渡 ) 低コスト ( 測定器 : 数千万円に対し MSIM: 五十万以下 スタンタ ート ハ ッケーシ のみの 2011 年値段 ) 試作製造する前にコンプライアンステストを実施可能

MSIM-PCB ベンチマークラプラス関数モデルの速度比較 USB3.0 テストベンチ エレメントタイフ 最も有名な Spice Tool CPU Time MSIM CPU Time 速度 - アッフ Test1 5,600 G Laplace ソース 5,442 sec 23.89 sec 288 倍 Test2 32,000 RLCG, Laplace 無 13,901 sec 360.44 sec 39.6 倍

MSIM マルチスレッドの使用 マルチコア マルチ CPU によるマルチスレッドに対応 マルチスレッドは行列計算の再編成とデバイスモードの計算に採用されています 下記は 2 Quad-Core CPU のヘ ンチマーク結果です Threads Run Time Speed-up 1 319 seconds 1.00 X 2 171 seconds 1.87 X 3 121 seconds 2.64 X 4 97 seconds 3.29 X 5 80 seconds 3.99 X 6 68 seconds 4.69 X 7 64 seconds 4.98 X 8 57 seconds 5.60 X

MSIM-PCB バンドルパッケージ PCB SI シミュレータと IBIS モテ リンク ツール SharkSim PCB シク ナル インテク リティ シミュレータ MSIM-PCB は高速伝送基板のシク ナル インテク リティ シミュレーション エンシ ンとしてすでに SharkSim に組み込まれています IOMeth の SIMDE Model IBIS モテ ル作成支援ツール MSIM-PCB はデフォルトの回路シミュレーションエンジンとして IBIS モデル作成支援ツール SIMDE Model に組み込まれています

MSIM-PCB 統合パッケージ PCB SI シミュレータ インターコネクトと IBIS モテ リンク ツール Legend Design, Simberian, and IO Methodology は共同で使いやすい PCB シミュレーションのソリューションを提供します http://www.legenddesign.com/bw/060410.html このソリューションには以下のツールが含まれます Legend 社の MSIM-PCB: PCB 回路シミュレータ IOMeth 社の SIMDE: 波形ビューワ及び IBIS モデル抽出ツール Simberian 社の Simbeor: 伝送線路及びビア用広帯域電磁界モデリングツール

MSIM-PCB シミュレータサポートしているフ ラットフォーム Redhat Enterprise Linux 3.0 and above Windows XP and above

まとめ MSIM-PCB 回路シミュレータ 高速 正確 安定して使いやすい高速伝送基板テ サ イン用シミュレータ W- エレメントのテーブルモデルやラプラス ビヘイビア モデルなどを含む広範囲なモデルのサポートと検証ツール付属 プリエンファシシフ / デエンファシスが設定可能な PRBS( ランダムパルス ) スティミュラス ジェネレータ インターコネクト 受動 能動部品のモデリングツールを含むシームレスな統合インターフェース シミュレーションの自動化が可能 超低価格