AN 630: アルテラCPLD におけるリアルタイムISP およびISP クランプ

Similar documents
ダウンロード方法 アルテラのソフトウェアをインストールするためのダウンロード ファイルには以下の種類が あります.tar フォーマットのソフトウェアとデバイス ファイルがバンドルされたセット ダウンロードとインストールをカスタマイズするための個別の実行ファイル ディスクに焼いて他の場所にインストール

ダウンロード方法アルテラのソフトウェアをインストールするためのダウンロード ファイルには以下の種類があります.tar フォーマットのソフトウェアとデバイス ファイルの完全なセット ダウンロードとインストールをカスタマイズするための個別の実行ファイル ディスクに焼いて他の場所にインストールするための

ダウンロード方法 アルテラのソフトウェアをインストールするためのダウンロード ファイルには以下の種類があります.tar フォーマットのソフトウェアとデバイス ファイルがバンドルされたセット ダウンロードとインストールをカスタマイズするための個別の実行ファイル ディスクに焼いて他の場所にインストールす

Microsoft Word - quick_start_guide_16 1_ja.docx

DDR3 SDRAMメモリ・インタフェースのレベリング手法の活用

A-AN pdf

Quartus Prime はじめてガイド - デバイス・プログラミングの方法

USB-Blasterダウンロード・ケーブル・ユーザガイド

Quartus II はじめてガイド - デバイス・プログラミング方法

ウォッチドッグ・タイマ、ハード・プロセッサ・システム(HPS)のテクニカル・リファレンス・マニュアル(TRM)

1-2 MLAB 図 1-1: Arria 10 デバイスにおける LAB 構造およびインタコネクトの概要 この図は LAB インタコネクトを有する Arria 10 の LAB および MLAB 構造の概要を表しています C4 C27 異なる速度と長さのロウ インタコネクト R32 R3/R6 s

AN 357: Error Detection & Recovery Using CRC in Altera FPGA Devices

AN 611:3G-SDI レベルB とデュアル・リンクHD-SDI(SMPTE372)リファレンス・デザインのマッピング

Cyclone V デバイスのロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール、Cyclone Vデバイス・ハンドブック、Volume 1、第1章

ロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール

Microsoft Word - HowToSetupVault_mod.doc

ネットリストおよびフィジカル・シンセシスの最適化

ModelSim-Altera - RTL シミュレーションの方法

Quartus II はじめてガイド - Device & Pin Options 設定方法

2D/3D CAD データ管理導入手法実践セミナー Autodesk Vault 最新バージョン情報 Presenter Name 2013 年 4 月 2013 Autodesk

Quartus II クイック・スタートガイド

Quartus II はじめてガイド - Convert Programming File の使い方

Stratix IVデバイスのロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール, Stratix IV Device Handbook, Volume 1, Ch 2

8B10Bエンコーダ/デコーダMegaCoreファンクション・ユーザガイド

Quartus II はじめてガイド - よく使用するロジック・オプション設定方法 (個別設定)

AN 100: ISPを使用するためのガイドライン

コンフィギュレーション & テスト

AWS Client VPN - ユーザーガイド

Quartus II はじめてガイド - ピン・アサインの方法

Quartus II はじめてガイド - Device and Pin Options 設定方法

Stratix IIデバイス・ハンドブック Volume 1

MAX IIデバイスのIEEE (JTAG)バウンダリ・スキャン・テスト

Nios II Flash Programmer ユーザ・ガイド

ファイル メニューのコマンド

Quartus Prime - プログラミング・ファイルの生成や変換(Convert Programming Files)

Quartus II はじめてガイド ‐ Device and Pin Options 設定方法

外部SQLソース入門

Quartus II クイック・スタート・ガイド

Software Tag Implementation in Adobe Products

Microsoft Word - ALT0982_program_epcs_by_niosii_v10.doc

Xpand! Plug-In Guide

X-Form Plug-in Guide

Quartus II はじめてガイド - プロジェクトの作成方法

Cyclone IIIデバイスのI/O機能

SonicWALL SSL-VPN 4000 導入ガイド

untitled

! STEP 2. Quartus Prime のダウンロード WEB ブラウザで以下の URL を開きます 2 ページ中段の Quartus Prime 開発ソフトウェア ライト エディ

NOTICE The information contained in this document is believed to be accurate in all respects but is not warranted by Mitel Networks Corporation (MITEL

Quartus II - デバイスの未使用ピンの状態とその処理

SOPC Builder ペリフェラル 簡易ユーザ・ガイド - PIO (Parallel I/O)

Maple 12 Windows版シングルユーザ/ネットワークライセンス

Nios II ハードウェア・チュートリアル

Windows Phone 用 Cisco AnyConnect セキュアモビリティクライ アントユーザガイド(リリース 4.1.x)

インテル(R) Visual Fortran コンパイラ 10.0

VPN 接続の設定

ZVH_VIEWER

(Microsoft Word - \214\264\215e B_\217\221\202\253\215\236\202\335\225\224.docx)

PowerPoint Presentation

AN 100: ISPを使用するためのガイドライン

AN 386: Quartus II ソフトウェアでのパラレル・フラッシュ・ローダの使用

Arria 10におけるプロトコル経由のCvP初期化およびパーシャル・リコンフィギュレーション ユーザーガイド

デュアルDIMM DDR2およびDDR3 SDRAMのボード・デザイン・ガイドライン、外部メモリ・インタフェース・ハンドブック、Volume 2、第5章

Blue Asterisk template

Quartus Prime はじめてガイド - デバイス・オプションの設定方法

MAX 10 高速LVDS I/Oユーザー・ガイド

Quartus II はじめてガイド - プロジェクトの作成方法

ScanFront300/300P セットアップガイド

PCI-Express ハード IP を使用した DMA の実現 for Cyclone V GT FPGA 開発キット(ソフトウェア編)

Symantec AntiVirus の設定

ユーザ デバイス プロファイルの ファイル形式

Adobe Acrobat DC 製品比較表

エレクトーンのお客様向けiPhone/iPad接続マニュアル

DIGNO® ケータイ ユーザーガイド

ESOTERIC ASIO USB DRIVER インストールマニュアル Windows 用 システム推奨条件 2 インストールで使用する言語を選択して 次へ ボタンをクリックする Intel Core 2 Duo 以上のプロセッサー搭載コンピュータ 搭載メモリ 1GB 以上 対応 OS Windo

FPGA 外部のメモリをアバロン・MM・インタフェースへ接続する方法

ScanFront 220/220P 取扱説明書

ScanFront 220/220P セットアップガイド

インターネット接続ガイド v110

Nios II 簡易チュートリアル

JABRA BT

MAX 10の汎用I/Oのユーザーガイド

AN1609 GNUコンパイラ導入ガイド

CANコントローラ、ハード・プロセッサ・システム(HPS)のテクニカル・リファレンス・マニュアル(TRM)

intra-mart Accel Platform — OData for SAP HANA セットアップガイド   初版  

TOEIC(R) Newsletter

AutoCAD道場-なぜ「レイアウト」がいいのか?

光インタフェースによる銅配線技術の限界の克服

マルチ VRFCE PE-CE リンクのプロビジョ ニング

SAC (Jap).indd

FPGAメモリおよび定数のインシステム・アップデート

Nios II SBT Flash Programmer ユーザ・ガイド

Microsoft Word - SQL Server 2005 セットアップ手順書.doc

USB経由でXD-V75及びXD-V70シリーズをアップデートする方法

Arria GXデバイスのIEEE (JTAG)バウンダリ・スキャン・テスト

Chip PlannerによるECO

展開とプロビジョニングの概念

Cisco MXE のリカバリ

Autodesk Fusion 360 Autodesk Fusion 360 Honda 3D Fusion 360 CAD Honda EV Autodesk Fusion 360 Honda D 3D Web Rinkak 3D 2016 Honda 3D CEATEC JAPAN

VECLOS Audio Driver インストールマニュアル Windows 用 2 次へ ボタンをクリックする 対応 OS Windows 7 (32bit 版 64bit 版 ) Windows 8( 32bit 版 64bit 版 ) Windows 8.1( 32bit 版 64bit 版


Transcription:

CPLD ISP ISP この資料は英語版を翻訳したもので 内容に相違が生じる場合には原文を優先します こちらの日本語版は参考用としてご利用ください 設計の際には 最新の英語版で内容をご確認ください AN-630-1.0 アプリケーション ノート このアプリケーションノートでは MAX II および MAX V デバイスにおけるリアルタイム ISP(In-System Programmability) と ISP クランプ そしてこれらによって Quartus II ソフトウェア Jam Standard Test and Programming Language (STAPL) Player と Jam STAPL Byte-Code Player での使用方法について説明します インシステム プログラミング中に大部分の CPLD は I/O ピンをトライ ステートにして ボード上の信号レベルの衝突を回避します プログラミングが成功すると デバイスはユーザー モードに遷移し 新しいデザインが機能し始めます この通常のプログラミング モードに加えて MAX II および MAX V デバイスはリアルタイム ISP と ISP クランプ プログラミング モードをサポートします プログラミング モードおよびその用途については 次の項で説明しています 1 ページの リアルタイム ISP 4 ページの ISP クランプ ISP ISP リアルタイム ISP を利用すると デバイスの動作中にも MAX II または MAX V デバイスをプログラムできます デバイスがパワーサイクルした後の場合のみ 既存のデザインは新規のデザインに置き換わります この機能により システム全体の動作に影響を与えることなく デバイスのイン フィールド アップデートを実行することができます 通常の ISP 動作の場合 コンフィギュレーション フラッシュ メモリ () から への新規デザイン データのダウンロードは プログラミングの完了後に開始されます プログラミングおよびダウンロードの動作中に I/O ピンはトライ ステートの状態に維持されます ダウンロードが完了すると デバイスはリセットされユーザー モード動作に入ります 図 1 に 通常のプログラミングのフローを示します 101 Innovation Drive San Jose, CA 95134 www.altera.com 2010 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and STRATIX are Reg. U.S. Pat. & Tm. Off. and/or trademarks of Altera Corporation in the U.S. and other countries. All other trademarks and service marks are the property of their respective holders as described at www.altera.com/common/legal.html. Altera warrants performance of its semiconductor products to current specifications in accordance with Altera s standard warranty, but reserves the right to make changes to any products and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information, product, or service described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of device specifications before relying on any published information and before placing orders for products or services.

2 ISP ISP Programming Data 1 1 2 (Logic Array) ISP リアルタイム ISP モードでは のプログラミング中にも ユーザー フラッシュ メモリ (UFM) プログラマブル ロジック および I/O ピンは動作状態のままです t CONFIG 時間が経過した後 デバイスはユーザー モードに入ります 図 2 に リアルタイム ISP のフローを示します Programming Data Power Cycle (Logic Array) (Logic Array) Programming of (Device Remains Operational) Contents Downloaded (Device I/Os Tri-Stated) f f MAX II デバイスの t CONFIG 値については MAX II デバイス ハンドブック の DC and Switching Characteristics の章を参照してください MAX V デバイスの t CONFIG 値については MAX V デバイス ハンドブック の DC and Switching Characteristics for MAX V Devices の章を参照してください Quartus II ISP Quartus II ソフトウェアは リアルタイム ISP および ISP クランプ機能をサポートするために 下記のプログラミング ファイル フォーマットを生成します Programmer Object File (.pof) JEDEC JESD71 STAPL Format File (.jam) JAM Byte Code File (.jbc) これらのプログラミング ファイルは Quartus II Programmer で使用できます また.jam および.jbc ファイルはほかのプログラミング ツールでも使用できます

ISP 3 Quartus II Programmer で MAX II または MAX V デバイスをプログラミングする前に リアルタイム ISP 機能をイネーブルする必要があります この機能をイネーブルするには 図 3 に示すように Quartus II Programmer ウィンドウで Enable real-time ISP to allow background programming (for MAX II and MAX V devices) をオンにします Quartus II Programmer ISP Quartus II Programmer が.pof.jam または.jbc ファイルのプログラミングを開始すると MAX II または MAX V デバイスはリアルタイム モードに入ります Jam STAPL Jam STAPL Byte-Code Players ISP.pof から作成された.jam または.jbc ファイルを使用すると Jam STAPL または Jam STAPL Byte-Code Player を使用したリアルタイム ISP モードで MAX II または MAX V デバイスをプログラムできます.jam ファイルおよび Jam STAPL Player を使用したリアルタイム ISP の場合は コマンドライン プロンプトで以下のコマンドを入力します jp_23 -aprogram -ddo_real_time_isp=1 <file_name>.jam.jbc ファイルおよび Jam STAPL Byte-Code Player を使用したリアルタイム ISP の場合は コマンドライン プロンプトで以下のコマンドを入力します jbi_22 -aprogram -ddo_real_time_isp=1 <file_name>.jbc Player の実行可能ファイルの名前は Player のバージョンによって異なります 最新バージョンの Jam STAPL および JAM STAPL Byte-Code Player は アルテラ ウェブサイト (www.altera.co.jp) からダウンロードできます

4 ISP ISP ISP MAX II または MAX V デバイスが通常の ISP 動作に入ると すべての I/O ピンがトライ ステートとなり 内部ウィーク プルアップ抵抗で V CCIO にプルアップされます ただし デバイスが ISP 動作中のときには デバイスの I/O ピンをトライ ステートにしてはならない状況もあります 例えば 動作中のシステムで特定の信号 ( 出力イネーブル信号またはチップイネーブル信号など ) が I/O ピンの一部を使用したり I/O ピンが High または Low ロジック レベルになること あるいはデバイスが ISP モードのときには現在のステートを維持するよう要求することもあります MAX II および MAX V デバイスの ISP クランプ機能により デバイスをプログラムするときに Quartus II ソフトウェアでデバイスの各 I/O ピンを指定のステートに保持することができます デバイスを ISP クランプ モードで正しくプログラムすると これらの I/O ピンが解放され デバイスが新しいデザインに従って機能します デバイスがプログラミングの動作中と示すため この機能を使用することが出来ます デバイスが ISP クランプ モードに入ると 特定のピンをデバイスのユーザー モード動作のステートと異なるステートに設定します I/O ピンをトライ ステート ( デフォルト ) High または Low に設定でき またはピンの既存のステートをサンプリングして デバイスが ISP クランプ動作中にピンをそのステートに保持することもできます Quartus II ソフトウェアはユーザの設定に基づいて 各 I/O ピンのバウンダリ スキャン レジスタにスキャンする値を割り当てます これらの値は デバイスをプログラミングするときにクランプされるピンの状態を決定する ISP クランプ機能を使用すると I/O がトライ ステート値にクランプされている場合でも プログラミング中にウィーク プルアップ抵抗はディセーブルされます I/O ピンをクランプする前に まず SAMPLE/PRELOAD 命令を実行して 値をバウンダリ スキャン レジスタにロードします そして EXTEST 命令を実行して I/O ピンを SAMPLE/PRELOAD 実行中にバウンダリ スキャン レジスタにロードされた特定の値にクランプします デバイスが ISP クランプ モードに入ったときにピンの既存のステートをサンプリングし ピンをそのステートに保持するように選択した場合は 信号が安定したステートになることを確認しなければなりません サンプル セットアップ タイムは ダウンロード ケーブルやソフトウェアだけでなく TCK 周波数にも依存し 制御することはできないので 安定したステート信号が必要です トグルする信号 または長期間にわたってスタティックでない信号をサンプリングした場合 キャプチャした値は正しくないことがあります 図 4 に ISP クランプ動作を示します

ISP 5 ISP 1 Before Programming (User Mode) 2 During Programming (ISP Clamp Mode) 3 After Programming (User Mode) Programming Data (Core Logic) (Core Logic) (Core Logic) I/Os Drive Out According to Design I/Os Clamped to Specified States I/Os Drive Out According to New Design Quartus II ISP ISP クランプ機能を使用するには I/O ピンのステートを定義しなければなりません Quartus II ソフトウェアでは I/O Pin State File (.ips) または Assignment Editor を使用してピンのステートをクランプします 1 ISP クランプ機能を使用する前に Enable real-time ISP to allow background programming (for MAX II and MAX V devices) をオフにします.ips デバイスが ISP クランプ動作中の場合は Assignment Editor で設定をコンフィギュレーションしてデザインを再コンパイルすることなく.ips でピンのクランプ ステートを指定できます.ips ファイルは.ips クランプ動作中のすべてのピンのステートを定義します 新しい.ips ファイルを作成して ファイルにピンのステートを定義するか または既存の.ips ファイルを使用します デザインが同じデバイスとパッケージをターゲットとする限り 作成されたファイルはどのデザインでもデバイスをプログラムするのに使用できます.ips ファイルを.pof ファイルと共に使用します この POF ファイルにはデバイスをプログラムするためのプログラミング データが含まれています.ips を作成するには 次のステップを実行します 1. Tools メニューで Programmer をクリックして Quartus II Programmer ウィンドウを開きます あるいは ツールバーでの Programmer をクリックします 2. Quartus II Programmer ウィンドウで Add File をクリックして プログラミング ファイル (.pof.jam または.jbc) を Programmer ウィンドウに追加します 3. リストからプログラミング ファイルを選択します そして Edit メニューで ISP CLAMP State Editor をクリックします 4. ISP Clamp State Editor で デザインのピンのステートを指定します クランプ ステートは トライ ステート High Low またはサンプル / 持続の 4 つから選択します デフォルトでは すべてのピンはトライ ステートに設定されています 図 5 に ISP Clamp State Editor を示します

6 ISP 5. 変更後に.ips ファイルを保存します ISP Clamp State Editor また ISP Clamp State Editor を起動して新しい.ips を作成するには File メニューで Create/Update をポイントして Create/Update IPS File をクリックします Quartus II Programmer で使用する.ips を指定するには 次のステップを実行してください 1. プログラミング ファイルのロウを右クリックして Add IPS File を選択します また プログラミング ファイルのロウをクリックし そして Edit メニューでの Add IPS File をクリックして 図 6 に示す Select I/O Pin State File ダイアログ ボックスを表示させます 2. プロジェクトの.ips ファイルを選択し Open をクリックします Select I/O Pin State File 3. 図 7 に示すように 選択した.ips ファイルは Quartus II Programmer ウィンドウにリストされます

ISP 7.ips Quartus II Programmer 1 デバイスのプログラミングを開始する前に ISP CLAMP をオンにしてください.ips 内のピン ステート情報を.pof に保存することで 2 つのファイルが必要となる場合が回避できます デバイスを ISP クランプ モードでプログラムするには プログラミング ファイルのみが必要です また このプログラミング ファイルを使用して ISP クランプ用のピン ステート情報を含む.jam および.jbc ファイルを作成することができます.ips のピン ステート情報をプログラミング ファイルに保存するには 以下のステップを実行します 1. Quartus II Programmer で プログラミング ファイルおよび.ips ファイルを追加します 2. Save File をクリックします 図 8 に示すように Save Data To File As ダイアログ ボックスが表示されます 3. ファイル名を指定し Include IPS file information をオンにします 4. Save をクリックします

8 ISP Save Data To File As 1 I/O ピン ステート情報が保存された.pof は Quartus II ソフトウェアの ISP クランプ動作のみをサポートします サードパーティ ツールで ISP クランプが必要な場合は.jam または.jbc ファイルを使用する必要があります ISP CLAMP がオンにしたデバイスをプログラムするとき Quartus II Programmer はまず.ips ファイルを検索します ソフトウェアは.ips が見つからなかった場合のみ.pof からピン ステート情報を検索します Assignment Editor また Assignment Editor でピン ステートを定義してデザインをコンパイルすることもできます 生成されたプログラミング ファイルにはすべてのピン ステート情報が含まれます Assignment Editor でピン ステートを定義するには 次のステップを実行してください 1. ツールバーで Start Analysis and Synthesis をクリックします 2. Assignments メニューで Assignment Editor をクリックします 3. Category リストから I/O Features を選択します 4. To のカラムで デザインが ISP クランプ モードに入るときにクランプしようとするピンを指定します ピンの選択に Node Finder を使用します 5. ステート値を設定しようとするピンを指定した後 Assignment Name カラムでのすべてのピンに対して In-System Programming Clamp State を選択します 6. Value カラムで 各ピンのステートを指定します I/O ピンを High Low トライ ステートに設定でき またはピンのステートをサンプリングして保持することもできます デフォルトでは デバイスが ISP クランプ モードに入るときに ピンはトライ ステートになります 図 9 に Assignment Editor でピンのステートを定義する方法を示します 7. アサインメントを保存し デザインを再コンパイルします

9 Assignment Editor デザインを再コンパイルした後 ISP クランプ ステート情報は.pof に保存されます また.qsf ファイルで設定を表示することができます Quartus II Programmer で デバイスをプログラムする前に ISP CLAMP をオンにします Quartus II Programmer では Assignment Editor で設定した.pof より.ips 内の設定値が優先されるため Quartus II Programmer に.ips を追加しないでください.pof から作成された.jam および.jbc ファイルには ピン ステート情報が含まれます.jam.jbc ISP ISP クランプ用の.jam および.jbc ファイルにはすべてのピン ステート情報が含まれ.ips ファイルを必要としません.jam または.jbc ファイルを作成するには 常にピン ステート情報を持つ.pof を使用してください Assignment Editor を介してピン ステート情報を.pof に格納するか または.pof にピン ステート情報を保存することができます.jam または.jbc ファイルは それぞれの Jam STAPL または Jam STAPL Byte-Code Player あるいは Quartus II Programmer で使用できます 表 1 に 本資料の改訂履歴を示します 2010 年 12 月 1.0 初版

10