Microsoft PowerPoint LCB_8.ppt

Transcription

1 ( 第 8 回 ) 鹿間信介摂南大学理工学部電気電子工学科 論理記号 5. 論理機能記号と論理記号 5.. 論理機能記号 5..2 論理記号 5..4 ダイオードによるゲート回路 5..3 論理回路の結線と論理ゲートの入出力特性 (DTL & TTL) 演習 頻度 中間試験結果 最小 3 最大 (6 名 ) 平均 以上 86 人 (76%) 6 未満 27 人 (24%) 3 5 解答例は HP にあり 得点区間 % 8% 6% 4% 2% % 5.. 論理機能記号 ディジタル回路の論理ゲートの記法 論理ゲート : ND,O,NOT などの論理演算を行う電子回路 MIL 規格による論理記号の記述推奨比率 ND O MPLIFI ( 増幅器, バッファ ) 負論理動作 : NGTIONの 印をつけ 正論理動作と区別 NGTION ( 否定, 負論理 ) ND: 入力が全てアクティブのとき出力がアクティブ O : 入力のいずれかがアクティブのとき出力がアクティブ 正論理 ( アクティブH): 電位のHレベルを, Lレベルを と見なす 負論理 ( アクティブL): 電位のHレベルを, Lレベルを と見なす 本講義 : 電位 Hの状態を,Lの状態を 変数の肯定を, 否定を とする MIL : 米国軍用規格 (Military Standard) MIL-86: 論理機能記号に関する規定 JIS の論理記号もあるが 誰も使わない 出典 : WikiPedia ND NND

2 論理記号 回路をきれいに書く道具 5..2 論理記号 () テンプレート STDTL 論理回路定規 976- 定価 : 732 円 MIL 記号 ND ( 論理積 ) O ( 論理和 ) NOT ( 論理否定 ) フリーソフト Sch ( びーすけ 岡田仁史氏作 ) 最新版 Sch3V(Win7 対応 ) sc 情報 論理式 真理値表 = = + = 論理記号 (2) 論理記号 (3) MIL 記号 NND ( 論理積否定 ) NO ( 論理和否定 ) MIL 記号 XO ( 排他的論理和 ) XNO ( 対等 ) 論理式 = = + 論理式 = = 真理値表 真理値表

3 負論理出力 (NND,NO) の考え方 多入力論理記号の作図 () ND の否定が NND = NND ゲート O の否定が NO = NO ゲート < 問題 > 3 入力 NDで入力,をショートすると? () = = = 2 入力 ND に変身した! 多入力論理記号の作図 (2) 5..4 ダイオードによる ND ゲート こんな書き方はかっこよくないのでやめよう! V cc ( 電源電圧 ) V cc V cc クラゲ? イカ? のようだ D = = = = = = = D, : ダイオード 両ダイオード共 OFF の電圧降下なし 入力側が ON で電圧降下 出典 :

4 5..4 ダイオードによる O ゲート 5..3 論理回路の結線と論理ゲートの入出力特性 D =+ D, : ダイオード = = = 両ダイオード共 OFF 出力 は レベル = = = 入力 側ダイオード ON 出力 は レベル TTL-I の外観 (Top View) 論理ゲートは 多数の半導体スイッチ回路で構成した集積回路 (I) ピン番号 : 上面図左下から反時計回り 電源 : TTL-I の場合 V cc =5V を印加 実際の I は V cc と GND を接続しないと動かない! TTL-I のピン番号 (4 ピンの例 ) TTL-I の内部接接続 (74 4 回路 2 入力 NND ゲート ) 2 入力 ND ゲートの接続 プルダウン抵抗 V cc (5V) SW SW 2 ( アース ) ND ゲートの接続図 負荷 L I への電源接続を省略 の電位を Vcc,V 基準点にアース記号 (GND) を描いている 入力 : Vcc を接続 (SW-ON) 入力 : GND- 入力端子間に プルダウン抵抗 を挿入して GND レベルに設定 (SW-OFF) 入力 入力オープン です! ディジタルデバイスの動作原理 ( バイポーラトランジスタ ) V th V V th ベースがエミッタよりも V th (.6~.7V) 高ければオン V (a) トランジスタ Si トランジスタ 出典 : V <V th (b) トランジスタの等価回路

5 NOT 回路 ( バイポーラトランジスタ ) V (+5V) V (+5V) DTL-NND 回路 *DTL: Diode-Transistor Logic +V +V V in <.7V L V out V (5V) L V in.7v.7v I V out V = = D b D S I = = D b D S = (a) トランジスタOFF (b) トランジスタON 出典 : D,D2 共 OFF 入力側 D がON 出典 : TTL-NND ゲートの回路構成例 ( 標準 TTL) マルチエミッタトランジスタ Q 2 Q 2 DTL 回路のD,,D S を +V (+5V) マルチエミッタトランジスタで置換え Q の複数のエミッタは DTL 回路の 4 D, と同じ機能を果たす Q3,Q4による出力回路を Q 3 トーテムポール回路という D NNDゲート 3 Q 4 GND トーテムポール回路 出典 : 藤井 ディジタル電子回路 p.57 * トーテムポール回路 : 2 つのつのトランジスタをトーテムポールのように上下に重ね H 出力時は Q3 Q3を ON ONにし L 出力時は Q4 Q4を ON ONにする TTL-NND ゲートの動作 ( デジタル電子回路 ( 電子回路 Ⅱ) を履修してから見直して下さい ) Q 2 導通開始 V I =.6V Q 4 導通開始 V O =2.5V Q 4 飽和 V I =.4V 出典 : 藤井信生 ディジタル電子回路 pp.6-6

6 TTL-I の入出力特性とノイズマージン () TTL-I の入出力特性とノイズマージン (2) 出力 +5V 入力 +5V H H レベル V OH 2.4V H レベルノイズマージン.4V V IH 2.V V V OL.4V V IL.8V Lレベルノイズマージン.4V V L L レベル 出典 : 駆動能力 ( ファンアウト ) ファンインとファンアウト ( まとめ ) ファンアウト = の TTL-I I OL =6m I OH =4μ I IL =.6m I IH =4μ ファンイン = 必要 ファンイン の I なら 個のゲートを駆動できる 出典 :

7 TTL と MOS 汎用ロジック I TTL (Transistor Transistor Logic) ディジタル I の初期 : 抵抗 -Tr,Di-Tr,Tr-Tr の組合せ 性能の優れた Tr-Tr 形式が生き残った (TTL,962 年米 TI 社が発売 ) バイポーラトランジスタ (pn 接合で構成したトランジスタ ) で構成 動作速度, 消費電力共に中くらい 回路構成, 製造プロセスの違い : 74N( 略して 74),74LS,74S など MOS (omplementary Metal Oxide Semiconductor) 入力の電界で動作する論理 I MOS-FT と同じ構造で製造 (968 年米 社が開発 ) 入力抵抗が高く 入力電流が小さい 中速度動作, 低消費電力 74H,4/45 シリーズなど :74H は 74LS に代わり主流化