ch3

Transcription

1 3. ゲート回路の基礎 2018 年前期 ディジタル電子回路

2 3.1 CMOS インバータ i) 構造 G p V GSp V DD S p Q p Q p (pmosfet) は前章の説明とは上下が逆で, 上が S.S は B に接続されているので V GSp は V DD を基準として考える. つまり,V i V DD のとき,V GSp 0 となる. V i = V G V O G n V GSn S p Q n Q n (nmosfet) は前章の説明と同じく,S に接続された B を基準として電圧を考えれば,V GSn そのものにより FET が ON/OFF する. つまり,V i をゲート電圧として考えれば良い.

3 ii) 動作 V i =L のとき Ø pmosfet は V GSp が大きな負で ON Ø nmosfet は V GS =0 で OFF V DD V DD G p -V DD S p Q p :ON この部分がチャネルで抵抗を持つ V i = L=0 V V O V 0 =H=V DD Q n :OFF 0 V S p

4 V i =H のとき Ø pmosfet は V GSp =0 で OFF Ø nmosfet は V GS = が大きく正で ON V DD V DD G p 0V S p Q p :OFF V i = H=V DD V O V 0 =L=0V Q n :ON V DD S p

5 動作のまとめと特徴 Ø 入力と出力が反転 (invertor) として動作 :NOT 回路 V i Q p Q n V o 0 on off V DD V DD off on 0 Ø 上下の MOSFET が相補的 (complementary) に動作 CMOSFET, 略して CMOS と呼ばれる Ø 定常時は電流が流れず, 極めて消費電力が小さい

6 iii) CMOS インバータの構造 S.M. ジィー, 半導体デバイス第 2 版

7 iv) 入出力特性 ( 理想 ) nmosピンチオフ点 nmosオフ領域 nmos 飽和領域 nmos 線形領域 V o 5.0V V(n003) 4.5V 4.0V V 3.5V tn V DD=5V V2 V DD PMOS.dc V M2 V1 M1 NMOS 5 LTspice の解析回路 3.0V 2.5V V DD /2 R p V o =V DD R p /(R p +R n ) 2.0V 1.5V 1.0V V tp R n 0.5V V DD /2 pmos 線形領域 pmos 飽和領域 pmos オフ領域 0.0V 0.0V 0.5V 1.0V 1.5V 2.0V 2.5V 3.0V 3.5V 4.0V 4.5V 5.0V V i pmos ピンチオフ点

8 入出力特性 ( 実素子 : AO6408, AO6407) Ø nmosfetとpmosfetでチャネル抵抗が異なる nmos: 0.012Ω pmos: 0.034Ω V o V(n003) 5.0V 4.5V 4.0V 3.5V AO6407 V2 3.0V V1 M V M2 2.0V AO V.dc V V 0.5V 0.0V 0.0V 0.5V 1.0V 1.5V 2.0V 2.5V 3.0V 3.5V 4.0V 4.5V 5.0V V i

9 v) 動作点解析 V GSp V DD I DSp V DSp V DSn -V DSp =V DD I DSn = -I DSp V GSn -V GSp =V DD V DSn =V o V GSn =V i V i V GSn I DSn V DSn V O 上式の関係から V DSp は V DSn 軸上で V DD だけ正方向にずらす I DSp は I DSn 軸と正負反転 V GSp は V i =0V の時に -V DD, V i =V DD のときに 0V Ø nmos, pmos の I DS -V DS 曲線 ( 次ページ図 ) において, 等しい V i に対する 2 本の曲線の交点 ( 同じドレイン電流の点 ; 動作点 ) で,2 つの FET は動作する Ø 動作点 (V i と V o ) をプロットすると入出力特性が描ける.

10 動作点解析 -4.5V -4.0V -3.5V -3.0V -2.5V -2.0V -1.5V -1.0V -0.5V 0.0V -5.0V -270uA Id(M1) -240uA V i =0V (V GSp =5V) 動作点 ( この点を V i と V o でプロットすると入出力特性が得られる ) V i =5V (V GSn =5V) -210uA V i =0.5V (V GSp =4.5V) V i =4.5V (V GSn =4.5V) V i =3V V i =3.5V V i =4V -180uA -150uA -120uA -90uA 90uA -60uA -30uA 30uA V i =1V V i =1.5V V i =2V V i =2.5V 0uA Id(M1) 0uA 0.0V 0.5V 1.0V 1.5V 2.0V 2.5V 3.0V 3.5V 4.0V 4.5V 5.0V V DSn =V o V i =4V V i =3.5V V i =3V V i =2.5V V i =2V V i =1.5V V i =1V V i =0.5V V i =0V

11 vi) スイッチング動作 Ø インバータへの入力電圧変化 チャネルの状態変化 寄生容量の充放電 Ø 出力が確定するまでの時間遅れ 伝搬遅延時間 (propagation delay time) t p :V DD /2に達するまでの時間 寄生容量 : ゲート, ソース, ドレイン, ボディ間配線間, 配線 -GND 間 V DD V i V o 5.5V V(n002) 5.5V V(n003) 5.0V 5.0V 4.5V 4.5V 4.0V 3.5V 3.0V V i V O 4.0V 3.5V 3.0V 2.5V 2.5V 2.0V 2.0V 1.5V 1.5V 1.0V 1.0V 0.5V 0.5V 0.0V 0.0ps 0.5ps 1.0ps 1.5ps 2.0ps 2.5ps 3.0ps 3.5ps 4.0ps 4.5ps 5.0ps 0.0V 0.0ps 0.5ps 1.0ps 1.5ps 2.0ps 2.5ps 3.0ps 3.5ps 4.0ps 4.5ps 5.0ps

12 Ø 寄生容量 ゲート容量拡散容量 (n + -p 間 ) n + p 配線間容量配線 - 基板間容量 配線容量 さらに配線はインダクタンス成分を持つため スイッチング信号は共振的に変化する

13 Ø 出力側に C を付加 V2 PMOS M2 M1 NMOS C1 20p V1 5.tran 4u 5.0V V o V i V(n002) PULSE( u 0.01p 0.01p 1u 2u 5) V(n003) 4.5V 4.0V V i, V o 3.5V 3.0V 2.5V t plh 2.0V 1.5V t phl 1.0V 0.5V 0.0V 0.0us 0.5us 1.0us 1.5us 2.0us 2.5us 3.0us 3.5us Time

14 Ø 実素子 AO6407 M1 V2 5.tran 60n V1 M2 AO6408 PULSE(0 5 5n 0.01n 0.01n 20n 40n 4) 5.0V 4.5V 4.0V 3.5V 3.0V 2.5V 2.0V 1.5V 1.0V 0.5V V o V i V(n002) V(n003) 0.0V 0ns 5ns 10ns 15ns 20ns 25ns 30ns 35ns 40ns 45ns 50ns 55ns 60ns

15 Ø H L への遷移 (Vi: L H) V DD t =0 t=0 で V GD =0, V GS =V DD だから nmosfet は ON でドレイン端はピンチオフ. このとき, ドレイン電流 I Dn は飽和電流 ( 一定電流 ) で I Dsat I Dsat = K(V GS V tn )2 2 = K(V DD V tn )2 2 V i = H at t =0 ON at t=0 q =CV DD C L この一定電流で C L が放電されると近似すると, 蓄積された電荷が 1/2 まで放電される時間は t phl = q 2I Dsat = C L V DD K(V DD V tn ) 2 放電が進むと V GD は閾値電圧 V t を越え, ドレイン端も ON となり,FET は抵抗領域で動作し,V D が 0 V になるまで速やかに放電される.

16 Ø L H への遷移 t plh = C L V DD K(V DD V tp ) 2 V i = L at t =0 V DD Ø 伝搬遅延時間 t p = t phl + t plh 2 V t << V DD として t p C L KV DD t =0 q =0 at t =0 C L 伝搬遅延時間を短くするには C L を小さく,V DD を大きく,K を大きく 例 :V DD =5V, C L =50pF, K=2x10-3 のとき,t p =5ns キャリアがチャネルを通りやすくする

17 演習問題 1 次の回路で sw オンで定常状態に達した後, スイッチを開いた. 十分に時間が経った後の V o を求めよ. ただし, V t =1V とする. V i =0V V DD =5V t=0 C L V O 1. t=0 で C L は放電されており V O =0V. 2. sw OFF の直後は V O =0V, つまり V GD =0V V t =-1V であるから FET はドレイン端でピンチオフ. 一方,V GS = - 5V であるから FET は ON で飽和領域動作.V GS は負に大きく, 大きな一定の飽和電流で C L を充電する. 3. その後,V O = V t, つまり V GD =V t に達すると FET は抵抗領域になり指数関数的に充電が進む. 4. 以降,V GD <V t,v GS <V t であるから FET は ON を維持し,t で V O =5V となる.

18 演習問題 2 前問と同様に, 十分に時間を経た後の V o を求めよ. V i = 5V V DD =5V t=0 ON at t=0 C L V O 1. t=0 で C L は充電されており V O =5V. また,V GS =5V>V t =1V であり FET は ON. 2. sw OFF の直後は V O =5V, つまり V GD =0V V t =1V であるから FET はドレイン端でピンチオフしており, 飽和領域の大きな一定電流で C L は放電される. 3. その後,V O =V DD -V t =4V に達すると V GD =V t となり,FET は抵抗領域で動作し, さらに放電が進む. 4. さらに放電されても,V GD >V t,v GS >V t であるから FET は ON を維持し,t で V O =0V まで放電される.

19 演習問題 3 前問と同様に, 十分に時間を経た後の V o を求めよ. V i = 0V V DD =5V t=0 ON at t=0 C L V O 1. t=0 で C L は充電されており V O =5V. また,V GS =-5V<V t =-1V であり FET は ON. 2. SW OFF の直後は V O =5V, つまり V GD =0V>V t =-1V であるから FET はドレイン端でピンチオフしており, 飽和領域の一定電流で C L は放電される. 3. その後,V O が減少 (V GS が減少 ) すると, 飽和電流もどんどん低下し,V O の低下はどんどん緩やかになる. 4. さらに,V O = V t =1V に達すると V GS =V t =-1V となり, ソース端もピンチオフ. これは FET OFF 状態 (body=s だから反転層ができない ). つまり, その状態で電流は止まり,t でも V O =1V.

20 演習問題 4 前問と同様に, 十分に時間を経た後の V o を求めよ. V i =5V V DD =5V t=0 C L V O 1. t=0 で FET はソース端はチャネルが形成されており, ドレイン端はピンチオフ. 飽和領域の一定電流で C L は充電される. 2. さらに,V O =4 V に達すると V GS =V t =1V となり, ソース端もピンチオフし,FET OFF. つまり, その状態で電流は止まり,t でも V O =4V.

21 演習問題 5 演習問題 1 4 で.V o の時間変化の概形を描け. ( 単純な exp カーブでは無いことに注意 ) 演習問題 1 の時間変化グラフ V o [V] 演習問題 3 の時間変化グラフ V o [V] 5 ピンチオフ ( 飽和領域 ) 5 ピンチオフ ( 飽和領域 ) exp カーブ FET OFF 1 V t 1 V t 0 抵抗領域 t 0 t V GD =-1V V GS =-1V

22 演習問題 6 CMOS インバータでプルアップ側を nmosfet に, プルダウン側を pmosfet とした場合, 出力電圧の定常値とスイッチング特性について説明せよ.

23 vii) 電力損失 Ø 負荷容量の充放電電流 充電時 ( 出力 : L H) 電源から供給されるエネルギー : V i = L at t=0 V DD I Dp CV DD 2 キャパシタに蓄積されるエネルギー : W C =CV DD2 /2 pmos のチャネル抵抗などでの消費 : CV DD2 /2 主に熱になる. 一部は電磁波 ( ノイズ ) として輻射 t=0 I Dn C L 放電時 ( 出力 : H L) W C は nmos で消費される V i = H at t=0 ON at t=0 C L

24 以上,H L H の 1 サイクルで CV DD2 [J] のエネルギーがインバータに供給され, 主に熱となり放出される. f [Hz] で動作すると p=fcv DD 2 [W] の電力が消費される. [W]=[J/s] ここで,C=nC L +C pd である. つまり,pは単位時間の n: ファンアウト数エネルギー消費 ( 電力 ) C L : 負荷容量 ( ゲートの入力容量 ) C pd : 電力消費等価容量 ( ゲート内の等価容量 20pF) ファンアウト数 n=3

25 Ø 貫通電流による消費電力 入力電圧が V DD /2 付近の状態 ( 禁止入力 ) で nmos, pmos ともに導通して流れる電流による電力消費 CMOS を低電圧化し, しきい値電圧を下げると貫通電流が流れる時間は長くなる スイッチングによる電力消費の 15% 程度 Ø リーク電流 オフ電流による消費電力 オフ状態の MOSFET にはサブスレッショルド電流が流れる LSI の微細化に伴い, ゲート絶縁膜が薄くなったことによるトンネル電流の増加 高い誘電率を持つ high-k 材料を用い, ゲート絶縁層を厚くすることで対策 以上の和が CMOS 論理回路の消費電力 LSI を微細化 低電圧化 高速化すると消費電力が増える傾向

26 Ø 例 1 Ø 例 2 C=30 pf, V DD =5 V, f=1 GHz のとき p=75 μw Core2 duo (intel, 2008 年 ): 45nmプロセス,2GHz, V DD =1V, ゲート数 10 8 個 ( トランジスタ数 4 億個 ) p=2μw とすると total 200W.spec sheet 値は 60W 100W ARM11: 0.4mW/MHz, 400MHz で動作させると 0.16W シンプルな構成で低消費電力化 Core2 duo は 500mW/MHz V DD =1V だと 3µW に低下し エネルギー消費を大きく低減できる 微細化により寄生容量が下がり, 高速動作が可能 パワーマネジメントにより動作周波数, 動作電圧, 動作回路を制御し, 消費電力を下げている ARM プロセッサはスマートフォン, ゲーム機などで用いられるプロセッサ

27 3.2 TTL TTL (Transistor-Transistor Logic) Ø 商用化された最初の汎用ゲート Ø バイポーラトランジスタ (BJT) により構成 Ø 定常的に電流が流れて動作する Ø 電源電圧 :V CC =4.5V 5.5V TTL レベル Ø 入力 : H 2.0V, L 0.8V Ø 出力 : H 2.4V, L 0.4V 3.4 節で再度説明 B C E BJT B: ベース C: コレクタ E: エミッタ MOSFET 系の電源電圧はドレイン電圧であり V DD, BJT はコレクタ電圧で V CC と書かれる事が多い.

28 TTL インバータの入出力特性 ( 典型例 ) 論理 0 の保証出力範囲論理 1 の保証出力範囲 V o [V] 禁止領域 論理 0の許容入力範囲 禁止領域 V i [V] 論理 1 の許容入力範囲 5V

29 3.3 トランスミッションゲート 回路構成と動作 V i S p G p V cp =0V D p V O = S SW p SW n = S = A S Y D n S n G n V cn =V DD S S Ø S=L のとき V i -V o <V DD -V t のとき SW p,sw n はいずれか, あるいは両方が ON Ø S=H のとき SW はいずれも OFF V cp V cn の範囲の電圧をスイッチできる : アナログスイッチ

30 例 A sw 1 A=L のとき,SW 1 が ON となり Y=B A=H のとき,SW 2 が ON となり Y=B B A A Y A B Y L L L L H H A sw 2 H L H H H L Y=A B+AB =A XOR B XOR: 排他的論理和 (exclusive OR)

31 3.4 CMOS インバータの特性 汎用ロジック IC Ø 74 シリーズ :TTL 汎用論理ゲート 7404: hex invertor(6 回路インバータ ) 74S04: Schottky 74LS04: low power Schottky 74HC04: high speed CMOS 74AHC04: advanced high speed 74VHC04: very high speed Ø 4000 シリーズ :CMOS 汎用ゲート 4069: hex invertor Ø 歴史 74 シリーズ :1962 年 Texas Instruments 4000 シリーズ :1968 年 RCA MOSFET: 1959 年 CMOS: 1963 年 SOIC パッケージ ( 表面実装用 ) ~2cm ~0.8cm 14pin DIP パッケージ ( スルーホール基板用 )

32 74VHC04( 低電圧 hex invertor) の例 Ø 電源電圧 V CC =2V 5.5V Ø 入力電圧レベル V IH =0.7 V CC, V CC =4.5V のとき V IH =3.15V V IL =0.3 V CC, V CC =4.5V のとき V IL =1.35V Ø 出力電圧レベル V OH =3.94V V OL =0.36V

33 DC Ta = 25 C Ta = 40~85 C V CC (V) TC74VHC04F ~10mm H V IH L V IL H L V OH V OL V IN = V IL V IN = V IH I OH = 50 A I OH = 4 ma I OH = 8 ma I OL = 50 A I OL = 4 ma I OL = 8 ma I IN V IN = 5.5 V or GND ~ ~ ~ V CC V CC V CC V CC ±0.1 ±1.0 A I CC V IN = V CC or GND A V V TC74VHC04FT ~5mm TC74VHC04FK ~4mm AC (input: t r = t f = 3 ns) t plh t phl Ta = 25 C Ta = 40~85 C V CC (V) C L (pf) 3.3 ± ± ns SOP14-P A TSSOP14-P A VSSOP14-P : 0.18 g () : 0.06 g () : 0.02 g () C IN pf C PD () 18 pf : C PD IC I CC (opr) = C PD V CC f IN + I CC /6 () 東芝 74VHC04 のデータシートから抜粋

34 CMOS の入出力電圧と TTL レベル V o [V] CMOS TTL 3.94V H 出力の電圧範囲 H 入力の許容範囲 G 1 G V V 3.15V 0.36V L 出力の電圧範囲 L 入力の許容範囲 1.35V 0V 2 禁止入力 2.4V (V OH : H レベル最小出力値 ) 2.0V ( V IH : H レベル最小入力値 ) V 禁止入力 0.8V ( V IL : L レベル最大入力値 ) 0.36V 0.4V ( V OL : L レベル最大出力値 ) H-L 間の差, 許容幅が小さい ( ノイズマージンが小さい )

35 ノイズマージン Ø CMOS の場合 G 1 の H 出力の最小レベルに振幅 -0.79V のノイズが加わると G 2 は L と誤認識する 3.94V 0.79V 3.15V G 1 G V 1.35V 0.36V Ø TTL のノイズマージンは小さい G 1 の L 出力の最大レベルに振幅 +0.99V のノイズが加わると G 1 は H と誤認識

36 演習問題 TTL のノイズマージンについて説明せよ. また, CMOS の出力を TTL に接続する場合,TTL の出力を CMOS に接続する場合について, 論理レベルの整合性とノイズマージンについて説明せよ.

37 3.5 バッファ バッファ : 論理的な機能は無いが, 波形整形や駆動能力の向上に用いられる Ø 波形整形 : 非ディジタル的な電圧変化をディジタル信号に変換. V V = t t Buffer

38 Ø バッファとしてオープンドレインゲートを用いることで, 駆動能力を上げることができる. 信号の伝送 リレーや LED の駆動 TTL の場合はオープンコレクタと呼ぶ Ø オープンドレイン : プルアップ回路をなくし, 切り離されたドレインを出力端子とする. V DD V i D V O V i プルアップ抵抗 V DD Y=A V i 数 10mA 高輝度 LED S nmos ON: 出力は 0V OFF: 出力は不定 大電流 sink 可能なドレイン出力 : 大きな I D に耐える nmos を使う. 発光ダイオード (LED) を ON/OFF