Microsoft Word - 論理回路10.doc

Transcription

1 2. 論理設計 () 組合せ回路. 概説 表 SCII コードの例 アナログ装置では量や数を 電圧の大きさ や 針の振れる角度 などで表現している それに対して, 進 2 進 6 進 英数文字 コンピュータなどのディジタル装置では量や数を # 進数で符号化し, 表現している 我々人間は数を符 号化するために 2 9 という 通りの文字を用いているが, ディジタル装置の中では F 3 / 49 3 と の2 値しかなく, と の組み合 わせで量 ( 一般には 情報 ) を表している 例え ば,4ビットの2 値符号を組み合わせた場合,2 4 =6 通りの量 ( 情報 ) を表現できる コンピュータやディジタル装置の内部では数や : 量だけでなく, 文字や制御信号, 命令なども2 値符 9 5 Z 号で表現している 表 は文字を表現するSCIIと 呼ばれる文字コードの一部である この表にしたがって, 英字, 数字, 記号 (@, #,?, ) を8 個の2 値符号の列, すなわち8ビットの2 進数で表現する ディジ b 22 7 z タル装置内のハードウェアでは,2 値符号を表現す るのにスイッチがONかOFFか, トランジスタが導 通か非導通かなどの状態に対応させている このように2 値に符号化されたデータ ( ディジタルデータ ) を処理するために, コンピュ ータやディジタル装置ではさまざまなディジタル演算素子 ( 各種ゲート, フリップフロップ など ) が使われている この実験では, それら演算素子の動作を調べ, それらを組み合わせ ていろいろなディジタル回路やディジタル装置が実現できることを理解する 2. ディジタル演算とブール代数ディジタル装置内では, と の二つの値だけをとる2 値変数の演算を組み合わせて演算が行われる 2 値変数を対象とした演算はブール代数 (oolean algebra) という数学に基礎を置いている ブール代数の基本演算には, 論理積 (ND, ), 論理和 (OR,+), 否定 (NOT, ) の演算があり, それぞれ次のように定義される 論理積 ( ND, ) : すべての入力変数がのとき結果がとなる = = = = 論理和 ( OR,+ ) : 入力変数が少なくとも一つであれば結果がとなる + = + = + = + = 否定 ( NOT, ) : 入力変数を反転させた値が結果となる =, = なお, 論理演算の優先順位は, 括弧 > 否定演算 > 論理積 > 排他的論理和 > 論理和の順である 32

2 ブール代数に関して, 表 2 に示す基本則が成り立つ これらの基本則はディジタル回路を 学ぶ上で必須の事項であるので, 必ず理解しておかなければならない () ベキ等則 (2) 相補則 (3) 対合則 (4) 単位元 (5) 零元 (6) 交換則 (7) 結合則 (8) 分配則 (9) 吸収則 ドモルガン () DeMorgan則 表 2 ブール代数の基本則 X X = X X X= X=X X =X X = X Y=Y X (X Y) Z=X (Y Z) X (Y+Z)=X Y+X Z X (X+Y)=X+X Y=X X Y=X+Y X+X = X X+X= X+= X+=X X+Y=Y+X (X+Y)+Z=X+(Y+Z) X+(Y Z)=(X+Y)(X+Z) X+(X Y)=X (+Y)=X X+Y=X Y 3. ディジタル演算と基本ゲート 論理積, 論理和, 否定などの論理演算を行なうハードウェア素子をゲート (Gate) といい, それぞれNDゲート,ORゲート,NOTゲートと呼ぶ(NOTゲートのことをインバータとナンドノアイーオア呼ぶこともある ) この他にも,NND やNOR,EOR( またはXOR,Exclusive OR) などの基本ゲートがある 図 にそれら基本ゲートを示す コンピュータ内部の演算回路や大小比較, 符号選択, データ切換えなど多種多様な回路はこれら基本ゲートを組み合わせて作ることができる 真理値表記号式名称真理値表記号式名称 入力出力 Y 入力 出力 Y Y = ND 論理積 入力出力 Y Y Y = NND Y Y Y = + OR 論理和 Y Y Y = + NOR Y Y Y = EOR 排他的論理和 注 : 記号は NOT 演算を意味する すなわち, はと等価である また は DeMorgan 則により, Y Y Y = NOT 論理否定 Y= = + であり, と等価である 図 基本ゲート 33

3 ゲートには 2 入力だけでなく, 多入力のゲートもある それらも 2 入力のゲートによって置き換えて考えることができる 例えば 3 入力の ND ゲートは図 2 のように置き換えられる このような多入力の演算を考える場合, わざわざ真理値表を作成して出力結果を調べるよりも, 演算の意味を考えた方がわかりやすい C Y= C C Y=( ) C= C 4. フリップフロップ (Flip Flop) 図 2 3 入力 ND ゲートの例 コンピュータのように逐次的に演算を行う装置の中では, S データを一時的に保存する記憶素子が必要になる フリップ ( ) フロップはビットのデータを記憶する素子である フリップフロップは, 値を書き込む方法によってS-R 型, J-K 型,D 型などのいくつかの種類がある 例えば, 図 3に示す2 個のNORゲートからなる回路はS-R 型フリップフロップ R と呼ばれる S-R 型フリップフロップには S (Setの意味) 及び R (Resetの意味) という入力端子があり, とい 図 3 S-R 型フリップフロップ回路 う出力端子がある ( はを反転した値を出力する ) (S=,R=) とするとフリップフロップには が記憶され, 出力端子 から が出 力される (S=,R=) とすると が記憶され, 出力端子 から が出力される また,(S=,R=) とすれば, 直前にフリップフロップに記憶された値がそのままいつま でも保持される このようにS-R 型フリップフロッ プは 記憶 機能をもつ 一方, 図 4に示す回路はD 型フリップフロップと呼 ばれ, D(Data) および CK(Clock) という入 力端子があり,CKがからになる時点( 立上りエッ ジ, 図では の記号で表す ) でDに入力されている 値を回路内部に記憶する この記憶した値は, 再び CKがからへの変化が起こるまで保持される 図 5 にD 型フリップフロップ (7474) の動作とタイミング図を示す R-S 型フリップフロップ,D 型フリップフロップともに, ビットのデータを記憶する機能は同じであるが, 回路内部の状態が時間的に推移する順序回路 ( 次回テーマ ) では, フリップフロップに CK D () 図 4 D 型フリップフロップ回路 データを記憶する時刻 ( タイミング ) を回路全体で統一したほうが, 誤動作や不安定な動作 を防止できるため, 一般的な論理回路の設計においては, 回路全体を共通のクロック信号で 動作させる 同期型 と呼ばれる回路形態が使われる D 型フリップフロップは同期型回路 を実現する素子として利用される 34

4 入力端子 CK に加わる信号 ( クロック ) 入力端子 D に加わる信号 出力端子 に現れる信号 D 型フリップフロップの動作表 PR CLR CK D D CK PR CLR 時間 t t2 t3 t4 t5 t6 t7 D 型フリップフロップのタイミングチャート (), ( 出力 ) と は特別の場合を除いて, 互いに反転した値を出力する すなわち,= ならば =,= ならば = (2) PR,CLR( 厳密にはそれぞれ PR,CLR)( 入力 ) PR( プリセット ) に を加えると = 2 CLR( クリア ) に を加えると = これらの信号が入力されている間は,CK の入力を無視し, 解除 ( にする ) した後もその状態を保持する 3 PR と CLR を同時に にすると,2が同時に起こる ( すなわち, は両方とも になる ) ただし一方を先に解除すればまたは2 に従い, 反対側の出力は になる 同時に解除した場合は, のうちどちらが になるかは不定である ( 素子のバラツキや負荷の大小によって決定される ) (3) D( 入力 ) PR,CLR が共に のときに CK が から になると ( で表す ), その瞬間の D の値 ( か ) を に出力する (4) CK( 入力 ) クロック入力 記号は, 信号の立ち上がりの瞬間にだけ動作することを表す 動作表では上向き矢印を付けている 図 5 D 型フリップフロップ (7474) の動作 5. 実験装置と使用部品 実験には扱いやすい TTL(Transistor-Transistor-Logic: トランジスタを利用した論理演算素子 ) タイプの IC を用いる IC の型番とピン接続は規格表で調べる TTL-ICには, 消費電力や動作速度などの違いにより,LS,LS,S,Fなどのシリーズがあるが, 論理的な動作はすべて同じで, ピン配置も同じである 図 6はLSシリーズの74LS8の例であるが, 規格表でこのICを調べる場合は,748の項を探せばよい ICの型番 ( 表面にプリントされている ) 例 : xx74ls8n 製造メーカを示す記号 LS シリーズを示す 他に LS や S, F などがある 丸い 欠け を左に位置させる VCC +5V GND 番ピン 図 6 ICの型番の読みかた IC 間を接続する配線には,ICや配線材を差し込むだけで結線できる図 7に示すテストボードを利用する このテストボードには,+5V の電源, 回路に, のデータを与えるためのスイッチ, 回路の出力結果を表示するためのLEDが配置されている 35

5 横につながっている 5V や V(GND) の供給用 溝をまたいで IC をはめ込む 接触不良に注意 縦につながっている IC 間の接続に使用 図 7 テストボード (IC の搭載部分 ) 6. 実験上の注意 製作した回路はかならずその場で記録せよ 後になってからでは正確に思い出せない TTL は電源電圧 5Vを供給しないと動作しない テストボートから供給される電源 (5V) とグランド (V) を, それぞれすべてのICのVCC 端子とGND 端子に接続すること 図 8のようにTTL ICの出力端子と出力端子を結んだり, 出力端子を電源電圧端子やグランドに直接つないだりしてはいけない 正常に動作しないばかりか, ICを破壊させる恐れがある 例えば, 出 力端子の一方が で, もう片方が になった場合, 出力端子間に許容量を越えた電流が流れてしまい,ICが破壊される 出力端子は結ばない出力端子は入力端子へ 図 8 IC 接続時の注意 ICの足は折れやすいので注意 とくにテストボードからICを取り外すときには必ず備え付けの治具 (ICピック) を使って, 力が局部にかからないように十分注意して取り外すこと なおICを破損したときは, 担当教員に申し出て新しいものと交換してもらうこと そのまま放置しておくと, 次の実験グループが迷惑する ICを壊しても減点の対象としないが, 壊した後の処置が悪いときは減点する 配線材 ( ジャンプワイヤ ) の先端部分も折れやすいので注意 とくに, 短い配線材で無理に長い距離を接続しようとすると, 必ず足を曲げてしまう そのような場合には長い配線材を用いるか, 一度別のポイントで中継するかし, 無理な使い方はしないこと ICの抜き差しを行う場合は, 必ずテストボードの電源を落として行うこと 第 週目の実験の終了時点では, 机上はそのままに放置してよい しかし3 日目終了後は, 部品類を初回のとおりに元に戻し, 机上を整理すること 36

6 7. 実験課題 I 基本回路と警報問題 ( 多数決問題 ) = 日目の実験 = この実験ではテストボードを使って実験を行う 入力はトグルスイッチ (DTの部分) に接続し, 出力は赤のLED( 発光ダイオード :INDICTORの部分) に接続して実験結果を確認する なお, トグルスイッチは下側に下げると, 上側に上げるとが出力される また, 赤色 LEDはで消灯し,で点灯する () 基本回路の動作確認 2 入力 ND(748) 2 入力 OR(7432) および2 入力 EXOR(7486) の3ICをそれぞれ単独に入力と出力を接続する それぞれの基本回路の動作を確認し 真理値表を作成する (2) 警報問題 ( 多数決問題 ) とは,,C の三つのセンサーがあった時, その二つ以上のセンサーがオン (=) になった時, アラームFをオン (=) にする (3) 真理値表とカルノー図を作成し, 最も簡単な論理式を作る C F C F= 図 9 真理値表の作成とカルノー図の作成 (4) 論理式から論理回路を作成する F C F= + C+ C 図 論理式からの論理回路 37

7 (5) IC を意識した論理回路を作成する 2 ND 論理積 748 C 2 ND 論理積 ND 論理積 2 OR 論理和 OR 論理和 F F= + C+ C 図 IC を意識した論理回路 この論理回路は748(2 Input ND) と7432(2 Input OR) の二つのICで作成することができる 論理回路図にICのピン番号を記入すると次の配線がスムーズに行く (6) ICの搭載と配線テストボードにICを搭載し, 配線を行う 入力はトグルスイッチ (DTの部分) に接続し, 出力は赤のLED( 発光ダイオード :INDICTORの部分) に接続して, 真理値表の通りに動作することを確認する +5V DT5(C) DT7() DT6() INDICTOR 7 GND 図 2 IC と実体配線図 38

8 8. 実験課題 II 4ビット全加算器 =2 日目の実験 = この実験ではテストボードを使って実験を行う 入力はトグルスイッチ (DTの部分) に接続し, 出力は赤のLED( 発光ダイオード :INDICTORの部分) に接続して実験結果を確認する なお, トグルスイッチは下側に下げると, 上側に上げるとが出力される また, 赤色 LEDはで消灯し,で点灯する () 図 3に示す回路は2 進法加算における 桁分に相当する全加算器である この真理値表を作成しなさい (とは入力データ C は下の桁からの桁上げ,C は上の桁への桁上げ Σは加算結果 ) C C Σ C Σ C 図 3 ビット加算器と真理値表 (2) 図 3のビット加算器を4 組作り,Carryを接続することによって4ビット全加算器を作成する 使用するICは,748(2 Input ND) が2 個,7432(2 Input OR) が 個, 7486(2 Input EX-OR) が2 個である 計 5 個のICで4ビット全加算器ができる (3) IC を意識した論理回路を作成し, 論理回路図に IC のピン番号を記入する (4) IC 間の配線を行う ビットずつ結果を確認しながら配線するのが良い (5) 入力,の各 4ビットはトグルスイッチ (DTの部分) に接続し, 出力 Σ(4ビット ) は赤のLED( 発光ダイオード :INDICTORの部分) に接続して4ビット全加算器の動作を確認する ( 最上位のCarryもINDICTORに接続しておくこと ) (4) とくに4ビットを符号付 2 進数とすると,7+(-7)=であることを確認すること (-7を2の補数表示にすること 出力 Σ(4ビット ) がとなり, 最上位のCarryがになること ) =2 日目の実験終了 = 39

9 2. 論理設計 (2) 順序回路. 概説ディジタル回路は, 組合せ回路と順序回路とに大別される 組合せ回路とは, 回路の出力が現在の入力だけによって確定する回路形態である 一方, 順序回路は, 回路内部に 状態 をもち, 現在の入力と回路内部の状態とによって出力が確定する回路形態である 順序回路では現在の入力が同じであっても, 過去の入力の履歴によって異なる出力を与える 一般に順序回路は図 に示すように組合せ回路部分と過去の状態を記憶する記憶回路によって構成さ x y x2 y2 れる さらに順序回路は, 同期型順序回路と非同期 型順序回路とに大別できる 同期型順序回路は回路 xn yn 全体が共通のクロック信号によって動作する回路形態である 非同期型順序回路は異なる種類のクロッ クを使ったり, あるいは共通のクロックを使わず に, 個別の出力を状態保持のためのクロックに使ったりする回路形態である 典型的な順序回路として記憶回路カウンタがある カウンタはクロック入力の数を計数する回路であり, 過去に入力されたクロック数を図 順序回路の一般的構成記憶し, 新たにクロックが入るとそれをカウントアップする ( 図 2) カウンタはフリップフロップを使って容易に作ることができる フリップフロップ 個で ビットの計数を行うことができ,n 個接続すれば n ビットの計数を行うことができる このように 2 進で計数を行うカウンタをバイナリカウンタという 組合せ回路 出力入力クロック C ( C )= ( 桁上げアリ ) 図 2 3 ビットカウンタのタイムチャート カウンタを動作の上から分類すると, 非同期型カウンタと同期型カウンタに分けられる 図 3 に示す非同期型カウンタは, 前段のフリップフロップの出力を次段のフリップフロップのクロック入力とする これはリップルカウンタとも呼ばれ, 構造が簡単であるが, 各ビットの桁上がりが逐次的に伝搬される構造になっている このためフリップフロップの遅れを 段あたりτ d とすると,N ビットのカウンタ (N 段のフリップフロップ ) では出力が確定するのに Nτ d の遅れ時間を伴う それに対し, 図 4 に示す同期型カウンタでは共通のク 4

10 ロック入力に同期してカウントが行われる 同期型カウンタは各フリップフロップに共通のクロックを入力し, 全ビットの出力を同時に確定する 同期型回路の構成は非同期型回路に比べ複雑になるが, ハザード ( 伝達遅延による信号のばらつき ) に伴う動作の不安定さを生じることはなく, 回路の動作が安定する D C C D D D D クロック D クロック 図 3 非同期型カウンタの回路 図 4 同期型カウンタの回路 2. 実験課題 III 順序回路の設計 ( 同期型 3 ビットカウンタの設計 ) =3 日目の実験 = () 3 ビットカウンタの真理値表を図 5 に示す この表からカウントアップ後の,,C に関するカルノー図を作成し, カルノー図から導かれる最も単純な論理式を書きなさい 真理値表 カウントアップ後の値 C C 図 5 3 ビットカウンタの真理値表 4

11 カウントアップ後の に関するカルノー図 C カウントアップ後の 論理式 カウントアップ後の に関するカルノー図 C カウントアップ後の 論理式 カウントアップ後の C に関するカルノー図 C カウントアップ後の C 論理式 C (2) 論理式から論理回路の作成最も単純な論理式を用いると,3ビットカウンタは3 個のフリップフロップと 個の 2 Input ND および2 個の 2 Input EX-OR で作成することができる 42

12 (3) IC を意識した論理回路を作成し, 論理回路図に IC のピン番号を記入する フリップフ ロップは D 型フリップフロップ (7474) を 2 個用いる 2 Input ND(748) 個と 2 Input EX-OR(7486) 個の計 4 個の IC で 3 ビットカウンタを実現する (4) テストボードに 4 個の IC を配置して,IC のピンの配線を行う (5) D 型フリップフロップ (7474) の CK はテストボードの CLK に接続する CLOCK は Hz 側にしておく また PR( プリセット ) はテストボードの PULSE の側に接続し, CLR( クリア ) もテストボードの PULSE の側に接続する (6) 3 ビットのフリップフロップの出力 (,, C) を INDICTOR に接続する (7) 電源 (POWER) を入れ, テストボードの PULUSE を押すと INDICTOR がになる この後 秒間隔でカウントアップされることにより動作テストを確認する =3 日目の実験終了 = 43

13 実験資料 ( 使用 TTL ピン接続 ) 74 (2 Input NND) 742 (2 Input NOR) 744 (Inverter) Vcc 4 4 4Y 3 3 3Y Vcc 4Y 4 4 3Y Vcc 6 6Y 5 5Y 4 4Y Y 2 2 2Y GND Y 2Y 2 2 GND Y 2 2Y 3 3Y GND 748 (2 Input ND) 74 (3 Input NND) 74 (3 Input ND) Vcc 4 4 4Y 3 3 3Y Vcc C Y 3C 3 3 3Y Vcc C Y 3C 3 3 3Y Y 2 2 2Y GND C 2Y GND C 2Y GND 7432 (2 Input OR) 7474 (D-FF with PR/CLR) 7486 (2 Input EX-OR) Vcc 4 4 4Y 3 3 3Y Vcc CLR 2D 2CK 2PR Vcc 4 4 4Y 3 3 3Y D PR CLR CK CK CLR D PR Y 2 2 2Y GND D CK PR GND CLR Y 2 2 2Y GND 実験資料 ( テストサーキットボックス ) 44