LTC4270/LTC ポートPoE/PoE+/LTPoE++PSEコントローラ

Transcription

1 特 長 n 12 PSE n IEEE 802.3at 1 2 n BOM 6 3.3V n 0.25Ω/ n 4 PD 2 2 n V EE およびV PORT のモニタリング n 1 秒 のポート 電 流 の 移 動 平 均 化 n 2ペアおよび4ペアの 出 力 電 力 をサポート n 1MHzのI 2 C 互 換 シリアル 制 御 インタフェース n 3つの 電 力 グレード Aグレード LTPoE++ : 38.7W~90W Bグレード PoE+: 25.5W Cグレード PoE: 13W n 52ピン7mm 8mm(LTC4270) および 24ピン 4mm 4mm(LTC4271)QFN パッケージ アプリケーション n PoE PSEスイッチ/ルータ n PoE PSEミッドスパン 概 要 LTC4270/LTC ポートPoE/PoE+/LTPoE++ PSEコントローラ LTC 4270/LTC4271 IEEE 802.3at 1 2 Power over Ethernet PoE 12 Power Sourcing Equipment PSE 3.3V BOM LTC4270/LTC4271 R DS(ON) MOSFET 0.25Ω 12 ADC DAC PD 4 PD PSE 2 2 LTC4270/LTC4271 1MHz I 2 C LTC4270/LTC W PD L LT LTC LTM Burst Mode Linear Technoogyおよびリニアのロゴはリニアテクノロジー 社 の 登 録 商 標 です LTPoE++ はリニアテクノロジー 社 の 商 標 です その 他 すべての 商 標 の 所 有 権 は それぞれの 所 有 者 に 帰 属 します 標 準 的 応 用 例 3.3V 0.1µF I 2 C インタ フェースに 絶 は 不 要 GP0 GP1 MID RESET MSD AUTO INT V DD33 LTC4271 SCL SDAIN SDAOUT CPD CND DPD 1µF 3.3V 3.3V CPA AD0 AD1 AD2 AD3 DND DNA AD6 DGND CAP1 CAP2 2nF 2kV 0.1µF CNA DPA XIO0 XIO1 0.22µF 100V OUTn LTC4270 GATEn SENSEn 1µF OUT1 GATE1 SENSE1 V EE VSSK AGND Ω 0.22µF 100V 0.25Ω >47µF SYSTEM BULK CAP S1B PORTn S1B S1B PORT1 S1B TA01a LTC4270/LTC4271 LTC4270 LTPoE++ PoE+ PoE A トランス 90W B トランス 25.5W C トランス 13W 1

2 絶 対 最 大 定 格 (LTC4270) Note 1 Note 4 電 源 電 圧 AGND V EE V~80V VSSK(Note 7)...(V EE 0.3V)~(V EE +0.3V) デジタル ピン XIOn... (V EE 0.3V)~(CAP2+0.3V) アナログ ピン SENSEn GATEn OUTn...(V EE 0.3V)~(V EE +80V) CAP2(Note 13)...(V EE 0.3V)~(V EE +5V) CPA CNA DPA DNA...(V EE 0.3V)~(V EE +0.3) 動 作 周 囲 温 度 範 囲 LTC4270I C ~85 C 接 合 部 温 度 (Note 2) C 保 存 温 度 範 囲 C~150 C 絶 対 最 大 定 格 (LTC4271) Note 1 電 源 電 圧 V DD DGND V~3.6V デジタル ピン SCL SDAIN SDAOUT INT RESET MSD ADn AUTO MID GPn... (DGND 0.3V)~(V DD +0.3V) 動 作 周 囲 温 度 範 囲 LTC4271I C~85 C アナログ ピン CAP1(Note 13) V~(DGND+2V) CPD CND DPD DND...(DGND 0.3)~(V DD +0.3) 接 合 部 温 度 (Note 2) C 保 存 温 度 範 囲 C ~150 C 2

3 ピン 配 置 LTC4270 TOP VIEW LTC4271 V EE V EE CPA CNA DPA DNA NC NC NC NC NC VEE SENSE1 1 GATE1 2 OUT1 3 SENSE2 4 GATE2 5 OUT2 6 CAP2 7 SENSE3 8 GATE3 9 OUT3 10 SENSE4 11 GATE4 12 OUT4 13 XIO VSSK SENSE5 GATE5 OUT5 SENSE6 GATE6 OUT6 SENSE7 GATE7 OUT7 SENSE8 GATE8 OUT SENSE12 GATE12 OUT12 SENSE11 GATE11 OUT11 AGND SENSE10 GATE10 OUT10 SENSE9 GATE9 OUT9 XIO1 AD0 1 AD1 2 AD2 3 AD3 4 AD6 5 MID TOP VIEW MSD GP0 GP1 AUTO VDD33 CAP1 25 DGND NC CPD CND DPD DND UF PACKAGE 24-LEAD (4mm 4mm) PLASTIC QFN T JMAX = 125 C, θ JA = 37 C/W EXPOSED PAD (PIN 25) IS DGND, MUST BE SOLDERED TO PCB VDD SCL SDAIN SDAOUT INT RESET DNC UKG PACKAGE 52-LEAD (7mm 8mm) PLASTIC QFN T JMAX = 125 C, θ JA = 40 C/W EXPOSED PAD (PIN 53) IS VSSK, MUST BE SOLDERED TO PCB 発 注 情 報 LTC4271IUF#PBF LTC4271IUF#TRPBF Lead (4mm 4mm) Pastic QFN 40 C to 85 C LTC4270AIUKG#PBF LTC4270AIUKG#TRPBF LTC4270AUKG 52-Lead (7mm 8mm) Pastic QFN 90W 40 C to 85 C LTC4270BIUKG#PBF LTC4270BIUKG#TRPBF LTC4270BUKG 52-Lead (7mm 8mm) Pastic QFN 25.5W 40 C to 85 C LTC4270CIUKG#PBF LTC4270CIUKG#TRPBF LTC4270CUKG 52-Lead (7mm 8mm) Pastic QFN 13W 40 C to 85 C さらに 広 い 動 作 温 度 範 囲 で 規 定 されるデバイスについては 弊 社 または 弊 社 代 理 店 にお 問 い 合 わせください 非 標 準 の 鉛 仕 上 げの 製 品 の 詳 細 については 弊 社 または 弊 社 代 理 店 にお 問 い 合 わせください 無 鉛 仕 上 げの 製 品 マーキングの 詳 細 については をご 覧 ください テープアンドリールの 仕 様 の 詳 細 については をご 覧 ください 3

4 電 気 的 特 性 T A 25ºC AGND-V EE =54V V DD -DGND=3.3V Note 3 Note 4 SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS V EE Main PoE Suppy Votage AGND V EE For IEEE Type 1 Compiant Output For IEEE Type 2 Compiant Output For LTPoE++ Compiant Output Undervotage Lock-Out AGND V EE V V DD V DD Suppy Votage V DD DGND V Undervotage Lock-Out V DD DGND 2.7 V V CAP1 Interna Reguator Suppy Votage V CAP1 DGND 1.84 V V CAP2 Interna Reguator Suppy Votage V CAP2 V EE 4.3 V I EE V EE Suppy Current (AGND V EE ) = 55V 9 15 ma R EE V EE Suppy Resistance V EE < 15V 12 kω I DD V DD Suppy Current (V DD DGND) = 3.3V ma Detection Current Forced Current First Point, AGND V OUTn = 9V Second Point, AGND V OUTn = 3.5V Detection Votage Forced Votage AGND V OUTn, 5µA I OUTn 500µA First Point Second Point Detection Current Compiance AGND V OUTn = 0V ma V OC Detection Votage Compiance AGND V OUTn, Open Port V Detection Votage Sew Rate AGND V OUTn, C PORT = 0.15µF 0.01 V/µs Min. Vaid Signature Resistance kω Max. Vaid Signature Resistance kω V CLASS Cassification Votage AGND V OUTn, 0mA I OUTn 50mA V Cassification Current Compiance V OUTn = AGND ma Cassification Threshod Current Cass 0-1 Cass 1-2 Cass 2-3 Cass 3-4 Cass 4-Overcurrent V MARK Cassification Mark State Votage AGND V OUTn, 0.1mA I CLASS 5mA V Mark State Current Compiance V OUTn = AGND ma GATE Pin Pu-Down Current Port Off, V GATEn = V EE + 5V Port Off, V GATEn = V EE + 1V GATE Pin Fast Pu-Down Current V GATEn = V EE + 5V 30 ma GATE Pin On Votage V GATEn V EE, I GATEn = 1µA V V PG Power Good Threshod Votage V OUTn V EE V OUT Pin Pu-Up Resistance to AGND 0V (AGND V OUT ) 5V kω V V V µa µa V V ma ma ma ma ma ma ma 4

5 電 気 的 特 性 LTC4270/LTC4271 T A 25ºC AGND-V EE =54V V DD -DGND=3.3V Note 3 Note 4 SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS V CUT Overcurrent Sense Votage V SENSEn V EE, hpen = 0Fh, cutn = D4h hpen = 0Fh, cutn = E2h (Note 12) Overcurrent Sense in AUTO Pin Mode Cass 0, Cass 3 Cass 1 Cass 2 Cass 4 V LIM Active Current Limit in 802.3af Compiant Mode Active Current Limit in High Power Mode V SENSEn V EE, hpen = 0Fh, imn = 80h, (AGND V EE ) = 55V V EE < V OUT < AGND 29V AGND V OUT = 0V (Note 12) hpen = 0Fh, imn = C0h, AGND V EE = 55V V OUT V EE = 0 10V V EE + 23V < V OUT < AGND 29V AGND V OUT = 0V (Note 12) Active Current Limit in AUTO Pin Mode V EE < V OUT < AGND 10V, AGND V EE = 55V Cass 0 to Cass 3 Cass 4 V MIN DC Disconnect Sense Votage V SENSE V EE, rdis Bit = 0 V SENSE V EE, rdis Bit = 1 (Note 12) V SC Short-Circuit Sense V SENSEn V EE V LIM (Note 12) rdis Bit = 0 rdis bit = Resoution No Missing Codes, Reported as 14-Bits 12 Bits LSB Weight V SENSEn V EE µv/lsb Conversion Period 25.1 ms/ Convert Resoution No Missing Codes, Reported as 14-Bits 12 Bits LSB Weight V SENSEn V EE /LSB V ILD Digita Input Low Votage ADn, RESET, MSD, GPn, AUTO, MID (Note 6) 0.8 V I 2 C Input Low Votage SCL, SDAIN (Note 6) 1.0 V V IHD Digita Input High Votage (Note 6) 2.2 V Digita Output Votage Low I SDAOUT = 3mA, I INT = 3mA I SDAOUT = 5mA, I INT = 5mA V V Interna Pu Up to V DD ADn, RESET, MSD, GPn 50 kω Interna Pu Down To DGND AUTO, MID 50 kω 5

6 電 気 的 特 性 T A 25ºC AGND-V EE =54V V DD -DGND=3.3V Note 3 Note 4 SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS XIO V OLX XIO Digita Output Low V XIOn V EE, I XIOn = 5mA 0.7 V V OHX XIO Digita Output High V XIOn V EE, I XIOn = 100µA 3.5 V XIO Digita Input Low Votage V XIOn V EE 0.8 V XIO Digita Input High Votage V XIOn V EE 3.4 V Interna Pu Up to CAP2 XIO0, XIO1 50 kω PSE t DET Detection Time Beginning To End of Detection (Note 7) 220 ms t CLE Cass Event Duration (Note 7) 12 ms t CLEON Cass Event Turn On Duration C PORT = 0.6µF (Note 7) 0.1 ms t ME Mark Event Duration (Note 7, Note 11) 8.6 ms t MEL Last Mark Event Duration (Note 7, Note 11) ms t PON Power On Deay in AUTO Pin Mode From End of Vaid Detect to Appication of Power to Port 60 ms (Note 7) Turn-On Rise Time (AGND V OUT ): 10% to 90% of (AGND - V EE ) C PORT = µs 0.15µF (Note 7) Turn-On Ramp Rate C PORT = 0.15µF (Note 7) 10 V/µs t TOCL Turn-On Cass Transition C PORT = 0.15µF (Note 7) 0.1 ms t ED Faut Deay From I CUT or I LIM Faut to Next Detect s (Note 7) Midspan Mode Detection Backoff R PORT = 15.5kΩ (Note 7) s Power Remova Detection Deay From Power Remova After t DIS to Next Detect (Note 7) s t START Maximum Current Limit Duration (Note 7) ms During Port Start-Up t CUT Maximum Overcurrent Duration After (Note 7) ms Port Start-Up Maximum Overcurrent Duty Cyce (Note 7) % t LIM Maximum Current Limit Duration After t LIM = 1 (Note 7, Note 12) ms Port Start-Up t LIM Enabed Maximum Current Limit Duration After t LIM = 0 (Note 7, Note 12) ms Port Start-Up t LIM as t CUT t MPS Maintain Power Signature (MPS) Puse Current Puse Width to Reset Disconnect Timer (Note 7, ms Width Sensitivity Note 8) t DIS Maintain Power Signature (MPS) (Note 7, Note 5) ms Dropout Time t MSD Masked Shut Down Deay (Note 7) 6.5 µs I 2 C Watchdog Timer Duration (Note 7) s Minimum Puse Width for Masked Shut (Note 7) 3 µs Down Minimum Puse Width for RESET (Note 7) 4.5 µs 6

7 電 気 的 特 性 LTC4270/LTC4271 T A 25ºC AGND-V EE =54V V DD -DGND=3.3V Note 3 Note 4 SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS I 2 C f SCLK Cock Frequency (Note 7) 1 MHz t 1 Bus Free Time Figure 5 (Notes 7, 9) 480 ns t 2 Start Hod Time Figure 5 (Notes 7, 9) 240 ns t 3 SCL Low Time Figure 5 (Notes 7, 9) 480 ns t 4 SCL High Time Figure 5 (Notes 7, 9) 240 ns t 5 SDAIN Data Hod Time Figure 5 (Notes 7, 9) 60 ns t 5 Data Cock to SDAOUT Vaid Figure 5 (Notes 7, 9) 130 ns t 6 Data Set-Up Time Figure 5 (Notes 7, 9) 80 ns t 7 Start Set-Up Time Figure 5 (Notes 7, 9) 240 ns t 8 Stop Set-Up Time Figure 5 (Notes 7, 9) 240 ns t r SCL, SDAIN Rise Time Figure 5 (Notes 7, 9) 120 ns t f SCL, SDAIN Fa Time Figure 5 (Notes 7, 9) 60 ns Faut Present to INT Pin Low (Notes 7, 9, 10) 150 ns Stop Condition to INT Pin Low (Notes 7, 9, 10) 1.5 µs ARA to INT Pin High Time (Notes 7, 9) 1.5 µs SCL Fa to ACK Low (Notes 7, 9) 130 ns Note 1: 絶 対 最 大 定 格 に 記 載 された 値 を 超 えるストレスはデバイスに 永 続 的 損 傷 を 与 える 可 能 性 がある (V DD DGND)を 除 き 長 期 にわたって 絶 対 最 大 定 格 条 件 に 曝 すと デバイスの 信 頼 性 と 寿 命 に 悪 影 響 を 与 える 可 能 性 がある Note 2 このデバイスには 短 時 間 の 過 負 荷 状 態 の 間 デバイスを 保 護 するための 過 温 度 保 護 機 能 が 備 わっている 過 温 度 保 護 機 能 がアクティブなとき 接 合 部 温 度 は140ºCを 超 える 規 定 され た 最 大 動 作 接 合 部 温 度 を 超 えた 動 作 が 継 続 すると デバイスの 信 頼 性 を 損 なう 恐 れがある Note 3 ピンに 流 れ 込 む 電 流 は 全 て 正 ピンから 流 れ 出 る 電 流 は 全 て 負 Note 4 LTC4270はAGNDを 基 準 にして 負 電 源 電 圧 で 動 作 する 混 乱 を 避 けるため このデー タシートの 電 圧 は 絶 対 値 で 表 示 されている Note 5 t DISはIEEE 802.3at 標 準 規 格 で 規 定 されたt MPDOと 同 じである Note 6 LTC4271のデジタル インタフェースはDGNDを 基 準 にして 動 作 する すべてのロジック レベルはDGNDを 基 準 にして 測 定 される Note 7 設 計 によって 保 証 されているが テストされない Note 8 IEEE 802.3afの 規 定 では PDが 切 断 されることなくそのMaintain Power Signature (MPS) を 間 欠 的 に 出 力 するのを 許 容 している 電 力 供 給 を 受 け 続 けるには PD はどのt MPDOの 時 間 ウィンドウ 内 でもt MPSの 間 MPSを 出 力 しなければならない Note 9 V ILDおよびV IHDで 測 定 された 値 Note 10 I 2 Cトランザクションの 進 行 中 にフォールト 状 態 が 発 生 した 場 合 I 2 CバスにSTOP 条 件 が 送 信 されるまでINTピンは 引 き 下 げられない Note 11 マーク イベントでのLTC4270の 負 荷 特 性 : 7V < (AGND V OUTn) < 10VまたはI OUT < 50µA. Note 12 シリアル バスの 使 用 およびデバイスの 設 定 レジスタと 状 態 レジスタの 詳 細 について は LTC4271のソフトウェア プログラミング マニュアルを 参 照 Note 13 CAP1およびCAP2から 電 流 をソースまたはシンクしてはならない 7

8 標 準 的 性 能 特 性 af AUTO 0 AGND at AUTO 0 AGND V PP 60Hz PORT OFF AGND FORCED VOLTAGE DETECTION PORT VOLTAGE (V) FORCED CURRENT DETECTION VEE = 55V CLASS 3 PD VEE FORCED VOLTAGE DETECTION 802.3af CLASSIFICATION POWER ON PORT VOLTAGE (V) FORCED CURRENT DETECTION VEE = 55V CLASS 4 PD VEE FORCED VOLTAGE DETECTION 802.3at CLASSIFICATION POWER ON PORT VOLTAGE (V) FORCED CURRENT DETECTION 802.3af CLASSIFICATION DETECT WITH 60Hz NOISE NORMAL DETECT POWER ON 50ms/DIV 50ms/DIV 50ms/DIV G G G03 AGND PORT VOLTAGE 20V/DIV VEE PORT CURRENT 200mA/DIV 0mA GATE VOLTAGE 10V/DIV VEE 180µF VEE = FOLDBACK FET ON LOAD FULLY CHARGED 425mA CURRENT LIMIT 5ms/DIV G04 40mA PORT CURRENT 20mA/DIV 0mA PORT VOLTAGE 1V/DIV 20V 40mA V DD = 3.3V V EE = 50µs/DIV G05 CLASSIFICATION VOLTAGE (V) CLASSIFICATION CURRENT (ma) G V DD 9.0 V EE I DD SUPPLY CURRENT (ma) C 25 C V DD SUPPLY VOLTAGE (V) G07 I EE SUPPLY CURRENT (ma) C 25 C V EE SUPPLY VOLTAGE (V) G08 8

9 標 準 的 性 能 特 性 at I LIM PORT 1 REG 48h = C0h R SENSE = 0.25Ω at I CUT PORT 1 REG 47h = E2h R SENSE = 0.25Ω V LIM () I LIM (ma) V CUT () I CUT (ma) TEMPERATURE ( C) TEMPERATURE ( C) G G DC PORT 1 REG 47h = E2h R SENSE = 0.25Ω at PORT 1 REG 48h = C0h R SENSE = 0.25Ω V MIN () I MIN (ma) I LIM (ma) V LIM () TEMPERATURE ( C) V OUTn (V) G G12 PULLDOWN VOLTAGE (V) INT SDAOUT LOAD CURRENT (ma) G13 GND PORT VOLTAGE 20V/DIV V EE GATE VOLTAGE 10V/DIV PORT CURRENT 500mA/DIV 0mA MOSFET V EE 50Ω FAULT APPLIED FAST PULL DOWN 100µs/DIV V DD = 3.3V V EE = CURRENT LIMIT 50Ω FAULT REMOVED G14 9

10 テスト タイミング 図 t DET V PORTn 0V t ME t MEL V OC V MARK 15.5V V CLASS 20.5V t CLE t CLE PD t CLEON t PON INT V EE F01 1 AUTO V SENSEn TO V EE V LIM 0V V CUT t START, t CUT INT F02 2 V SENSEn TO V EE V MIN INT t MPS t DIS F03 3 DC 10

11 テスト タイミング 図 V GATEn t MSD V EE MSD F04 4 t 3 t r t 4 t f SCL SDA t 2 t 5 t 6 t 7 t 8 t F05 5 I 2 C 11

12 I 2 C タイミング 図 SCL SDA AD6 1 0 AD3 AD2 AD1 AD0 R/W ACK A7 A6 A5 A4 A3 A2 A1 A0 ACK D7 D6 D5 D4 D3 D2 D1 D0 ACK START BY MASTER ACK BY SLAVE ACK BY SLAVE ACK BY SLAVE STOP BY MASTER FRAME 1 SERIAL BUS ADDRESS BYTE FRAME 2 REGISTER ADDRESS BYTE FRAME 3 DATA BYTE F06 6 SCL SDA AD6 1 0 AD3 AD2 AD1 AD0 R/W ACK A7 A6 A5 A4 A3 A2 A1 A0 ACK AD6 1 0 AD3 AD2 AD1 AD0 R/W ACK D7 D6 D5 D4 D3 D2 D1 D0 ACK START BY MASTER FRAME 1 SERIAL BUS ADDRESS BYTE ACK BY SLAVE FRAME 2 REGISTER ADDRESS BYTE ACK BY SLAVE REPEATED START BY MASTER FRAME 1 SERIAL BUS ADDRESS BYTE ACK BY SLAVE FRAME 2 DATA BYTE NO ACK BY MASTER STOP BY MASTER F07 7 SCL SDA AD6 1 0 AD3 AD2 AD1 AD0 R/W ACK D7 D6 D5 D4 D3 D2 D1 D0 ACK START BY MASTER FRAME 1 SERIAL BUS ADDRESS BYTE ACK BY SLAVE FRAME 2 DATA BYTE NO ACK BY MASTER STOP BY MASTER F08 8 SCL SDA R/W ACK AD6 1 0 AD3 AD2 AD1 AD0 1 ACK START BY MASTER FRAME 1 ALERT RESPONSE ADDRESS BYTE ACK BY SLAVE NO ACK BY MASTER FRAME 2 SERIAL BUS ADDRESS BYTE STOP BY MASTER F

13 ピン 機 能 LTC4270 SENSEn n SENSEn SENSEn V EE 0.5Ω 0.25Ω MOSFET V CUT V LIM GATEn MOSFET n SENSEn V EE GATEn n GATEn MOSFET MOSFET V EE 12V GATEn MOSFET GATEn MOSFET GATEn OUTn n OUTn - 10V MOSFET OUTn V EE 2.4V n Power Good OUTn AGND 500k OUTn CAP V V EE 0.1µF XIO0 14 V EE V EE 4.3V XIO1 27 V EE V EE 4.3V AGND 34 AGND V EE V EE ( ) PoE AGND 45V 57V PSE 1 2 LTPoE++ DNA 47 / DND DPA 48 / DPD CNA 49 / CND CPA 50 / CPD VSSK 53 V EE 4 V EE NC DNC LTC LTC NC DNC LTC4271 AD0 1 0 H L LTC4271 I 2 C LTC A 6 10A 3 A 2 A 1 A 0 b AD0 V DD AD1 2 1 AD0 AD2 3 2 AD0 AD3 4 3 AD0 AD6 5 6 AD0 MID 6 H LTC4271 MID DGND 13

14 ピン 機 能 CPD 8 CPA CND 9 CNA DPD 10 DPA DND 11 DNA V DD V DD I/O DGND 3.3V V DD33 0.1μF LTC4271 DGND RESET 14 L RESET L LTC4270/LTC4271 RESET H LTC4271 RESET RC RESET 1μs LTC4270/LTC4271 RESET V DD INT 15 LTC INT L Reset PB 1Ah 6 7 INT INT INT INT Mask 01h LTC4271 INT I 2 C SDAOUT 16 I 2 C LTC SDA I 2 C SDA SDAOUT SDAIN SDAIN 17 I 2 C LTC SDA I 2 C SDA SDAOUT SDAIN SCL 18 I 2 C SCL I 2 C SCL I 2 C SCL H CAP V DGND 1µF 1µF AUTO 21 AUTO AUTO I 2 C LTC4271 PD AUTO LTC4271 V DD UVLO LTC4271 I 2 C AUTO DGND V DD DGND GP1 22 / DGND GP0 23 / DGND MSD 24 L L mconfig 17h MSD 1μs MSD Pin Mode MSD MSD V DD DGND 25 DGND V DD 14

15 アプリケーション 情 報 Power over Ethernet PoE DC IEEE 2003 PoE 802.3af PoE 13W 48V DC 13W IEEE at PoE+ 25W IEEE PoE PSE PD PSE 2 PoE PoE PD IP PoE++ IEEE PoE+ 25.5W 25.5W A LTC4270/LTC4271 LTPoE++ PD 90W LTPoE++ IEEE PoE 1 2 PD PoE++ LTPoE++ PSE PD LTPoE++ PD LTPoE++ PSE LTPoE++ PSE LTPoE++ PD IEEE PD LTPoE++ PSE LTC4270/LTC4271 LTC4270/LTC PSE 4 12 PSE IEEE 802.3at PSE 1 MOSFET MOSFET 1 LTC4270/LTC4271 V EE 1 4 / 4 PSE PSE RJ45 4 CAT 5 20Ω MAX ROUNDTRIP 0.05µF MAX RJ45 4 PD SMAJ58A GND 48V 3.3V INTERRUPT I 2 C 1µF 100V X7R DGND V DD33 INT 1/12 SCL LTC4270/ SDAIN LTC4271 SDAOUT V EE 0.25Ω AGND SENSE GATE OUT 0.22µF 100V X7R Tx Rx S1B SPARE PAIR DATA PAIR DATA PAIR Rx Tx 1N N µF SMAJ58A 58V 5µF C IN 300µF GND R CLASS PWRGD LTC V IN 48V OUT DC/DC CONVERTER + V OUT S1B 8 SPARE PAIR F10 10 Power over Ethernet 15

16 アプリケーション 情 報 LTC4270/LTC BOM LTC4270/LTC4271 PD 3 A LTC4270/LTC4271 PoE LTPoE++ LTPoE++ LTPoE++ PD 90W LTPoE++ IEEE 38.7W 52.7W 70W 90W A LTC4270/LTC4271 B C B LTC4270/LTC4271 IEEE 2 PSE 1 2 PD B LTC4270/ LTC4271 C C LTC4270/LTC af 1 PSE C AUTO H 1 PD 1 PSE 2 4 PD 0 PD PoE 2 4 CAT-5 PoE PSE PD PoE 10 DC PoE PSE PD 25k PD PSE PD PSE PSE PD PSE PD PSE PSE PD PSE PD PSE PD PSE PD 13W 802.3af 802.3at 802.3at 802.3af PD 25.5W PD PSE 2 13W 802.3af 1 1 PD PSE 2 PD 2 PSE LTC4270/LTC PSE 2 PSE 2 PD 2 PD 2 PSE af LLDP LTC4270/LTC4271 PoE LLDP MOSFET 13W MOSFET 25.5W 16

17 アプリケーション 情 報 LTPoE++ A LTC4270/LTC W PD LTPoE++ PD LLDP LTPoE++ LTPoE++ PSE PD A LTC4270/LTC4271 High Power Enabe LTPoE++ Enabe LTPoE++ LTPoE++ LTC4270 AUTO LTC4271 AUTO H XIO1 XIO0 PD 1 LTPoE++ AUTO XIO1 XIO0 38.7W W W W 1 1 LTC4270/LTC4271 LTC IEEE 802.3at LTC4266 LTC4270/LTC at PSE LTC4266 LTC4270/ LTC4271 LTC4271 LTC4270/LTC4271 LTC4270/LTC AUTO 4 2 AUTO OPMD / I CUT /I LIM AUTOピン 1 11b リセット 時 に 自 動 あり イネーブル 予 備 0 11b N/A N/A N/A 半 自 動 0 10b ホストにより 要 求 時 なし イネーブル マニュアル 0 01b 要 求 時 に 要 求 時 なし 1 回 シャット ダウン 0 00b ディス エーブル ディス エーブル なし 1 Port Status / PD AUTO AUTO I CUT I LIM AUTO AUTO H H PD LTC4270/LTC

18 アプリケーション 情 報 AUTO/MID LTC4270/LTC4271 AUTO MID RESET L Reset A AUTO MID LTC4270/LTC4271 LTC4270/LTC4271 AUTO H PD I CUT I LIM PD PD AUTO I CUT I LIM 3 3 I CUT I LIM I CUT I LIM クラス 1 112mA 425mA クラス 2 206mA 425mA クラス3またはクラス0 375mA 425mA クラス 4 638mA 850mA AUTO H LTC4270/LTC4271 I CUT I LIM MID H DC PSE PD IEEE 10V PD 25k 5% PSE 19k 26.5k 33k 15k 11 PSE PSE 150Ω 11 RESISTANCE PD PSE 0Ω 150Ω (NIC) 4 10k 15k 20k 30k 23.75k 26.25k 19k 26.5k 11 IEEE 802.3af 33k F11 LTC4270/LTC PD 2 OUTn 2 V-I k 29k PD Port Status 1V 4 18

19 アプリケーション 情 報 CURRENT (µa) V-2V OFFSET PD 25kΩ VOLTAGE 12 PD F12 4 PD 未 完 了 またはテストしていない 検 出 状 態 が 不 明 < 2.4k 短 絡 容 量 > 2.7µF C PD が 過 大 2.4k < R PD < 17k R SIG が 過 小 17k < R PD < 29k 適 合 を 検 出 > 29k R SIG が 過 大 > 50k オープン 状 態 電 圧 > 10V ポート 電 圧 が 検 出 範 囲 外 LTC4270/LTC4271 LTC4270/LTC4271 PD Port Status PD 100ms 2 Port Status t START AUTO (AUTO ) I CUT I LIM AUTO/MID AUTO L Detect Enabe PD IEEE 802.3af PD PD 1 >10μF PD PD PSE IEEE LTC4270/LTC4271 PD PD IEEE PD PD IEEE PD 802.3af PD PSE IEEE PSE V CLASS 15.5V 20.5V 5 PD 1 PD 13 10V 25k V CLASS

20 アプリケーション 情 報 af 802.3at クラス0 クラス1 クラス2 クラス3 クラス4 分 類 シグネチャなし クラス3と 同 様 に 処 理 3W 7W 13W 25.5W (タイプ2) AUTO PD OUTn 12ms 18V PD Port Status LTC4270/LTC4271 AUTO I CUT I LIM AUTO/MID AUTO L Cass Enabe CURRENT (ma) 標 準 的 な クラス 3 の PD の 負 荷 過 電 流 CLASS 4 CLASS 3 CLASS 2 CLASS 1 CLASS 0 48mA 33mA VOLTAGE (V CLASS ) 13 PD PSE の 負 荷 23mA 14.5mA 6.5mA F at at 2 PD 2 LTC4270/LTC4271 A B 802.3at 2 1 LLDP LTC4270/LTC4271 LLDP PSE 802.3af 1 PD PSE PD LLDP PSE LTC4270/LTC4271 I LIM I CUT LLDP 802.3at 2 2 LTC4270/LTC W 2 PD 802.3af 4 LTC4270/LTC V 4 1 High Power Status PSE PD PD 2 High Power Mode PD at 2 PD AUTO LTC4270/LTC PD PD LTC4270/LTC4271 Port Status 20

21 アプリケーション 情 報 4 2 High Power Status 2 4 Port Status 2 LTC4270/LTC4271 PSE OUT MOSFET V EE MOSFET V EE PD LTC4270/LTC4271 MOSFET GATE 425mA MOSFET GATE I INRUSH t START GATE MOSFET V GS 12V t START t START t START LTC4270/LTC I CUT I LIM t CUT t LIM I CUT I LIM PD V EE PSE Ω 0.25Ω MOSFET SOA IEEE LTC4270/LTC4271 I CUT MOSFET I LIM I CUT t CUT t CUT I CUT t CUT 1/16 t CUT 60ms t CUT 6% I LIM t LIM t LIM Enabe t LIM t CUT MOSFET MOSFET I LIM t LIM t LIM 12ms t LIM t LIM Enabe t CUT t LIM t CUT I LIM I CUT I CUT I LIM IEEE LTC4270/LTC4271 I LIM 425mA 6 I LIM IEEE I LIM 1 PD 425mA 2 PD 850mA I LIM 425mA 21

22 アプリケーション 情 報 6 16 I LIM (ma) R SENSE = 0.5Ω R SENSE = 0.25Ω A B E A 584 CB D2 9A C A CA D A DA E A A I LIM LTC4270/LTC at MOSFET 802.3af MOSFET I LIM 6 LTC4270/LTC at 6 MOSFET t LIM Enabe MOSFET LTC4270/LTC4271 PSE MOSFET MOSFET - LTC4270 SENSE MOSFET - LTC4270 GATE LTC4270 OUT SENSE GATE 80V LTC4270/LTC μs FET Bad MOSFET LTC4270/LTC4271 MOSFET FET Bad LTC4270/LTC4271 t START LTC4270/LTC4271 A/D 2 100ms 100ms 1s 1 100ms 22

23 アプリケーション 情 報 LTC4270/LTC4271 t CUT 1 t CUT t CUT t CUT t CUT LTC4270/LTC4271 A/D LTC4270/LTC4271 PD 7.5mA PD t DIS Faut Event t DIS PD t DIS PD DC PD IEEE PoE LTC4270/LTC4271 AC LTC4259A AC Disconnect Enabe AC Disconnect Enabe DC LTC4270/LTC4271 / MSD L 6.5μs MSD Detection Enabe Cassification Enabe LTC4270/LTC4271 MSD H L LTC4266 L V EE LTC4270/LTC A/D V EE LTC4270/LTC IO 1 IO GP1 GP0 IO LTC V CMOS 2 IO XIO1 XIO0 IO LTC V CMOS LTC4271 RAM RAM V DD V EE RAM 23

24 アプリケーション 情 報 I 2 C ADDRESS I 2 C ADDRESS LTC4271 LTC4271 LTC4270/LTC4271 SMBus/I 2 C 2 LTC4270/LTC4271 SMBus INT 5 9 SMBus AD0 AD1 AD2 AD3 AD6 QUAD 0 QUAD V AD0 AD1 AD2 AD3 AD QUAD 0 QUAD LTC4270/LTC4271 V DD V EE LTC4270/LTC A 6 10A 3 A 2 A 1 A 0 b 6 AD6 4 AD3 AD LTC4270/LTC LTC4270/LTC PSE 120 LTC4270/LTC b 1 LTC4270/LTC4271 LTC4270/LTC4271 INT SMBus b LTC4270/LTC I 2 C AD6 AD3 AD0 x10xxxxb I 2 C Chip Reset MSD Inversion Genera Purpose Input Output SCL SDA SCL SDAIN SDAOUT SMBAert QUAD SCL SDAIN SDAOUT QUAD F15 14 I 2 C LTC4270/LTC4271 INT LTC4270/LTC4271 CPU SMBAert ARA LTC4270/LTC4271 LTC4270/LTC4271 INT LTC4271 IEEE PoE

25 アプリケーション 情 報 PoE SDAIN SDAOUT I 2 C/SMBus SDA Power over Ethernet LTC4270/LTC4271 LTC4271 PSE I 2 C/SMBus LTC4271 LTC4270 LTC4270/LTC V DD DGND 3.3V V EE 1 PSE -45V -57V 2 PSE -51V -57V LTPoE++ PSE 54.75V 57V AGND V DD LTC mA V DD DGND 0.1μF LTC V CAP1 DGND 1µF LTC4270/LTC V V DD AGND DGND PoE V EE PD PoE IR V EE 57V / AGND V EE 1 LTC4270 1μs V EE UVLO LTC4270/LTC µF 1μF 100V X7R V EE LTC4270/LTC4271 LTC4271 LTC4270 SDAIN SDAOUT I 2 C/SMBus 1:1 10BASE-T 10/100BASE-T LTC4271 LTC V 25

26 アプリケーション 情 報 3.3V 0.1µF NO ISOLATION REQUIRED ON I 2 C INTERFACE GP0 GP1 MID RESET MSD AUTO INT SCL SDAIN SDAOUT AD0 AD1 AD2 AD3 AD6 V DD33 LTC4271 CPD CND DPD 3.3V 3.3V T1 CNA DPA DND DNA T2 DGND CAP1 CAP2 CPA XIO0 XIO1 0.22µF 100V V EE LTC4270 VSSK OUTn GATEn SENSEn OUT1 GATE1 AGND SENSE1 0.25Ω 0.22µF 100V 0.25Ω S1B S1B S1B S1B PORTn PORT1 1µF 2nF, 2kV 0.1µF 1µF >47µF SYSTEM BULK CAP F16 15 LTC4270/LTC4271 MOSFET MOSFET 1 2 PSE Fairchid IRFM120A FDT3612 FDMC3612 Phiips PHT6NQ10T SOA MOSFET MOSFET LTC4270/LTC Ω Ω 4 1Ω IEEE I CUT I LIM 1% 200ppm/ C LTC μF 100V X7R PSE 26

27 アプリケーション 情 報 ESD/ RJ45 ESD AGND V EE 1 16 LTC4270 V EE AGND V EE V EE LTC S1B SMAJ58A V EE IEEE DC1682A BOM SMAJ58A 0.1µF A GND V EE OUTn LTC4270 GATEn SENSEn 16 LTC µF 0.25Ω F17 S1B S1B PORTn 27

28 LTC4270/LTC4271 標 準 的 応 用 例 3.3V 0.1µF 1µF GP0 GP1 MID RESET MSD AUTO INT SCL SDAIN SDAOUT AD0 AD1 AD2 AD3 AD6 V DD33 CPD 3.3V LTC4271 LTC4270 T2 CND DPD DND 3.3V T3 1µF CPA CNA DPA DNA AGND XIO0 XIO1 OUT12 GATE12 SENSE12 OUT1 GATE1 SENSE1 DGND CAP1 CAP2 V EE VSSK 1µF SMAJ58A 1µF 100V X7R 0.1µF 2nF 2000V ISOLATED >47µF SYSTEM BULK CAP + ISOLATED GND S1B 0.22µF 100V X7R RS 0.25Ω, 1% FDMC3612 S1B T RJ45 CONNECTOR CONNECTOR 0.01µF 200V 0.01µF 200V F16 PHY (NETWORK PHYSICAL LAYER CHIP) 0.01µF 200V 75Ω 0.01µF 200V 75Ω 75Ω 0.01µF 200V 75Ω 0.01µF 200V RJ

29 パッケージ UF 24 QFN 4mm 4mm (Reference LTC DWG # ) 0.70 ± ± ± ±0.05 (4 SIDES) 0.25 ± BSC 1 NOTE ±0.10 (4 SIDES) 0.75 ±0.05 R = TYP R = ± ±0.10 (4-SIDES) NOTE: 1. JEDEC MO-220 WGGD-X mm REF (UF24) QFN ± BSC

30 パッケージ UKG 52 QFN 7mm 8mm (Reference LTC DWG # Rev Ø) 7.50 ± ± REF (2 SIDES) 0.70 ± ± REF (2 SIDES) 7.10 ± ± ±0.05 パッケージの 外 0.25 ± BSC する 半 田 パッドのピッチと 半 田 けされない には 半 田 マスクを 使 用 する 7.00 ± 0.10 (2 SIDES) 0.75 ± R = TYP 5.50 REF (2 SIDES) ピン 1 の トップ マーキング (Note 6) ピン のノッチ R=0.30( 標 準 ) または の り 0.40 ± ± 0.10 (2 SIDES) 6.50 REF (2 SIDES) 6.45 ± ±0.10 上 R = 0.10 TYP 0.25 ± BSC (UKG52) QFN REV Ø ± REF 出 パッド NOTE: 1 は JEDEC のパッケージ 外 ではない 2 は とは なる 3 すべての はミリ ートル 4. パッケージ の 出 パッドの にはモールドのバリを まない モールドのバリは ( もしあれば ) サイドで 0.20mm を 超 えないこと 5. 出 パッドは 半 田 ッキとする 6. けの 部 分 はパッケージの 上 と のピン 1 の の 参 に 過 ない 30

31 改 訂 履 歴 REV A 9/11 絶 対 最 大 定 格 を 更 新 電 気 的 特 性 を 更 新 GATEnピンの 記 述 を 更 新 突 入 電 流 の 制 御 セクションを 更 新 電 源 とバイパス セクションを 更 新 標 準 的 応 用 例 を 更 新 B 3/12 温 度 読 み 出 し 機 能 を 削 除 LTPoE++の 電 力 レベルを35W 45Wから38.7W 52.7Wにそれぞれ 変 更 リード 温 度 を 削 除 電 気 的 特 性 を 更 新 ( 動 作 温 度 範 囲 に 関 するドットを 一 部 削 除 ) AUTOピン モードとリセット ピンの 関 係 を 明 確 化 関 連 製 品 を 修 正 C 8/12 V DD Undervotage Lock-Outの 動 作 温 度 範 囲 に 関 するドットを 削 除 CAP2ピンのコンデンサに0.1µFのラベルを 追 加 ~

32 標 準 的 応 用 例 3.3V 0.1µF 1µF V DD33 GP0 GP1 CPD MID RESET MSD 3.3V AUTO INT LTC4271 SCL SDAIN CND SDAOUT DPD T2 AD0 AD1 AD2 3.3V AD3 AD6 DND T3 1µF DGND CAP1 1µF XIO0 CPA CNA DPA DNA AGND CAP2 SMAJ58A 1µF 100V X7R 2nF 2000V LTC µF V EE VSSK ISOLATED >47µF + SYSTEM BULK CAP XIO1 OUT12 GATE12 SENSE12 OUT1 GATE1 SENSE1 ISOLATED GND PHY (NETWORK PHYSICAL LAYER CHIP) RS S1B 0.25Ω, 1% FDMC3612 S1B T1 0.22µF 100V X7R 0.01µF 200V 75Ω 0.01µF 200V 75Ω 0.01µF 200V 75Ω 0.01µF 200V 75Ω 2 1 RJ45 CONNECTOR 0.01µF 200V µF 200V 7 8 RJ45 CONNECTOR F16 関 連 製 品 LTC IEEE 802.3af PD 100V 400mA LTC4263 IEEE 802.3af PSE FET LTC4265 IEEE 802.3at PD 100V 1A 2 LTC4266 IEEE 802.3at PoE PSE I CUT /I LIM 2 LTC4266A LTPoE++PSE 90W IEEE 802.3af IEEE 802.3at PD I CUT /I LIM 2 LTC4266C IEEE 802.3a PSE I CUT /I LIM 1 LTC4267 IEEE 802.3af PD 100V 400mA LTC IEEE 802.3af PD 100V 400mA 200kHz PWM LTC IEEE 802.3af PD 100V 400mA 300kHz PWM LTC IEEE 802.3af PD 2 No-Opto 50kHz 250kHz LTC IEEE 802.3af PD 2 100kHz 500kHz LTC4278 IEEE 802.3af PD 2 No-Opto 50kHz 250kHz 12V LTC4274 IEEE 802.3at PoE PSE I CUT /I LIM 2 LTC4274A LTPoE++PSE 90W IEEE 802.3af IEEE 802.3at PD I CUT /I LIM 2 LTC4274C IEEE 802.3a PSE I CUT /I LIM 1 LTC4311 SMBus/ I 2 C I 2 C 東 京 都 千 代 田 区 紀 尾 井 町 3-6 紀 尾 井 町 パークビル8F TEL FAX LT 0812 REV C PRINTED IN JAPAN LINEAR TECHNOLOGY CORPORATION 2011