PowerPoint プレゼンテーション

Transcription

1 平成 17 年度前期大学院 情報デバイス工学特論 第 9 回 中里和郎

2 基本 CMOS アナログ回路 (2) 今回の講義内容は 谷口研二 :LS 設計者のための CMOS アナログ回路入門 CQ 出版 2005 の第 6 章ー 9 章 (pp ) の内容に従っている 講義では谷口先生のプレゼンテーション資料も使用

3 ソース接地増幅回路の入力許容範囲 V B M 2 M 1 M 2 V in M 1 V in 中心値 V p Tn ( VDD VB VTp ) 入力範囲 2 β β n λ λ β n p p β n ( ) V V V V DD B Tp DD 特性ばらつきの影響大狭い入力範囲

4 差動入力回路 1 2 素子ばらつきの影響小さい 広い入力範囲 = SS 1 2 V GS1 = V T 21 β V GS 2 = V T 22 β SS テイル電流 v = V V in GS1 GS 2 2 SS βv β v SS SS in in 1,2 = ± SS 4SS 1 2 SS β 0 2 SS β v in 相互コンダクタンス g m1,2 1,2 SS = =± vin 2 v = 0 in β

5 負荷にカレント ミラー回路を用いた差動入力回路 M 3 M V N i out V N i out =g md (V N V N ) V N 2 M 1 M 2 V N OT (Operational Transconductance mplifier) SS g md i v out = = in v in = 0 β SS v V ± N = V CM ± 2 out V CM V = in V 2 N N v = V V in N N i = 1 2 コモン モード電圧 差動入力電圧 eff 出力抵抗 Rout = ro 4 ro 2 ( ) v = i R = g r r v eff out out out md o4 o2 in 電圧利得 v = = g r r ( ) out DM md o4 o2 vin

6 テイル電流源に nmosfet を用いた場合 V N M 3 M 4 v out がコモン モード電圧 V CM により変化 B v out V CM V CM v CM とした時の変化 M 1 M 2 C V N V C の電圧が変化 M 5 と B の電圧は同じ と B を短絡しても同じ M1 と M2 を並列接続したトランジスタ r i 1 o5 d ( ソース フォロワー ) vcm ro 5 R eff out 1 r 1 o3,4 = g mrr o o5 2gm3,4 2 2gm3,4 CM eff vout id Rout 1 = = v v 2r g CM CM o5 m3,4

7 同相分除去比 vout = DM vin CM vcm ( ) = g r r DM md o4 o2 CM = 1 2r g o5 m3,4 DM 同相分除去比 CMRR = 2r g g ( r r ) CM 典型的な例 CMMR ~ 10 3 (60dB) 同相の信号の影響は 0.1% o5 m3,4 md o4 o2

8 差動増幅回路の許容入力範囲 コモン モード入力電圧 V CM の許容範囲 = すべての MOSFET が飽和特性領域で動作する条件 飽和ドレイン電圧 2 VDsat = VGS VT = =Δ オーバードライブ電圧 ov β V = V Δ 飽和領域を与える最小ドレイン ソース間電圧 V Tp Δ ov GS T ov 電流 を流すためには 閾値にオーバードライブ電圧を足した電圧をゲート電圧に加えなければならない V Tn Δ ov V Dsat < V CM < V DD ( V Tp Δ ov )V Dsat (V Tn Δ ov ) V Tn 2V Dsat < V CM <V DD V Tp V Tn V Dsat V Tn Δ ov V Dsat V Dsat V Tn = V Tp = 0.5V, V Dsat = 0.2V 0.9V < V CM <V DD 0.2V 許容範囲 = 電源電圧 1.1V 現在のロジック LS の電源 = 1.2V アナログ LS の低電圧化は苦労大

9 差動出力構成 V N V N V N V B V N

10 バイアス回路 回路の安定動作 : バイアス回路が重要 電源電圧の変動 チップ製造ラインでのプロセスばらつき 使用環境温度

11 基本電流源回路 電流 電圧 電圧 電流 V GS = V T Δ ov Δ = ov 2 β 電流のコピー = カレント ミラー回路 out β β 2 M 1 M out = 2 1

12 nmosfet と pmosfet により電流供給 電流引抜の電流源を作ることができる 電流引抜 電流供給 組み合わせ 増殖

13 カスコード電流源回路 out 出力電圧の変動により電流が変化 Δ = out ΔV r o out out M 4 カスコード接続 から見た出力抵抗 = M 3 の出力抵抗 x M 4 の真性ゲイン = r o3 x g m4 r o4 M 3 Δ = out ΔV r g out r o3 m4 o4

14 カスコード電流源回路 動作範囲が狭くなる > Δ ov 0.2V 4 > V T 2Δ ov 0.9V V T = 0.5V, Δ ov = 0.2V

15 低電源電圧用電流源回路 カスコード接続での最小バイアス V T 2Δ ov Δ ov 2 V T Δ ov Δ ov > 2Δ ov 0.4V β W L Δ ov = β = μ C ox W/L を 1/4 にすれば 2Δ ov を作ることができる 1 W 4 L B と B の電圧 B W L が異なることによる誤差 (λ 項 ) 1 4 W L W L と B は同電位

16 参照電圧源回路 温度が変化しても同じ電圧を発生 正の温度係数負の温度係数 加算により打ち消す PN 接合ダイオード 2 qdn = i e WN qv kt Eg 3/2 2kT B ni T e D T 1/2 = e 0 Eg qv k T B B V E g q : 素子面積 q : 素電荷量 D : 少数キャリヤ拡散定数 n i : 真性キャリヤ濃度 W: 拡散層厚さ N : 拡散層濃度 = 1 負の温度係数 V E g = q kt B q ( ) ln / 0 = 2 正の温度係数 T

17 V V K 個並列接続 D 1 D 2 qv qv 1 2 kt B kt B = e = K e S kt Δ V = V V = K q B 1 2 ln ( ) S B R... C D 1 D 2 D 1 と D 2 に同一電流 と B が同一電位 V V R V B V C kt Δ = ln ( ) = q B V K R

18 バンドギャップ参照電源回路 同一電流 同一電位を与える回路 V X カレント ミラー = 同一電流 どちらの電位も V X V T Δ ov V V R k = T T R q out D3 2 B 1 ln R... 1 R K... 1 ( K ) -1.5 ~ -2mV/K ~ 0.1mV/K R 2 /R 1 ~ 20 ΔV = R 1 D 3 R 2 Vout = VD3 ΔV R1 負の温度係数 ~ 0.720x0.026=1.2V 正の温度係数 Δ V = kt B q ln ( K)

19 PTT (proportional to absolute temperature) = 1 R kt B q ln K ( ) V out = R2 kbt R q 1 ln ( K) R... 1 R K...

20 NWELL PMOS S/D PN 接合として寄生バイポーラトランジスタを用いる N N P P 1 W 4 L 1 W 4 L 低電圧カスコード電流源により精度を上げる K 1

21 参照電流回路 R 1 V R BE = ΔV R 2 1 BE R 2 1 K R 2

22 コンパレータ回路 V in V H V ref V L 0 ΔV in = V in V ref

23 離散時間コンパレータ φ 1 φ 2 V in S&H ラッチ V ref S&H : サンプル & ホールド

24 スイッチト キャパシタ型コンパレータ φ 1a φ 1 より少し早めに OFF する (advanced) V in φ 1 φ 2 S 2 S 1 上部プレート ( 基板からの雑音を避ける ) フェーズ φ 1 フェーズ φ 2 V in 0 ここの電荷で入力情報を蓄える 0 ユニティ ゲイン バッファボルテージ フォロワー V in V in

25 OP アンプのオフセット電圧の影響 フェーズ φ 1 フェーズ φ 2 V in V ost V ost 0 V in V ost V ost V in オフセット電圧の影響を受けない correlated double sampling (CDS) auto-zero technique

26 電荷注入の影響 V in ON OFF 時に MOSFET チャンネルに蓄積された電荷がソース ドレインから掃き出される V = V in in aq C inj 電荷注入の影響を避ける 全差動型コンパレータ φ 2 φ 1 V in φ 1 φ 1 φ 2 φ 1

27 フィードバック回路 安定化のために出力に大きなキャパシタ 高速コンパレータ 高速化が損なわれる 低利得アンプの多段接続 ラッチ回路フィードバックなし 増幅回路の過渡応答特性 ΔV in g m ΔV in R out eff C out t eff eff RoutC g out m Vout =ΔVingmRout 1e ΔVin t Cout R eff out に寄らない ( 利得を大きく取る必要はない )

28 ,1,2 ΔV in,n V out, n ΔV in g m t n! Cout n Cout, n =, n1 となる時間 t = ( n 1) g m これ以降で は高速に立ち上がる M 3 M 4 n < 4, <10 とする ゲインの小さな差動増幅器 g g m1,2 m3,4 M 1 M 2

29 ラッチ回路 V bias M 3 M 4 t Δ Vout () t = Vx Vy =ΔVout (0)exp τ V x M 1 M 2 V y τ C g out m Δ (t) は指数関数的に増大 ただし Δ (0) が小さいと出力電圧が大きくなるのに時間がかかる 高速化には初期値をある程度確保しておくことが有効

30 前置増幅器とラッチ回路を組み合わせた高速コンパレータ回路 V in ラッチ回路 前置増幅器の役割 入力信号を高速に増幅 ラッチ回路の影響を入力に及ぼさない Latch V in V in Latch Latch

31 レポート (9) 下の前置増幅器とラッチ回路を組み合わせた高速コンパレータ回路についてその動作原理を説明せよ 出力波形の時間変化をプロットせよ V in V in Latch Latch