Microsoft PowerPoint - 55Z _approved.ppt

Transcription

1 DDR の検証 / デバッグ最新手法

2 アジェンダ はじめに アナログ バリデーション 測定ポイント トリガ 解析とデバッグ デジタル バリデーション プロービング データ アクイジション 解析ツール テスト機器について まとめ

3 メモリの設計とバリデーション チップ / コンポーネントの設計 さまざまな条件下における回路動作の正確な把握 マージン テスト システム統合 シグナル インテグリティとタイミング解析 仕様条件下における問題の検出 インターオペラビリティ問題のデバッグ 組込みシステム 簡単なテスト セットアップ すばやくパス / フェイル判別

4 DDR テストの課題 測定ポイントとプロービング 簡単で 信頼性の高い接続 周波数帯域とシグナル インテグリティ コスト リード / ライト バーストの特定 トリガまたは後処理 JEDEC 適合性試験の複雑さ パラメータのタイミング / 振幅測定 V REF V IH V IL ディレーティング 測定結果の有効性 / 統計 効率的なレポート / 保存 高度な解析 特性評価 デバッグ

5 DDR のアナログ バリデーションと デバッグ

6 優れた信号接続複雑になる測定ポイント 高速なデータ レートにより複雑になるプローブ接続 高速なデータ レート = 少ないマージン 求められる高い信号忠実度 小型化されるコンポーネント 0.5mm [20mil] 以下のピン間隔 ますます困難になる測定ポイントへの接続 DDR プロービング : シグナル インテグリティ問題 主な用途 : 検証 デバッグ トラブルシュート 半永久で 信頼性の高い微細ピッチ半田付け接続による 再現性のあるシステム検証 デバッグ / トラブルシュートで妥協なく融通のきくプロービング 安定した測定ための半田付けポイントの低コスト配置 実装密度の高い高速回路で難しくなる測定ポイント

7 測定ポイント コンピュータ システムでは いくつかのプロービング ソリューションが利用可能な規格化された DIMM を使用 組込み設計のメモリは 基板に直接取り付けられる すべてのDDR2/DDR3コンポーネントはBGAパッケージを採用 BGAパッケージへのプロービングは難しい デバイスの半田ボールへはプロービングできない プロービング ソリューション コンポーネント インターポーザ ダイレクト プロービング アナログ プロービング DQ DQS クロック デジタル プロービング アドレス コマンド パワー リセット リファレンス コンポーネント インターポーザ アナログとデジタルのプロービング

8 アナログ ソルダイン プロービング ソリューション ソケット ケーブル xx TriMode マイクロ同軸チップ 4GHz P7500 シリーズ TriMode プローブ P75TLRST 型 TriMode ロング リーチ ソルダ チップ 20GHz

9 DDR2 DDR3 の BGA チップへのプロービング 複数回のチップ交換が行え 再利用可能な類のないソケット デザイン Nexus Technology 社製 DDR インターポーザ DDR2 DDR3 をサポート x4/x8 x16 ピン ソケット タイプと半田付けタイプ ソルダイン プローブ チップ メモリ チップ リテンション ソケットとガイド ポスト メモリ コンポーネント インターポーザ 被測定ボード

10 DDR2 DDR3 の BGA チップへのプロービング 複数回のチップ交換が行え 再利用可能な類のないソケット デザイン Nexus Technology 社製 DDR インターポーザ DDR2 DDR3 をサポート x4/x8 x16 ピン ソケット タイプと半田付けタイプ ソルダイン プローブ チップ メモリ チップ リテンション ソケットとガイド ポスト メモリ コンポーネント インターポーザ 被測定ボード

11 優れた信号接続半田付けプローブ チップの例 A - ロング ワイヤのチップ B - ショート ワイヤのチップ C - チップの裏面 D - 帯電防止テープを貼ったチップ E - ビアに盛られた半田 F - ビアに半田付けし テープで固定したチップ

12 優れた信号接続半田付けプローブ チップの例 ( 続き ) A - チップのワイヤをビアに入れた状態 B - チップを半田付けした状態 すべてのチップを DDR コンポーネント インターポーザに半田付け 5 つの信号 A4 CK0 DQ0 DQS0 CS2 最短のワイヤ長により優れた信号忠実度

13 アナログとデジタルが混在した回路のバリデーション P6780 型アクティブ差動ロジック プローブ 16 チャンネル +1 クロック クオリファイア (CQ) 周波数帯域 :2.5GHz 低容量 (0.5pF 未満 ) 小型サイズで高実装密度の回路に接続可能 6717 型シングルエンド ロジック プローブ 16 チャンネル +1CQ 周波数帯域 :350MHz 以上 汎用のミックスド シグナル アプリケーション MSO70000 シリーズの icapture 機能 デジタル信号をアナログ観測可能 ダブル プロービング不要

14 icapture - 1 プロービングでアナログとデジタルの取込み 業界唯一 1 プロービングでアナログとデジタルの取込み 接続を保ったまま柔軟な測定 プロービングの再設定が不要 任意のデジタル チャンネルをすばやく 同時にアナログ チャンネルに切り替え 1 プロービングでデジタルとアナログの信号表示を両方可能 信号の接続 ロジック スレッショルドの検証 シグナル インテグリティのチェック タイミング分解能の改善 デジタル チャンネル + - C D 0 デジタル アナログ チャンネル A 0 アナログ Mux 2.5 GHz アナログ フル帯域アナログ

15 デモ - セットアップ / ホールド <INSERT FLV VIDEO FILE>

16 リード / ライト バーストの識別 有効なバースト ( リード / ライト ) の検出 各バーストの正確なエッジ検出 ランク セカンダリ バス ステートなどの条件に基づく正確なバーストの識別 DDR3 のリード バースト DDR3 のライト バースト

17 バス デコードのシンボル ファイル 基本コマンド バス ( CS, RAS, CAS, WE ) JEDEC コマンドの真理値表 ( CKE,CS, RAS, CAS, WE, MRS, BA0/1, Address )

18 コマンド バスを使用したバーストの検出 バス ステートの使用により 特定のトランザクションが検出可能 例 : 特定のメモリ ランクからリードのみを検出 拡張サーチ & マークにより 詳細なバースト位置を特定

19 トリガに関するデモ <insert FLV video 2 here> RAS# WE# CAS# CS# DQ0 DQS0 Clock

20 測定セットアップ JEDEC 規格による測定 / 測定方法

21 広範囲な測定サポート Opt.DDRA は DDR DDR2 DDR3 LPDDR LPDDR2 など さまざまな JEDEC 仕様の測定をサポートします DDR2の測定例 tipw tis (base) tck(avg) tds - diff (base) tih (base) tck(abs) tds - SE (base) tis - DERATED tch(avg) tds -diff - DERATED tih - DERATED tch(abs) tds -SE - DERATED Vid - diff (AC) tcl(avg) tdh - diff (base) Vix (AC) - DQS tcl(abs) tdh - SE (base) Vix (AC) - CLK thp tdh -diff - DERATED Vox (AC) - DQS tjit(duty) tdh -SE - DERATED Vox (AC) - CLK tjit(per) tdipw Input Slew-Rise (DQS), tjit(cc) tac - diff terr(02) tdqsck -diff Input Slew-Fall (DQS), terr(03) tdqsck - SE Input Slew-Rise (CLK), terr(04) tdqsq - diff Input Slew-Fall (CLK), terr(05) tdqsq - SE AC - Overshoot Amplitude - diff terr( 6-10 per) tqh AC -Undershoot Amplitude - diff terr(11-50 per) tdqss AC - Overshoot Amplitude - SE tdqsh tdss AC - Undershoot Amplitude - SE tdsh Data Eye Width

22 ディレーティング測定 JEDEC では 信号のスルー レート * に応じて DDR2 DDR3 セットアップ / ホールド時間測定のパス / フェイル基準のディレーティングを規定 Opt. DDRA はスルー レートを自動的に計算し 適切なディレーティング値を適用して測定値を判定 tds - diff (base) tds -diff - DERATED tds - SE (base) tds -SE - DERATED tdh - diff (base) tdh -diff - DERATED tdh - SE (base) tdh -SE - DERATED tis (base) tis - DERATED tih (base) tih - DERATED * JESD79-2E JESD79-3C の仕様

23 測定結果と統計の検証 精度の高いテスト結果を得るには 測定ごとに数百 数千 あるいはそれ以上の観測が必要 実質的には測定時間が重要

24 DDRA のデモ <insert video 3 here>

25 DDR バスのデジタル バリデーション と解析

26 デジタル設計とバリデーション すぐれたデータ表示能力が必要 - メモリの入出力データ フロー - 多チャンネルにおけるタイミング測定 - すべてのストローブとクロック - プロセッサ / メモリ間のデータ フロー バス / システム レベルでの問題の特定 プロトコル シーケンスとタイミング メモリ システムの電源投入時の初期化プロトコルとタイミング DRAM モードのレジスタ設定 リフレッシュ動作 他のシステム バスとの時間相関 オシロスコープ波形との時間相関

27 DDR2/3 データへのプロービング デジタル バリデーションとデバッグ 性能 すべての DDR 信号速度に対応する 十分な性能 周波数特性の維持 タイミングの維持 反射の影響の最小化 業界トップクラスの低容量負荷 :0.5pF 未満 接続 すべての DDR2/3 の速度をサポートする豊富なプローブ - DDR まで NEXVuインスツルメントDIMM -テクトロニクスのロジック アナライザ用 拡張 JEDECレイアウトのDIMMにより SDRAMに近いところでロジック アナライザによるプロービング DIMM インターポーザ 革新的なソケット デザインによる BGA メモリ コンポーネント インターポーザ 回路ボードに直接プロービング ダイレクト プロービング DDR3 DIMM インターポーザ DDR3 NEXVu インスツルメント DIMM BGA メモリ コンポーネント インターポーザ

28 ライト データ ストローブのスキュー解析ロジック アナライザの MagniVu による 20ps(50GS/s) のタイミング分解能

29 DDR3 解析を効率的に行うためのツール DDR3 サンプル ポイント解析用ツール DDR データ取込みのためのロジック アナライザ設定がすばやく 簡単に行える DQS DQ チャンネルのスレッショルドを最適に設定できる データ グループごとに最適なサンプル ポイントを決定 DDR3 プロトコル違反用ツール プロトコル違反をすばやく検出 ロジック アナライザのすべてのメモリにおける DDR のバスをさまざま方法で観測 リスト ウィンドウまたは波形ウィンドウでプロトコル エラーを表示

30 テスト機器について

31 DDR SDRAM メモリ サポートデジタル バリデーションとデバッグ DDR DDR2 DDR3 ロジック アナライザ メインフレーム ロジック アナライザ モジュール ** テスト フィクスチャ / サポート パッケージ TLA7AA4 型 TLA7102 型ポータブルまたは TLA7016 型ベンチトップ TLA7BB4 型 Nexus Technology NEXVu DDR サポート プロービング テクトロニクス ミッドバス プローブまたは Nexus スロット インターポーザとインスツルメント DIMM P6960HCD (>1500MT/s) または NEX-PRB1XL (< 1500MT/s)

32 DDR SDRAM メモリ サポートアナログ バリデーションとデバッグ LPDDR LPDDR2 DDR DDR2 GDDR3 DDR3* オシロスコープ DPO/DSA70404B 型または MSO70404 型または上位機種 DPO/DSA70604B 型または MSO70604 型または上位機種 DPO/DSA70804B 型または MSO70804 型または上位機種 プロービング 解析ソフトウェア P7300 または P7500 シリーズ差動プローブ DDR 解析 (DDRA) 拡張サーチ & マーク (ASM) DPOJET ジッタ / アイ解析 (DJA) コマンド バストリガ / デコード icapture ( アナログ MUX) MSO70404 型または上位機種 MSO70604 型または上位機種 MSO70804 型または上位機種 * 解析ソフトウェアのクロックを選択することで更なる速度に対応

33 アプリケーション機計測器とアプリケーション TLA7000 シリーズ 全デジタル システムの観測 プロセッサ バスの検証システム全体の観測 ( CPU メモリ I/O ) メモリ バス プロトコル検証 DDR2/DDR3 のデバッグ システム検証 MSO70000 シリーズ ミックスド シグナル環境における高速イベントのデバッグ 高速タイミング解析とデバッグ高速 FPGA または組込みメモリ インタフェース メモリ バスのアナログ検証 DDR2/DDR3 のデバッグ HSS の物理レイヤ 特性評価 / デバッグ高速信号 ( データ / ストローブ / クロック ) と相関関係のあるロースピード シリアル / パラレル ( コマンド ) バス DPO/DSA70000B シリーズ 20 GHz までのデバッグと測定 高速トランシーバの解析 / 特性評価 物理レイヤ解析 メモリ バスのアナログ検証 ハイ スピード バリデーションとマージン解析 能ステート / タイミング解析 ( 同期 / 非同期サンプリング ) iviewによるアナログとデジタルの時間相関を維持した解析 16ステージのトリガ条件式 メモリ バスの逆アセンブリ 数百チャンネルに対応 タイミング解析 アナログとデジタル両面での時間相関を維持した検証 ハードウェアベースのバス トリガ バス / ステートによるシグナル インテグリティ アナログ 4 チャンネル デジタル 16 チャンネル タイミング解析 アナログ特性評価 1 ステージ トリガによるアナログ異常とロジック パターンの検出 アナログ 4 チャンネル

34 まとめ 信号へのアクセスとプロービング P7500シリーズTriModeプローブ 一本のプローブで 差動 コモン モード シングルエンド測定が可能 プローブ チップ先端で最高 20GHzの周波数帯域 P6780 型ロジック プローブ 16チャンネル アクティブ差動プローブ 周波数帯域 :2.5GHz BGAおよびスロット インターポーザ 信号取込み DDR 信号の自動的なトリガと取込み DQ DQS 信号を認識し 自動的にトリガすることでリード / ライトを分離 ユーザ定義のデコード ファイルでコマンド バスにトリガ高時間分解能で長時間のデータを取込み DPOJETで信号解析 時間トレンド ビューによる低周波現象の解析 信号解析 DDRA - 自動セットアップ リード / ライト バーストの自動検出 JEDECのパス / フェイルの自動測定 DPOJET - 強力なジッタ アイ タイミング解析ツール タイミング 振幅 ヒストグラムの測定 拡張ジッタ アイ ダイアグラム測定 パス / フェイル テスト 豊富なグラフ表示機能 レポート ジェネレータ

35 関連情報 DDRテストで必要な計測器について テクトロニクス アプリケーション ページ DDR テストについて DDR アプリケーション ノート Memory Implementers Forum: JEDEC: 55W