EVALUATION KIT AVAILABLE 概要デュアルスーパースピード USB 3.0 イコライザ / リドライバの MAX14975 はプログラム可能な入力イコライゼーションおよび出力デエンファシスを利用することでデターミニスティックジッタを低減し回路基板に起因する信号損失や信号ケーブ

EVALUATION KIT AVAILABLE 概要デュアルスーパースピード USB 3.0 イコライザ / リドライバのはプログラム可能な入力イコライゼーションおよび出力デエンファシスを利用することでデターミニスティックジッタを低減し回路基板に起因する信号損失や信号ケーブル損失を復元し主要スーパースピード USB 3.0 部品の最適な配置が可能になりより長い回路基板トレースやケーブルを使用することができますこのデバイスはレシーバ検出と USB 3.0 LFPS (low frequency periodic signals) 用の明確なサポートを備えた先進的パワーマネージメントを特長としていますこのデバイスは最適なレイアウトと最小スペース要件に対応したフロースルートレースを備えた小型 24 ピン TQFN パッケージ (4.0mm x 4.0mm) で提供されますこのデバイスは -40 +85 の拡張温度範囲での動作が保証されていますアプリケーション 19-6530; Rev 0; 11/12 堅牢なデュアル USB 3.0イコライザ / リドライバ拡張温度動作利点および特長先進的な省電力スリープモードスタンバイ状態 :1mW (typ) 以下レシーバ検出状態 :23mW (typ) 動的パワーダウン状態 :82.5mW (typ) アクティブ状態 :304mW (typ) 損失の多いチャネルを克服するために設計された高性能ソリューション 3レベルの入力イコライゼーション : 最大 10dB 6レベルの出力デエンファシス : 最大 4dB 最大 30インチのチャネル損失を補償 : デターミニスティックジッタ 12ps P-P (max) ランダムジッタ1ps RMS (max) リターンロス :10dB (typ) ( 最大 2.5GHz 時 ) 過酷な環境で高信頼性の動作を実現する設計工業用温度定格 :-40 +85 すべての端子で ±8kVヒューマンボディモデル (HBM) ESD 保護振動 / 衝撃に強いフロースルー 24ピンTQFN パッケージ (4.0mm x 4.0mm) に封止産業用 / エンベデッド PC コンピュータオンモジュールキャリアボード試験装置ラックサーバ産業用 PC 医療用機器型番はデータシートの最後に記載されています標準動作回路 V CC MAIN BOARD 0.1µF 2.2µF REMOTE BOARD MIDPLANE TX+ RX1+ TX1+ RX+ USB 3.0 HOST TX- RX+ RX1- TX2+ TX1- RX2+ SINGLE DIFFERENTIAL PAIR RX- TX+ USB 3.0 DEVICE RX2- RX- TX2- GND SINGLE DIFFERENTIAL PAIR TX- CONNECTORS 本データシートは日本語翻訳であり相違及び誤りのある可能性があります設計の際は英語版データシートを参照してください価格納期発注情報については Maxim Direct (0120-551056) にお問い合わせいただくか Maxim のウェブサイト (japan.maximintegrated.com) をご覧ください

Absolute Maximum Ratings (Voltages referenced to GND.) V CC... -0.3V to +4.0V All Other Pins (Note 1)... -0.3V to (V CC + 0.3V) Continuous Current RX_+, RX_-, TX_+, TX_-... Q30mA Continuous Power Dissipation (T A = +70NC) TQFN (derate 27.8mW/NC above +70NC)... 2222.2mW Operating Temperature Range... -40NC to +85NC Junction Temperature Range... -40NC to +150NC Storage Temperature Range... -65NC to +150NC Lead Temperature (soldering, 10s)...+300NC Soldering Temperature (reflow)...+260nc Note 1: All I/O pins are clamped by internal diodes. Stresses beyond those listed under Absolute Maximum Ratings may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability. Package Thermal Characteristics (Note 2) TQFN Junction-to-Ambient Thermal Resistance (q JA )... 36NC/W Junction-to-Case Thermal Resistance (q JC )...3NC/W Note 2: Package thermal resistances were obtained using the method described in JEDEC specification JESD51-7, using a four-layer board. For detailed information on package thermal considerations, refer to japan.maximintegrated.com/thermal-tutorial. Electrical Characteristics (V CC = +3.0V to +3.6V, C C = 100nF coupling capacitor on each output, R L = 50I and C L = 1pF on each output, T A = -40NC to +85NC, unless otherwise noted. Typical values are at V CC = +3.3V and T A = +25NC.) (Note 3) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS DC PERFORMANCE Power-Supply Range V CC 3.0 3.3 3.6 V Operating Supply Current I CC ENRXD = 1, data rate = 5.0Gbps, D10.2 pattern, DE _ = V CC, OS_ = GND ENRXD = 1, CM = 0, no output termination Dynamic power-down mode, ENRXD = 1, CM = 0, with output termination, no input signal 92 125 7 10 25 32 Standby Supply Current I STBY ENRXD = 0 600 FA Differential Input Impedance Z RX-DC-DIFF DC 72 120 I Differential Output Impedance Z TX-DC-DIFF DC 72 120 I Single-Ended High Input Impedance Z RX-SE-HIGH No output termination, CM = 0 (Note 4) 25 50 ki Common-Mode Input Impedance Z RX-DC-CM (Note 4) 18 30 I Common-Mode Output Impedance Z TX-DC-CM (Note 5) 18 30 I Common-Mode Input Voltage V RX-DC-CM (Note 4) 0 V Common-Mode Output Voltage V TX-DC-CM (Note 4) 2.75 V Active LFPS Common-Mode Delta DV LFPS-CM Active LFPS squelched and not squelched ma 50 mv 2

ELECTRICAL CHARACTERISTICS (continued) (V CC = +3.0V to +3.6V, C C = 100nF coupling capacitor on each output, R L = 50I and C L = 1pF on each output, T A = -40NC to +85NC, unless otherwise noted. Typical values are at V CC = +3.3V and T A = +25NC.) (Note 3) PARAMETER SYMBOL CONDITIONS MIN TYP MAX UNITS AC PERFORMANCE (Note 6) Redriver-Operation Differential Input Signal Range V RX-DIFF-PP USB 3.0 data 150 1200 mv P-P LFPS Detect Threshold V LFPS-DIFF-PP USB 3.0 LFPS pattern 100 300 mv 50MHz P f < 1250MHz 13 18 Differential Input Return Loss RL RX-DIFF 1250MHz P f < 2500MHz 8 12 db 50MHz P f < 1250MHz 13 16 Differential Output Return Loss RL TX-DIFF 1250MHz P f < 2500MHz 8 10 db Common-Mode Input Return Loss RL RX-CM 50MHz P f < 2500MHz 11 13 db Common-Mode Output Return Loss Differential Output Amplitude (Transition Bit), Figure 1 Differential Output Amplitude (Nontransition Bit), Figure 1 LFPS Idle Differential Output Voltage Voltage Change to Allow Receiver Detect RL TX-CM 50MHz P f < 2500MHz 10 13 db OS_ = 0, DE_ = 0 1120 OS_ = 0, DE_ = N.C. 940 V TX-DIFF-TB-PP OS_ = 0, DE_ = 1 1210 OS_ = 1 or N.C., DE_ = 0 1180 OS_ = 1 or N.C., DE_ = N.C. 1010 OS_ = 1 or N.C., DE_ = 1 1270 DE_ = N.C. 640 V TX-DIFF-NTB-PP DE_ = 0 840 DE_ = 1 940 V LFPS-IDLE- DIFF-PP V DETECT mv P-P mv P-P Highpass filter to remove DC offset 30 mv Positive voltage to sense receiver termination Deterministic Jitter t TX-DJ-DD K28.5 pattern, data rate = 5.0Gbps, EQ_ = not connected Random Jitter t TX-RJ-DD D10.2 pattern, data rate = 5.0Gbps, EQ_ = not connected 500 mv 12 ps P-P 1 ps RMS LFPS Idle Exit Delay t IDLE-EXIT Rise/Fall Time t TX-RISE-FALL (Note 7) 40 ps Differential Propagation Delay t PD Propagation delay input to output at 50% 250 ps LFPS Idle Entry Delay t IDLE-ENTRY USB 3.0 LFPS pattern, active state 4 7 ns USB 3.0 LFPS pattern, dynamic powerdown state ns 15.6 22.5 USB 3.0 LFPS pattern, active state 4 6 3

標準動作特性 (V CC = 3.3V, T A = +25NC, EQ_ = N.C., using 5Gbps QK28.5 pattern, unless otherwise noted.) DE_ = N.C, OS_ = N.C OR 1, V RX-DIFF-PP = 150mV P-P DE_ = N.C, OS_ = 0, V RX-DIFF-PP = 150mV P-P EYE DIAGRAM VOLTAGE (mv) 600 400 200 0-200 -400 toc01 EYE DIAGRAM VOLTAGE (mv) 600 400 200 0-200 -400 toc02-600 -600-200ps -100ps -150ps -50ps 0ps 100ps 200ps 50ps 150ps -200ps -100ps -150ps -50ps 0ps 100ps 200ps 50ps 150ps DE_ = N.C, OS_ = N.C OR 1, V RX-DIFF-PP = 1200mVP-P DE_ = N.C, OS_ = 0, V RX-DIFF-PP = 1200mV P-P EYE DIAGRAM VOLTAGE (mv) 600 400 200 0-200 -400 toc03 EYE DIAGRAM VOLTAGE (mv) 600 400 200 0-200 -400 toc04-600 -600-200ps -100ps -150ps -50ps 0ps 100ps 200ps 50ps 150ps -200ps -100ps -150ps -50ps 0ps 100ps 200ps 50ps 150ps 5

標準動作特性 ( 続き ) (V CC = 3.3V, T A = +25NC, EQ_ = N.C., using 5Gbps QK28.5 pattern, unless otherwise noted.) 800mV 600mV 400mV DE_ = N.C, OS_ = 1, V RX-DIFF-PP = 150mV P-P USB 3.0 HOST COMPLIANCE FILTER toc05 800mV 600mV 400mV DE_ = N.C, OS_ = 1, V RX-DIFF-PP = 150mV P-P USB 3.0 DEVICE COMPLIANCE FILTER toc06 200mV 200mV 0mV 0mV -200mV -200mV -400mV -400mV -600mV -600mV -800mV -200ps -150ps -100ps -50ps 0ps 50ps 100ps 150ps -800mV -200ps -100ps -150ps -50ps 0ps 50ps 100ps 150ps DIFFERENTIAL INPUT RETURN LOSS (db) 0-5 -10-15 -20-25 -30-35 DIFFERENTIAL INPUT RETURN LOSS vs. FREQUENCY MASK toc07 DIFFERENTIAL OUTPUT RETURN LOSS (db) 0-5 -10-15 -20-25 -30-35 DIFFERENTIAL OUTPUT RETURN LOSS vs. FREQUENCY MASK toc08-40 0 0.5 1.0 1.5 2.0 2.5 FREQUENCY (GHz) -40 0 0.5 1.0 1.5 2.0 2.5 FREQUENCY (GHz) 6

ピン配置 20 11 TX2- TOP VIEW RX2+ RX2- GND TX1+ TX1- N.C. GND EQ2 21 22 23 + 24 1 2 VCC EQ1 DE1 DE2 OS2 CM VCC 18 17 16 15 14 13 19 12 TX2+ 10 GND 9 RX1+ EP* 8 7 RX1- N.C. 3 4 5 6 OS1 TQFN ENRXD GND *CONNECT EXPOSED PAD (EP) TO GND. 端子説明端子名称機能 1, 13 V CC 電源入力できる限りデバイスの近くに配置した並列の 0.1µF と 2.2µF の低 ESR コンデンサで V CC を GND に接続してください 2 EQ1 3 ステート入力 : 入力イコライゼーション制御チャネル 1 デフォルト状態の場合は EQ1 を未接続のままにしてください 3 DE1 4 OS1 5 ENRXD 3 ステート入力 : 遷移ビットおよび非遷移ビット出力振幅制御チャネル 1 デフォルト状態の場合は DE1 を V CC に接続してください 2 ステート入力 : 遷移ビット出力振幅制御チャネル 1 デフォルト状態の場合は OS1 を GND に接続してくださいアクティブハイのイネーブル通常動作の場合は ENRXD をハイに駆動するか未接続のままにしてくださいスタンバイ状態へ移行させるには ENRXD をローに駆動してください ENRXD は V CC への 400kΩ (typ) のプルアップ抵抗を備えています 6, 10, 18, 21 GND グランド 7, 24 N.C. 接続なし内部で接続されていません 8 RX1- 反転入力チャネル 1 低 ESRの100nFのコンデンサでRX1-をAC 結合してください 9 RX1+ 非反転入力チャネル 1 低 ESRの100nFのコンデンサでRX1+ をAC 結合してください 11 TX2- 反転出力チャネル 2 低 ESRの100nFのコンデンサでTX2-をAC 結合してください 12 TX2+ 非反転出力チャネル 2 低 ESRの100nFのコンデンサでTX2+ をAC 結合してください 14 CM アクティブハイのコンプライアンスモード制御強制的にアクティブ状態にするには CM をハイに駆動してください通常動作の場合は CM をローに駆動するか未接続のままにしてください CM は GND への 400kΩ (typ) のプルダウン抵抗を備えています 7

端子説明 ( 続き ) 端子名称機能 15 OS2 2 ステート入力 : 遷移ビット出力振幅制御チャネル 2 デフォルト状態の場合は OS2 を GND に接続してください 16 DE2 3 ステート入力 : 遷移ビットおよび非遷移ビット出力振幅制御チャネル 2 デフォルト状態の場合は DE2 を V CC に接続してください 17 EQ2 3 ステート入力 : 入力イコライゼーション制御チャネル 2 デフォルト状態の場合は EQ2 を未接続のままにしてください 19 RX2+ 非反転入力チャネル 2 低 ESRの100nFのコンデンサでRX2+ をAC 結合してください 20 RX2- 反転入力チャネル 2 低 ESRの100nFのコンデンサでRX2-をAC 結合してください 22 TX1+ 非反転出力チャネル 1 低 ESRの100nFのコンデンサでTX1+ をAC 結合してください 23 TX1- 反転出力チャネル 1 低 ESRの100nFのコンデンサでTX1-をAC 結合してください EP エクスポーズドパッド内部で GND に接続されています熱的性能を最大化するため大面積のグランドプレーンに接続してください電気的な接点として使用するためのものではありませんファンクションダイアグラム V CC RX1+ TX1+ TX2+ RX1- TX2- TX1- RX2- RX2+ CONTROL LOGIC GND OS1 OS2 EQ1 EQ2 DE1 DE2 ENRXD CM 8

詳細は 2 つの同一のドライバを備えることにより完全な 1 つのスーパースピード USB 3.0 リンクをサポートします各チャネルのプログラム可能なイコライゼーションとデエンファシスによって基板上でのスーパースピードトランシーバの最適な配置が可能になりフロントリアおよびサイドのスーパースピードポートの柔軟性が実現しますこのデバイスはレシーバ検出および USB 3.0 の LFPS (low-frequency periodic signals) のサポートを含む先進的パワーマネージメントを備えていますプログラム可能な入力イコライゼーションチャネル1の入力イコライゼーションは EQ1によって制御されチャネル2の入力イコライゼーションはEQ2によって制御されます EQ1とEQ2の2つの端子がそれぞれ3つのイコライゼーション設定を備えているためさまざまな入力プリント基板トレースコネクタまたはケーブル損失に対する柔軟な補正を提供します ( 表 1) EQ_ の3ステート入力は V IH より低く V IL より高い電圧をハイインピーダンスと解釈しますこのインピーダンス状態が必要な場合は EQ_ を ( たとえば ) 1Vに設定するかまたは未接続のままにしてくださいプログラム可能な出力デエンファシスチャネル 1の出力遷移ビットの振幅はOS1 端子およびDE1 端子によって制御され非遷移ビットの振幅はDE1 端子のみによって制御されますチャネル2の出力遷移ビットの振幅はOS2 端子およびDE2 端子によって制御され非遷移ビットの振幅は DE2 端子のみによって制御されます 2 つのチャネルのそれぞれに 6 つの可能な出力デエンファシス状態が存在するため出力プリント基板トレースコネクタまたはケーブルにおけるさまざまな損失を補正する柔軟性が提供されます ( 表 2 表 3 および表 4) DE_ の 3 ステート入力は V IH より低く V IL より高い電圧をハイインピーダンスと解釈しますハイインピーダンス状態が必要な場合は DE_ を ( たとえば ) 1V に設定するかまたは未接続のままにしてください LFPSサポートこのデバイスは入力のアイドル状態を検出して対応する出力のスケルチを行い不要なノイズの再駆動を防止することによって USB 3.0 LFPSを明確にサポートしています差動入力 LFPS 信号が100mV P-P のスレッショルドを下回った場合デバイスは出力のスケルチを行います 300mV P-P (typ) 以上の差動 LFPS 信号が入力に存在する場合デバイスは対応する出力をオンにして信号を再駆動しますデバイスのアクティブ状態でのLFPSアイドル移行時間は4ns (typ) で復帰時間は4ns (typ) です先進的パワーマネージメントスタンバイ状態デバイスを低電力スタンバイ状態にするには ENRXDをローに駆動してくださいスタンバイ時には入力はコモンモードのハイインピーダンス状態になりデバイスの消費電力は1mW (typ) 以下ですスタンバイへの移行時間は 2µs (typ) で復帰時間は50µs (typ) です表 1. 標準入力イコライゼーション表 3. 標準出力非遷移ビット振幅 EQ_ EQUALIZATION (db) DE_ AMPLITUDE (mv P-P ) N.C.* 0 N.C* 640 0 6 0 840 1 10 1 940 * 未接続 * 未接続表 2. 標準出力遷移ビット振幅 ( Electrical Characteristics ( 電気的特性 ) の表を参照 ) OS_ AMPLITUDE (mv P-P ) N.C.*, 1 1010 to 1270 0 940 to 1210 * 未接続表 4. 標準出力デエンファシス CONTROL LOGIC OS_ = 0 (db) OS_ = 1, N.C.* (db) DE_ = 0-2.5-3.0 DE_ = N.C. -3.3-3.9 DE_ = 1-2.2-2.7 * 未接続 9

レシーバ検出このデバイスは各チャネルに個別のレシーバ検出を備えています初期パワーアップ時には ENRXD がハイの場合にレシーバ検出が初期化されますデバイスがパワーアップされた状態では ENRXD の立上りエッジでレシーバ検出が開始されますレシーバ検出中デバイスは 23mW (typ) の低電力モードのままになり出力および入力はコモンモードハイインピーダンス状態になりますレシーバ検出はレシーバが検出されるまで 12ms (typ) 間隔で繰り返されますレシーバ検出状態を終了するには両方のチャネルでレシーバが検出される必要があります動的パワーダウンレシーバ検出後に入力信号が存在しない場合デバイスは動的パワーダウン状態に移行します入力に信号が検出された時点でデバイスはこの状態を終了します動的パワーダウン状態でのデバイスの消費電力は 82.5mW (typ) 以下ですアイドルの検出から 30µs 後にデバイスは動的パワーダウンに移行します 12ms (typ) 以上にわたって信号が検出されない場合デバイスはレシーバ検出状態に移行しますアクティブ状態レシーバ検出後に入力信号が存在する場合デバイスは自動的にアクティブ状態に移行します表 5 に示すように CM = 1 に設定することによってデバイスを強制的にアクティブ状態にすることができますこの状態でのデバイスの消費電力は 304mW (typ) 以下です USB 3.0コンプライアンスモードは強制的にデバイスをアクティブ状態のままにする USB 3.0コンプライアンスモードを備えていますデバイスは信号を再駆動してトランスミッタが USB 3.0 仕様によって要求される電圧およびタイミング仕様に準拠しているかどうかをテストします USB 3.0コンプライアンスモードをアクティブ化するには ENRXDをハイに駆動するか未接続のままにするとともに CMをハイに駆動してください通常動作の場合は ENRXD をハイに駆動するか未接続のままにするとともに CM をローに駆動するか未接続のままにしてください ( 表 5) コンプライアンスモード (CM = 1) ではレシーバ検出および動的パワーダウンはディセーブルされますがデバイスはアクティブ状態のままで LFPS サポートも機能しますアプリケーション情報レイアウトプリント基板のレイアウトと設計はデバイスの性能に大きな影響を与える可能性がありますグランドインダクタンスの最小化やデータ信号に対するインピーダンスを考慮して設計された伝送ラインの使用を含む正しい高周波数の設計技法を使用してください電源デカップリングコンデンサはできる限り V CC の近くに配置する必要があります V CC は常に電源プレーンに接続してくださいエクスポーズドパッドパッケージエクスポーズドパッドを備えた 24ピンTQFNパッケージは ICの放熱用の非常に低熱抵抗の経路を提供する機能を採用しています適正な電気的性能および放熱性能を実現するためにデバイスのエクスポーズドパッドを PCBのグランドプレーンにはんだ付けする必要がありますエクスポーズドパッドパッケージの詳細についてはアプリケーションノート 862 HFAN-08.1: Thermal Considerations of QFN and Other Exposed-Paddle Packages を参照してください電源シーケンス注意 : 記載された定格を超える状態はデバイスに永続的な損傷を与える可能性があるため絶対最大定格を超えないようにしてくださいすべてのデバイスについて適切な電源シーケンスが推奨されます常に信号を印加する前に GND と V CC をこの順で印加してください ( 特に信号が電流制限されていない場合 ) 表 5. デジタル制御の真理値表 ENRXD CM DESCRIPTION 0 0 Power-down 0 1 Power-down 1 or N.C.* 0 or N.C.* Normal operation 1 or N.C.* 1 Compliance mode (active) * 未接続型番 PART TEMP RANGE PIN-PACKAGE ETG+ -40NC to +85NC 24 TQFN-EP* + は鉛 (Pb) フリー /RoHS 準拠パッケージを示します *EP = エクスポーズドパッド 10

チップ情報 PROCESS: BiCMOS パッケージ最新のパッケージ図面情報およびランドパターン ( フットプリント ) は japan.maximintegrated.com/packages を参照してくださいなおパッケージコードに含まれる + # または - は RoHS 対応状況を表したものでしかありませんパッケージ図面はパッケージそのものに関するもので RoHS 対応状況とは関係がなく図面によってパッケージコードが異なることがある点を注意してくださいパッケージタイプパッケージコード外形図 No. ランドパターン No. 24 TQFN-EP T2444+3 21-0139 90-0021 11

改訂履歴版数改訂日説明改訂ページ 0 11/12 初版マキシムジャパン株式会社 141-0032 東京都品川区大崎 1-6-4 大崎ニューシティ 4 号館 20F TEL: 03-6893-6600 は完全に製品に組込まれた回路以外の回路の使用について一切責任を負いかねます回路特許ライセンスは明言されていませんは随時予告なく回路及び仕様を変更する権利を留保します Electrical Characteristics ( 電気的特性 ) の表に示すパラメータ値 (min maxの各制限値 ) はこのデータシートの他の場所で引用している値より優先されます 160 Rio Robles, San Jose, CA 95134 USA 1-408-601-1000 12 2012 Products, Inc. およびのロゴは Maxin Integrated Products, Inc. の商標です