IGBTの特性

015 年 3 月 日 改訂 1 017 年 1 月 9 日 GBT の特性 群馬大学松田順一 1

概要 1. デバイス構造と動作. スタティックブロッキング特性 3. 順方向伝導特性 4. 寄生サイリスタのラッチアップ 5. SOA(Safe Operating Area) 6. スイッチング特性 7. 相補デバイス 8. 高電圧デバイス 9. 高温特性 10. トレンチゲート GBT 構造 11. トレンド ( 注 ) 群馬大学アナログ集積回路研究会第 80 回講演会 (008 年 3 月 4 日開催 ) 資料から抜粋 参考文献 B. Jayant Baliga, Fundamentals of ower Semiconductor Devices, Springer Science Business Media, 008.

GBT とは パワー バイポーラ トランジスタ 低電流利得 ( 高電圧仕様 ) ワイドベース ( リーチスループロテクション : ブロッキング状態 ) ベースとコレクタドリフト領域への高レベル注入 ( オン状態 ) 複雑なゲート駆動回路 ( 回路面積大 高価 ) パワー MOSFET 簡単なゲート駆動回路 ( 回路面積小 安価 ) 高電圧 (00V 以上 ) ではオン抵抗は急に増大 GBT パワー バイポーラ トランジスタ パワー MOSFET 3

GBT の断面構造 エミッタ - ベース MOSFET ゲート - ( ドリフト領域 ) バイポーラトランジスタ 寄生サイリスタ ドリフト層 d 1 ( 基板 ) コレクタ 4

GBT 動作の特長 高い順方向電流密度 低駆動パワー (MOS ゲート構造 ) ゲート制御ターンオフ 広い SOA( 完全ゲート制御出力特性 ) 高い順 / 逆方向ブロッキング特性 300V 以上のブロッキング耐性に有効 ( 低ブロッキング耐性では MOSFET が有効 ) 5

GBT 動作 ゲート電圧 : 大 十分な反転層形成 i ダイオードの振る舞い CE ゲート電圧 :V G V DS V T MOSFET チャネルピンチオフ MOSFET 電流飽和 Tr のベース電流制限 Tr 電流飽和 ( 能動領域 ) V G 逆方向特性 順方向特性 V CE ゲート ターン オフ MOSFET 電流 : 急峻な低減 コレクタ電流 : 徐々に低減 ( 少数キャリアライフタイムによる時定数 ) 6

GBT 等価回路 R S C1 α E1 RS B エミッタ 1 B1 C コレクタ E1 E 寄生 α MOSFET ゲート B1 B1 R s :- ベース領域内の抵抗 ( エミッタへの正孔電流に影響 ) R S による電圧降下 < 0.7V は作動せず R S : 十分に小 寄生サイリスタ動作不可 ( Tr ゲイン : 小 ) ( 1 α ) ( α α ) GBT Tr Tr のベースを駆動する MOSFET ( ダーリントン構成 ) E1 C, 1 E1 α E1, E RS C RS α E 7

逆方向スタティック ブロッキング特性 オープン ベース トランジスタの耐圧 (BV CEO ) ( コレクタ -- ドリフト -- ベース ) - ドリフト領域幅 (d 1 ) の設定 最大動作電圧での空乏層幅 少数キャリア拡散長 ( ) εv m d 1 q D チップ周辺での耐圧低減対策 正のベベル角の形成 ( 表面電界低減 ) (V 形状ブレードによるダイシング ケミカルエッチ 表面のパッシベーション ) リーチスルー防止 リーク電流低減 8

順方向スタティック ブロッキング特性 - ドリフト -- ベース間接合 (J ) の逆方向耐圧 - ベース ドーピング プロファイルの決定 MOSFET 閾値電圧設定 - ベース内空乏層の エミッタへのパンチスルー防止 DMOS セル間のスペース DMOS セルスペースの増大 耐圧の低下 コレクタ -- ドリフト間接合 (J 1 ) J 接合による空乏層の J 1 接合へのパンチスルー回避 対称デバイス : 順逆で同じブロッキング耐性確保 AC 用途 非対称デバイス : 順方向ブロッキング耐性のみ保持 DC 用途 バッファー層の挿入 (1.5~ 倍のブロッキング耐性の向上 ) Ex. バッファー層のドーピング密度 (D B ):10 16 ~10 17 cm -3 厚み (d ):10~15μm 9

ドーピングプロファイルと電界分布 対称 GBT J 3 J ドーピングプロファイル 電界 ブロッキング順方向 d 1 J 1 逆方向 D 非対称 GBT 低 D B バッファー層内で電界ゼロ条件 B d 1.3 10 B 1 ε S E q (cm ) C J 3 J J 1 ドーピングプロファイル d d 1 バッファー層 電界 順方向 高 D B からの注入効率低下 逆方向 10

順方向伝導の等価回路 i ダイオード MOSFET トランジスタ MOSFET ( ダーリントン構成 ) ドリフト領域の伝導度変調による低抵抗化 ドリフト領域への注入キャリア密度 ( 10 ~10 3 ドリフト領域のドーピング密度 ) 11

GBT の順方向伝導 (1) - i ダイオード MOSFET モデル - エミッタ - ベース MOSFET ゲート - ( ドリフト領域 ) C 伝導度変調 i ダイオード ( 基板 ) コレクタ 1

13 i ダイオード MOSFET モデル ( ) ( ) ( ) ( ) ( ) ( ) a d a a M kt qv a a a a T G OX ns CH C a i a C F d e q kt d d q kt V e d d d d F V V Z C d qwzd n F d q kt V a M for 8 3 for 3 0.5 tanh 1 tanh ln 4 π µ i ダイオードの電圧降下分 MOSFET の電圧降下分 d: ドリフト層厚みの半分 (d 1 /) W:GBT チャネル方向ピッチ Z:MOSFET ゲート幅

関数 F の d/ a 依存性 - エント 領域での再結合がない場合 (i)- 1.E00 関数 F(d/a) 1.E-01 1.E-0 F 1.E-03 0.1 1 10 d/ a d/ a 1 の時が最大 14

GBT の -V 特性 -i ダイオード MOSFET モデル - 1.E03 1.E04 順方向電流密度 JC (A/cm ) 1.E0 1.E01 1.E00 デバイス動作点 1.E03 1.E0 1.E01 Ron,sp(mΩcm ) Jc (GBT) Jc (max) Ron,sp (GBT) Ron,sp (ideal DMOS) 1.E-01 0.0 0.5 1.0 1.5.0.5 順方向電圧降下 V F (V) 1.E00 ブレークダウン電圧 :600V GBT デバイス動作点 (T j 00 ) での R on,sp : MOSFET GBT 15

GBT の順方向伝導 () - バイポーラトランジスタ MOSFET モデル - エミッタ h E - ベース MOSFET トランジスタ コレクタ - C ゲート e ( ドリフト領域 ) ( 基板 ) α h e 1 α E h 1 1 α e α αt 1 cosh ( l ) l : ベース幅 ( 空乏層除く ) : 両極性拡散長 a a e 16

バイポーラトランジスタ MOSFET モデル (1) オン状態電圧降下 V F kt q i ダイオードの電圧降下分 Cd ln qwzdani F ( d ) a MOSFET の電圧降下分 µ ( 1 α ) CCH C Z( V V ) ns OX G T ドリフト領域の電圧降下 :i ダイオード近似 MOSFET を流れる電流 : ( 1 α ) C V F ( バイポーラ MOSFET モデル ) < V F (i ダイオード MOSFET モデル ) 理由 : バイポーラMOSFETモデル 全 C MOSFETを流れない iダイオードmosfetモデル 全 C MOSFETを流れる 17

バイポーラトランジスタ MOSFET モデル () MOSFET を流れる電流 : e (MOSFET: 飽和状態 ) コレクタ飽和電流 C, sat トランスコンダクタンス g e ms nsc µ 1 1 α 1 1 α ox CH Z ( V V ) G µ nsc µ nsc ox CH ox CH Z T Z ( V V ) G ( V V ) G T T g ms (GBT) > g ms ( パワー MOSFET): 典型的な α 0.5 18

出力抵抗の低下 コレクタ電圧増加に伴う出力抵抗の低下 MOSFET の実効チャネル長の減少 トランジスタの α の増大 ( 空乏化されないベース ( - ドリフト ) 領域の減少 ) 出力抵抗 α α T 1 cosh, sinh( l a ) [ cosh( l ) 1] 1 dc d e S ε rc dvc dv C 1 α q a DaV l d1 W d ε V D 1 ( l a ) q D l S C C e 19

対称 GBT の空乏層の拡張 - コレクタ電圧の上昇に伴う出力抵抗の低下 - 電界 エミッタ - ベース ゲート W D コレクタ電圧の上昇 l - ( ドリフト領域 ) コレクタ電圧の上昇 l の減少 α の増大 出力抵抗の低下 ( 基板 ) コレクタ 0

非対称 GBT の空乏層の拡張 - コレクタ電圧の上昇に伴う出力抵抗低下の対策 - エミッタ - ベース ゲート 電界 J d 1 対策 コレクタ電圧の上昇 - ( ドリフト領域 ) 1 バッファ領域の形成 空乏化無し領域の一定化 α ( 一定 ) J 1 で注入効率低下 出力抵抗の低下抑制 拡散長の低減 ( a : 小 ) d J 1 ( バッファ領域 ) ( 基板 ) コレクタ 1

オン状態のキャリア分布導出 電流連続の式 境界条件 d p dx キャリア分布 p( x) p H Ja qd p 0, H (1) 正孔密度 : p( d1) 0, () 電流密度 : J (0) J, p sinh cosh a [( d1 x) a ] ( d ) 1 a D τ a H p(0) p0 J (0) 0 n 両極性拡散 p p( x) p dp J qdp dx x 0 Ja p0 tanh qd 0 ( d ) 1 a

オン状態のキャリア分布 エミッタ - ベース pn 逆接合 ゲート x d 1 GBT i pn 順接合 蓄積電荷 - コレクタ Q ( ドリフト領域 ) ( 基板 ) S d1 J a q pdx 1 0 Dp cosh 1 a 0 1 ( d ) p 0 p 正孔電流 全電流 (x0) 電子電流 0(x0) 3

オン状態電圧降下 - 全電圧降下と pn 順接合の電圧降下 - 全電圧降下 V GBT V V 但し V pn 順接合の電圧降下 M MOSFET V V MOSFET CH, V JFET V ACC V kt q V p0 ln, p p 0 kt Ja ln q qd 0 p n D i n i D tanh d V 1 a 0.8 V: 室温 4

オン状態電圧降下 - - ドリフト領域の電圧降下 - 正孔電流と電子電流 ( ドリフト 拡散 ) 高レベル注入条件 全電流密度 電界 (1 3 から電界導出 ) E( x) J kt qp µ q ( µ ) 電圧降下 ( 電界を 0~d 1 まで積分 ) kt q µ n p n ( x) p( x) J J p J n ( µ ) n µ p 1 dp ( µ µ ) p dx n p ( µ ) n µ p d ln ( ) µ µ d 1 d1 cosh ln tanh sinh a a n p p 1 VM ( µ ) n µ p a V M 1 3 0.1V : 伝導度変調 5

オン状態電圧降下 - MOSFET の電圧降下 - MOSFET チャネル領域の電圧降下 V CH JFET 領域の電圧降下 V JFET 蓄積領域の電圧降下 V ACC ( 1 ) JCHW C ( V V ) µ α ρ K ns JFET ox G T Cell ( 1 α ) J ( X W0 ) ( X W ) G ( 1 α ) J ( G X ) µ C ( V V ) na ox G TACC 0 W W Cell Cell X W W 0 : ベース接合深さ : 空乏層幅 : GBTセル幅 Cell 高耐圧化 ρ JFET : 高 W 0 : 大 V JFET : 大対策 : ρ JFET 低減化 ドリフト領域のキャリアライフタイム : 小 JFET 近傍の伝導度変調 : 悪化 V JFET : 大 6

寄生サイリスタ ラッチアップ - 発生 - J 3 J エミッタ - ベース R S ゲート 電子電流 : e (MOSFET) 正孔電流 : h1 ( コレクタ J 1 J エミッタ ) R s による電圧降下 J 3 を順方向バイアス h 寄生サイリスタ - h1 e ( ドリフト領域 ) 電流密度増大 R s による電圧降下 >V bi 電流利得 (α ) の増大 J 1 ( 基板 ) ラッチアップ発生 (α α 1) コレクタ 7

寄生サイリスタ ラッチアップ対策 - トランジスタを介しての抑制 - Tr の電流利得低減 ベース輸送ファクター α T の低減 少数キャリアライフタイム ( 拡散長 ) 低減 電子照射 ( - ドリフト領域 : Trベース領域 ) 1 αt cosh l ( a ) 注入効率の低減 ( 接合 :J 1 ) - ドリフト領域ドーピング密度 DB 増加 順 / 逆方向ブロッキング耐圧の低下 ( h1 低減 R s による電圧降下低減 ) 拡散長の低減 ターンオフタイム : 低下 オン状態の電圧降下 : 増大 バッファ層の導入 ( 順方向 : 向上 逆方向 : 低下 ) D pb ne AE β E DnE W DB バッファ層の導入 ターンオフタイム : 低下 オン状態の電圧降下 : 増大 ( 注 ) バッファ層の導入 全ドリフト領域幅の低減 オン状態の電圧降下増大抑制 8

寄生サイリスタ ラッチアップ対策 - トランジスタを介しての抑制 - Tr の電流利得低減 ベース輸送ファクターの低減 深い 拡散の導入 (- ベース幅の拡張 ) 注入効率の低減 ( 接合 :J3) 深い 拡散の導入 (- ベース抵抗低減 ) 浅い 拡散の導入 ( エミッタ下全体の - ベース抵抗低減 ) エミッタドーピングの低減 ( 通常不使用 ) 接合深さ (MOSFET チャネル長 ) 制御困難 エミッタのシート抵抗の増大 ( オン状態の電圧降下増大 ) 少数キャリアバイパス MOSFET チャネル下領域への 拡散の導入 カウンター ドープド チャネル ゲート酸化膜の薄膜化 GBT セルトポロジー 9

寄生サイリスタ ラッチアップ対策 - 深い 拡散 - エミッタ - ベース R S E E 1 E - R SB W Cell ( ドリフト領域 ) ( 基板 ) コレクタ ゲート h1 J ラッチアップ発生電流 C W Cell α V ( R R ) SB bi ( R R ) Cell E1 S E RS SB E1 S E Z h 1RS Vbi : ラッチアップ発生条件 C h 1 α : h無視 Vbi V Z C α RS α SB E1 S C JC ZW ラッチアップ発生 bi ( R R ) R SB E1 による電圧降下が支配的 E 30

寄生サイリスタ ラッチアップ対策 - 浅い 拡散 - エミッタ - ベース ゲート ドーピングプロファイル - ベース - ( ドリフト領域 ) - 浅い 拡散 エミッタ下全体の - ベース抵抗低減 ( 基板 ) コレクタ 31

寄生サイリスタ ラッチアップ対策 - 少数キャリアバイパス - エミッタ ゲート - ベース 少数キャリアバイパス ラッチング電流 : 約 倍 - ( ドリフト領域 ) h e h1 チャネル密度 : 約 1/ ( オン状態電圧降下増大 ) ( 基板 ) コレクタ 3

寄生サイリスタ ラッチアップ対策 - カウンター ドープド チャネル - エミッタ ゲート ラッチアップ対策 - ベースドーピング密度増加 V T 上昇 - ベース 型のカウンタードーピング導入 V T 低下 - ( ドリフト領域 ) ( 基板 ) 反転層内の移動度低下 オン状態電圧降下増大 コレクタ 33

寄生サイリスタ ラッチアップ対策 - ゲート酸化膜の薄膜化 - JC (A/cm ) 1,400 1,00 1,000 800 600 400 00 R CH V t T ox Zµ ε ns ox CH A t ox ( V V ) G T 0 0 00 400 600 800 1,000 1,00 1,400 tox (A ) 酸化膜厚 : 半分 チャネル下のドーピング密度 : 約 4 倍 ( 同じ閾値電圧 ) ゲート駆動電圧の低減 ( 同じオン状態の電圧降下 ) 34

寄生サイリスタ ラッチアップ対策 -GBT セルトポロジー : 線型 - - ベース領域 W G h1 R C R α S SB E1 Z G G W h1 ポリシリコンウインドウ h1 C, α VbiZ R SB E1 G G W J C, Z C, V ( G W ) α RSBE1G bi 35

寄生サイリスタ ラッチアップ対策 -GBT セルトポロジー : 円形 - J h1 C α 4 ( G W ) 4( ) G W π W h1 J C, CR ポリシリコンウインドウ - ベース境界 Vbi α R W SB π [ ( ) ] 4 π ln[ ( )] G G h1 W R S W R SB RSB W dr ln W E1 πr π W E 1 C, CR 8π ( G W ) [ ( ) ] 4 π ln[ ( )] W G Vbi α R W W SB W W E1 W W E1 36

寄生サイリスタ ラッチアップ対策 -GBT セルトポロジー : 正方形 - h1 ポリシリコンウインドウ J C, SQ < JC, CR W G 正方形コーナー部分 (- ベース領域 ) が長い h1 - ベース境界 37

寄生サイリスタ ラッチアップ対策 -GBT セルトポロジー : 原子格子 (A)- ホールバイパス領域 ( ラッチアップ耐性電流の増大 ) ポリシリコンアイランド - ベース境界 h1 C α π G ( ) 4 G W h1 h1 G W R S C, A G E1 RSB RSB G dr ln G πr π G V α bi R SB G 8 ln E1 ( G W ) [( ) ] G E1 G ポリシリコンウインドウ C, A V α bi R SB G ln [( ) ] G 8μm, W 8μm, E1 1μmの場合 (α, RSB : 同一 ) J / J 0.5, J / J.1 C, CR C, C, A C, G E1 G 38

寄生サイリスタ ラッチアップ対策 - ダイバータ付 GBT- J エミッタ W J 3 - ベース G ゲート D J 4 ダイバータ -ベースのガードバンド オン状態の電圧降下増加 h1 Cα R C, D V α R bi Z R S SB E1 SB ( ) Z G G W D ( ) G W G E1 D J 1 h h1 h 3 - コレクタ J C, D Z α ( ) G V R C, D SB bi W E1 G D 39

SOA(Safe Operating Area) VS 3 FBSOA (Forward Biased SOA) 正孔 電子電流 FBSOA T フライバックダイオード逆回復電流 O V O RBSOA VS インダクティブ負荷 t 3 RBSOA (Reverse Biased SOA) 正孔電流 V G ターンオン ターンオフ t 1 オープンベースブレークダウン ( 高電圧 低電流 ) 寄生サイリスタのラッチアップ ( 低電圧 高電流 : 高ゲートバイアス 高温動作 ) 3 パワー消失とアバランシェセカンドブレークダウン ( 高電圧 高電流 : スイッチング時 ) 40

順方向バイアス (FB)SOA - コレクタ電流 : 飽和時 - エミッタ - ベース ゲート ドリフト領域正味電荷 電界 SOA 条件 D J qv BV SOA sat, p J qv n sat, n 正孔電流 >電子電流 5.34 10 ( ) 3 4 13 - ( ドリフト領域 ) ( 基板 ) 空乏層端 コレクタ 順方向ブロッキング アバランシェ破壊条件 ( オープンベースブレークダウン ) 1 α T M 1 α T cosh( l ) M 1 ( V BV ) SOA ベース輸送ファクター a [ ] n 1 アバランシェ増倍係数 高 BV SOA ドリフト領域の D 低減 ( 対称 GBT: リーチスルーの問題 ) 41

逆方向バイアス (RB)SOA - ターンオフ過渡時 - 正味電荷 ( 空間電荷領域内 ) D J qv C sat, p, J C : 全コレクタ電流 ( 正孔 ) 非対称 GBT の場合の BV SOA D J qv C sat, p sat, p アバランシェ破壊条件 ( オープンベースブレークダウン ) α T M 1 BV SOA 5.34 10 13 qv J C 3 4 - ベース - ドリフト領域間の電界 :RBSOA>FBSOA BV SOA : RBSOA<FBSOA 4

逆方向バイアス (RB)SOA - ターンオフ過渡時 : 例 - 3,500 コレクタ電流密度 (A/cm ) 3,000,500,000 1,500 1,000 500 RBSOA 領域 低電流利得 α pnp 0.75 高電流利得 α pnp 0.95 0 0 00 400 600 800 1000 コレクタ電圧 ( アバランシェブレークダウン ) (V) RBSOA 領域 : 低電流利得 > 高電流利得 43

逆方向バイアス (RB)SOA -p と n チャネル GBT との比較 - コレクタ電流密度 ラッチアップ ラッチアップ p チャネル GBT () アバランシェ破壊 電流誘起 ( ラッチアップ )SOA p チャネル GBT > n チャネル GBT (n ヘ ースシート抵抗 < p ヘ ースシート抵抗 ) n チャネル GBT () アバランシェ誘起 SOA p チャネル GBT < n チャネル GBT ( 衝突電離係数 : 電子 > 正孔 ) アバランシェ破壊 コレクタ電圧 44

RBSOA を考慮した DMOS セル設計 ポリシリコンウインドウ端を丸めることによる電界緩和 エミッタ - ベース - コレクタ ゲート 高電界ポイント 耐圧の低下 (RBSOA の低下 ) ( ドリフト領域 ) ( 基板 ) ポリシリコンウインドウ - ベース領域のマージによる電界緩和 - ベース境界 - ベース - ドリフト間球接合 円柱接合 - ベース端での電界 A セル < 丸め端線型セル < 円形セル < シャープ端線型セル サドル ( 鞍型 ) 接合 ~ 円柱接合 ~ 球接合 45

スイッチングの SOA( 電流電圧の軌跡 ) - インダクティブ負荷 - フライバックダイオードの逆回復電流 ( ダイオードの蓄積電荷 ) フライバックダイオードへ電流注入 ( ダイオードと GBT 間の寄生インダクタンス ) ターンオン ターンオフ コレクタ電流 ターンオン時の軌跡 FBSOA 内 コレクタ電流 ターンオフ時の軌跡 RBSOA 内 コレクタ電圧 コレクタ電圧 SOA 確保 ダイオードの蓄積電荷と寄生インダクタンスを抑えることが必要 46

スイッチング特性 - ゲート制御ターンオフ波形 - V G C0 C 0.1 C0 V C CD 1 C ( t) e C0 e 1 ( 1 α ) CD t τ C0 h α α 抵抗負荷 t τ ln( 10α ) V F 1 CD off H H チャネル電流 ( e : 電子電流 ) の中断 t off t t t C0 e C0 t τ 電流テイル ( h : 正孔電流 蓄積電荷の再結合 ) H インダクティブ負荷 V C V F V S t スイッチング時にパワー損失発生 電流テイルの期間短縮必要 47

スイッチング特性 - ドリフト領域への電子照射 : ターンオフ時間の短縮 - C 照射前 C C0 C 0 CD1 CD 照射後 電子照射 τ H の低減 α の低減 CD の増大 t off の低減 0.1 C < CD1 CD t > t off 1 off 0 t 0 t off 1 t off t t CD e ( 1 α ) C0 チャネル ( 電子 ) 電流 : ベース電流 48

スイッチング特性 - ターンオフ時間のコレクタ電流 / 電圧依存性 - ( α ) CD e 1 C C コレクタ電流の増大 α 低減 ( キャリア散乱による拡散長低減 ) チャネル電流成分の増大 C1 CD 仮定 : 電流テイル不変 0.1 C1 < 0.1 C 0.1 C1 t 1 t 0.1 C コレクタ電圧増大 より広い空乏層幅の形成 V C 1 < VC t1 < t t t C 1 < C t1 > t 注意 : 電流テイルでのスイッチング損失 コレクタ電流依存無し ターンオフ時間 ターンオフエネルギー 49

スイッチングスピードとオン状態電圧降下 - トレードオフの関係 - スイッチングスピードとオン状態電圧降下の関係 電子照射によるスイッチングスピード制御 スイッチングスピード オン状態電圧降下 スイッチング損失 伝導損失 トレードオフ トレードオフのアプリケーションへの適用 低周波 & デューティ比大 ( スイッチング損失 伝導損失 ) ターンオフ時間 :5~0ms 商用周波位相制御回路 中間周波 & デューティ比小 ( スイッチング損失 伝導損失 ) ターンオフ時間 :0.5~.0ms ACモータドライブ (1kHz~10kHz) 高周波 ( スイッチング損失 伝導損失 ) ターンオフ時間 :100~500ns US(0kHz~100kHz) 50

トレードオフカーブの比較 - 対称と非対称 GBT- 3.0 J100 A/cm ブレークダウン電圧 :600V オン状態電圧降下 (V).5.0 1.5 1.0 非対称 GBT unch through 対称 GBT on-punch through 0.5 良い ドリフト領域の厚み : 非対称 < 対称 0.0 1.E-01 1.E00 1.E01 1.E0 ターンオフ時間 (μs) トレードオフカーブの改善 バッファー層のドーピング密度増加 ( コレクタからの注入効率低下 電流利得低下 ターンオフ時間低下 ) 51

GBT の最適化 - 動作周波数範囲 - 1.E04 J100 A/cm ターンオフ時間 (μs) ブレークダウン電圧 :600V パワー損失 (W/cm ) 1.E03 1.E0 MOSFET 15 1 GBT 0.5 デューティ比 50% 1.E01 1.E00 1.E0 1.E04 1.E06 1.E08 動作周波数 (Hz) 0.01 スイッチング損失増大 パワー損失 (00kHz 以下 ): GBT < MOSFET 5

相補型デバイス -AC スイッチ - 家電機器の制御 n チャネル GBT G C E V G C E C E 同一のゲート信号で処理 p チャネル GBT n チャネル GBT C V G G1 V G E C E E C n チャネル GBT ゲート信号のシフトが必要 G 遅いスイッチングスピードの場合 n と p チャネル GBT で同一の順方向伝導特性 ( 参考 )MOSFET チャネルは チャネルに対し 3 倍の面積必要 ( 同一パワー規格 ) 53

トレードオフカーブ -p チャネルと n チャネル GBT の比較 - オン状態電圧降下 (V) 7 6 5 4 3 1 J100 A/cm チャネル内の移動度の違い n チャネル GBT 対称 GBT, on-punch through 0 1.E-01 1.E00 1.E01 1.E0 ターンオフ時間 (μs) ブレークダウン電圧 :600V p チャネル GBT スイッチングスピード上昇 ( ライフタイム減少 : ターンオフ時間減少 ) ドリフト領域トランジスタの電流利得減少 チャネルからの電流寄与増大 54

高電圧デバイス - オン状態特性比較 :MOSFET vs. GBT- オン状態電圧降下 (V) 6 5 4 3 1 0 高電圧化 対称 GBT ブレークダウン電圧 100V MOSFET 600V 0.1 1 10 100 1000 順方向電流密度 (A/cm ) 100V 300V 600V 300V MOSFET の R O ドリフト領域の抵抗率増大 ドリフト層厚化 GBT の R O ドリフト層内の伝導度変調 ドリフト層の厚み チャネル抵抗 55

高電圧デバイスのトレードオフカーブ オン状態電圧降下 (V) 6 5 4 3 1 J100 A/cm 300V 対称 GBT, on-punch through 600V ブレークダウン電圧 100V 0 1.E-01 1.E00 1.E01 1.E0 ターンオフ時間 (μs) ブレークダウン電圧 : 大 & ターンオフ時間 : 小 d 1 / a : 大 オン状態電圧降下 : 大 d 1 : ドリフト層厚 a : 両極性拡散距離 56

高温特性 - オン状態特性の温度依存性 - 00 ブレークダウン電圧 :600V コレクタ電流密度 (A/cm ) 150 100 50 典型的なオン状態電流 接合を横切る注入効率に依存 温度上昇 移動度の温度依存 T 300K T 350K T 400K 温度上昇 0 0.0 0.5 1.0 1.5.0.5 オン状態電圧降下 (V) ( 参考 ) 温度上昇に伴う R O の増大 :MOSFET > GBT 57

高温特性 - オン状態電圧降下の温度依存性 - オン状態電圧降下 (V) 3.0.5.0 1.5 1.0 0.5 対称 GBT チップ内均一電流分布に寄与 GBT の並列接続可能 ブレークダウン電圧 :600V 電流増大 J 30 (A/cm) J 60 (A/cm) J 150 (A/cm) 0.0 0 50 100 150 00 温度 ( ) 58

スイッチング特性の温度依存性 - コレクタ電流ターンオフ波形 - C C 温度増大 C0 C 0 CD CD1 温度増大 τ H 増大 α 増大 CD 減少 t off 増大 > CD1 CD t < t off 1 off 0.1 C toff 1 t off t t CD e ( 1 α ) C0 チャネル ( 電子 ) 電流 : ベース電流 59

ターンオフ時間の温度依存性 30 対称 GBT ブレークダウン電圧 :600V ターンオフ時間 (μs) 5 0 15 10 0 50 100 150 00 温度 (K) 60

UMOS GBT 断面構造 h W m - ベース - エミッタ e コレクタ W t ( ドリフト領域 ) ( 基板 ) ゲート ( バッファー層 ) スイッチングスピードアップ の電流利得低減 MOSFET を流れる電流密度増大 MOSFET の電流パスの抵抗削減 DMOS UMOS UMOS 構造 JFET 無し 蓄積層抵抗無し チャネル密度の向上 MOSFET の電流パスの抵抗低減 ラッチアップ発生電流密度 DMOS<UMOS - ベース領域正孔電流パス UMOS: 縦方向 ( 電圧降下小 ) DMOS: 横方向 ( 電圧降下大 ) 61

6 UMOS GBT におけるラッチング電流 ラッチアップの発生 ラッチアップ発生電流密度 ( ) ( ) C t m h m S J W W Z X W X Z R, α ρ bi S h V R t m m bi C UMOS W W X W X V J, ρ α ( ) UMOS Cell DMOS Cell m E S E SB DMOS C C UMOS W W X X W R R J J,, 1,, ρ 8 cm 0.1,,,, Ω DMOS C C UMOS DMOS Cell UMOS Cell J J W W ρ

トレンド 1980 年代中頃 GBT 商品化 定格値 ( 動作電流 ブロッキング電圧 ) の増大 パワー MOSFET 0~100V パワーバイポーラトランジスタ 100~400V スーパージャンクション MOSFET 600V(900V) GBT 400~600(100V) GBT の基板 Si SiC 構造の改善 :EGT(njection-Enhanced GBT) CSTBT(Carrier Stored Trench-Gate Bipolar Transistor) パワー C の集積化 :ateral GBT アプリケーション ( 低パワー損失 ) 民生機器 : エアコンの可変速モータ制御 ( インバータ制御 ) 洗濯機 冷蔵庫 電子レンジ 掃除機など 車載 : 電気自動車のインバータ 63