D-6W Digital Input 4ch (15W,8Ω) Digital Audio Amplifier 概要 (D-6W) は 単一電源電圧 18V 動作 デジタル入力 4Ω/8Ω 負荷対応の高効率デジタルオー 1) ディオパワーアンプICです 瞬間最大出力注 15W 4ch 15W 2ch+22.5W 1ch 22.5W 2chのオーディオパワーアンプを1チップで構成することができます すべての出力チャンネルが BTL(Bridge Tied Load) 接続で構成されるため SEPP(Single Ended PushPull) 接続と比較してより大きな出力が得られ ポップノイズの発生を抑えることが可能です また ヤマハ独自の ピュアパルスダイレクトスピーカードライブ回路 の採用により スピーカーへの直接接続が可能です (D-6W) は ヤマハ独自のデジタルアンプ技術により開発した パワーリミット機能 ノンクリップ機能 DRC( ダイナミックレンジコントロール ) 機能を内蔵し 入力信号のダイナミックレンジが広い場合でも スピーカーの最大出力に合わせた任意の出力を基準とした DRC を実現することができます また スピーカー出力端子の過電流保護機能 IC 内部の高温保護機能 低電圧誤動作防止機能 DC 検知機能を備えています 注 1) 瞬間最大出力とは IC の発熱を考慮しない最大の出力を意味します カタログ CATALOG No. LSI-3DA171A20 2010.08
特徴 特徴 推奨動作電源電圧 V DDP 8.5V~19.8V 入力 3 線シリアルデジタルオーディオ fs:32khz/44.1khz/48khz Bits:16bit~18bit 前詰め 1bit 遅れ MSB ファーストフォーマット 出力チャンネル数 4ch/3ch/2ch ( 選択可能 ) 1) 瞬間最大出力注 22.5W 2ch (V DDP =18V, R L =8Ω) 15W 2ch+22.5W 1ch (V DDP =18V, R L =8Ω) 15W 4ch (V DDP =18V, R L =8Ω) 2) 連続最大出力注 注 20W 3) 2ch (V DDP =18V, R L =8Ω, 連続動作 Ta=70 ) 注 10W 3) 2ch+20W 1ch (V DDP =18V, R L =8Ω, 連続動作 Ta=70 ) 注 10W 3) 4ch (V DDP =18V, R L =8Ω, 連続動作 Ta=70 ) 歪率(THD+N) 0.07% (V DDP =18V, R L =8Ω, ) 残留ノイズ 150µVrms (V DDP =18V, R L =8Ω, Gain=0dB) 効率 90% 以上 (V DDP =18V, R L =8Ω,, Po=15W) S/N 比 98dB (V DDP =18V, R L =8Ω, ) PSRR 70dB (V DDP =18V, V RIPPLE =200mV,, Gain=0dB) パワーリミット機能 ノンクリップ機能/DRC 機能 ( 切り替え可能 ) 過電流保護機能 高温保護機能 低電圧誤動作防止機能 DC 検知機能 入力ゲイン設定機能(+6dB, 0dB, -6dB, -12dB) ポップノイズ低減機能 パッケージ 鉛フリー 48 ピン LQFP ( ステージ露出タイプ ):-VZ 注 1) 瞬間最大出力とは IC の発熱を考慮しない最大の出力を意味します 注 2) 連続最大出力とは 指定の周囲温度 T A と基板実装条件において サイン波の連続出力にて Tjmax=150 を超えない最大の出力を意味します 注 3) 弊社基板実装条件に基づく値 販促用ボード ( 基板面積 :107mm 77mm 4 層基板 裏面半田 ) 使用 無風状態 3DA171A20 2
端子配置図 端子配置図 NCDRC1 1 2 3 4 5 36 35 34 33 32 13 14 15 16 17 48 47 46 45 44 NCDRC0 VREF PLIMIT2 VDD OUTPL0 PVDDML1 PVSSL1 TEST CKMOD0 SDATA1 SDATA0 GAIN0 6 PLIMIT1 7 VSS 8 CHSEL1 9 CHSEL0 18 19 OUTPR1 31 30 29 28 SCLK 43 42 10 11 12 20 21 22 23 24 27 26 25 LRCLK MUTEN PROTN 41 40 39 PVDDMR0 N.C. 38 37 N.C. PVSSR0 PVDDPL0 N.C. N.C. PVDDPR1 GAIN1 PVDDREG PVDDPL1 OUTPL1 OUTML1 N.C. PVDDMR1 OUTMR1 PVSSR1 N.C. PVDDPR0 OUTPR0 OUTMR0 N.C. PVDDML0 OUTML0 PVSSL0 N.C. <48 pin LQFP Top View> 3DA171A20 3
端子機能 端子機能 Pin 端子名 種類 説明 1 PVDDPL0 電源デジタルアンプ出力用電源 (L0ch+) 2 PVDDREG 電源レギュレータ用電源 (PVDD) 3 VREF OA アナログ基準電圧端子 4 NCDRC1 IS ノンクリップ /DRC 設定端子 1 5 NCDRC0 IS ノンクリップ /DRC 設定端子 0 6 VDD OA 3.4V レギュレータ出力端子 7 PLIMIT2 IA パワーリミット設定端子 2 8 PLIMIT1 IA パワーリミット設定端子 1 9 VSS GND グランド 10 CHSEL1 IS 出力チャンネル数設定端子 1 11 CHSEL0 IS 出力チャンネル数設定端子 0 12 PVDDPL1 電源デジタルアンプ出力用電源 (L1ch+) 13 N.C. - アイソレーション用ノンコネクション端子 14 OUTPL1 O デジタルアンプ出力 (L1ch+) 15 PVSSL1 GND デジタルアンプ出力用グランド (L1ch) 16 OUTML1 O デジタルアンプ出力 (L1ch-) 17 N.C. - アイソレーション用ノンコネクション端子 18 PVDDML1 電源デジタルアンプ出力用電源 (L1ch-) 19 PVDDMR1 電源デジタルアンプ出力用電源 (R1ch-) 20 N.C. - アイソレーション用ノンコネクション端子 21 OUTMR1 O デジタルアンプ出力 (R1ch-) 22 PVSSR1 GND デジタルアンプ出力用グランド (R1ch) 23 OUTPR1 O デジタルアンプ出力 (R1ch+) 24 N.C. - アイソレーション用ノンコネクション端子 25 PVDDPR1 電源デジタルアンプ出力用電源 (R1ch+) 26 PROTN O エラーフラグ出力端子 27 MUTEN IS ミュート端子 (Low:Mute) 28 LRCLK IS デジタルオーディオインターフェース LR Clock 端子 29 SCLK IS デジタルオーディオインターフェース S Clock 端子 (64fs 固定 ) 30 SDATA0 IS デジタルオーディオインターフェース Data 入力端子 31 SDATA1 IS デジタルオーディオインターフェース Data 入力端子 32 CKMOD0 IS デジタルオーディオインターフェース fs( サンプリング周波数 ) 設定端子 33 GAIN0 IS ゲイン切替端子 0 34 GAIN1 IS ゲイン切替端子 1 35 TEST - テスト用端子 36 PVDDPR0 電源デジタルアンプ出力用電源 (R0ch+) 37 N.C. - アイソレーション用ノンコネクション端子 38 OUTPR0 O デジタルアンプ出力 (R0ch+) 39 PVSSR0 GND デジタルアンプ出力用グランド (R0ch) 40 OUTMR0 O デジタルアンプ出力 (R0ch-) 41 N.C. - アイソレーション用ノンコネクション端子 42 PVDDMR0 電源デジタルアンプ出力用電源 (R0ch-) 43 PVDDML0 電源デジタルアンプ出力用電源 (L0ch-) 44 N.C. - アイソレーション用ノンコネクション端子 45 OUTML0 O デジタルアンプ出力 (L0ch-) 46 PVSSL0 GND デジタルアンプ出力用グランド (L0ch) 47 OUTPL0 O デジタルアンプ出力 (L0ch+) 48 N.C. - アイソレーション用ノンコネクション端子 注 )IS: シュミット入力端子 ( 入力電圧範囲は Vin) O: 出力端子 A: アナログ端子 ( ご注意 ) N.C. 端子はアイソレーション用です 接続しないでください TEST 端子はテスト用です 接続しないでください 3DA171A20 4
ブロック図 ブロック図 VDD VSS PVDDREG VREF PLIMIT1 PLIMIT2 REG Limiter Control OSC CK MUTEN NCDRC[1:0] CHSEL[1:0] CKMOD0 Control Block OTP OCP UVLO PROTN SCLK LRCLK SDATA0 SDATA1 GAIN[1:0] Audio Data DAC Gain Limiter PWM L0ch Level Shift Driver Driver PVDDPL0 OUTPL0 PVSSL0 OUTML0 PVDDML0 PVDDPL1 Digital Audio Interface Block Audio Data DAC Gain Limiter PWM L1ch DAC Gain Limiter PWM Level Shift Level Shift Driver Driver Driver Driver OUTPL1 PVSSL1 OUTML1 PVDDML1 PVDDPR0 OUTPR0 PVSSR0 OUTMR0 R0ch PVDDMR0 PVDDPR1 DAC Gain Limiter PWM Level Shift Driver Driver OUTPR1 PVSSR1 OUTMR1 R1ch PVDDMR1 3DA171A20 5
電気的特性 電気的特性 絶対最大定格 項目 記号 min. max. 単位 電源端子 (PVDD) 電圧範囲 V DDP -0.3 21.6 V 入力端子電圧範囲 V IN -0.3 4 V 電源立ち上げ時間 (PVDD) t PVDDON 1 9000 msec ジャンクション温度 T jmax - 150 (T A =25 ) P D25 - 注 1) 8.80 W 許容損失 (T A =70 ) P D70 - 注 1) 5.63 W (T A =85 ) P D85 - 注 1) 4.58 W 保存温度 T STG -40 150 スピーカーインピーダンス R L 3.2 - Ω 注 1)θja=14.2 /W 販促用ボード ( 基板面積 107mm 77mm 4 層基板 裏面半田 ) を使用した無風状態にお ける測定値です 推奨動作条件 項目 記号 min. typ. max. 単位 電源電圧 (PVDD) V DDP 8.5-19.8 V 動作周囲温度 T A 0 25 85 スピーカーインピーダンス R L 3.2 8 9.6 Ω 3DA171A20 6
電気的特性 直流特性 ( 特記無き場合 V SS =0V, V DDP =8.5V~19.8V, T A =0 ~85 ) 項目 記号 条件 min. typ. max. 単位 PVDD 端子 起動閾値電圧 V HUVLH - - 7.35 - V 遮断閾値電圧 V HUVLL - - 7.25 - V DC 検知電圧 V DCDET V DDP =18V - 2.5 - V DC 検知時間 t DCDET - - 1.2 - sec 自動復帰時間 t ERRCYC - - 4.5 - sec 1) デジタル端子注 H レベル入力電圧 V IH - 2.0 - - V L レベル入力電圧 V IL - - - 0.8 V PROTN 端子 H レベル出力電圧 V OH I oh =-6mA 2.4 - - V L レベル出力電圧 V OL I ol =2mA - - 0.4 V VDD 端子出力電圧 V DDA - 3.2 3.4 3.6 V VREF 端子出力電圧 V REF - - V DDA /2 - V デジタルアンプ発振時 (4ch) PVDD 消費電流デジタルアンプ停止時 (MUTE 時 ) I DDP I DDS V DDP =18V, 無負荷 - 55 - ma V DDP =18V, 無負荷 - 30 - ma 注 1) デジタル端子 :MUTEN, SCLK, LRCLK, SDATA[1:0], NCDRC[1:0] GAIN[1:0], CKMOD0 3DA171A20 7
電気的特性 交流特性 ( 特記無き場合 V SS =0V, V DDP =8.5V~19.8V, T A =0 ~85 ) 項目 記号 min. typ. max. 単位 SCLK 入力周波数 f CKEXT 64-64 fs 入力周波数 f s 32-48 khz LRCLK セットアップ時間 t LRS 50 - - nsec ホールド時間 t LRH 50 - - nsec SDATA セットアップ時間 t SDS 50 - - nsec ホールド時間 t SDH 50 - - nsec 出力起動時間 t wu - 1.1 1.5 sec 自励クロック周波数 f CK 210 330 480 khz 1) MUTE 復帰時間注 t mrcv - - 1 msec 注 1) MUTE 解除後 2.5msec 以内の音声信号入力は禁止です SCLK SDATA[1:0] LRCLK t SDS t SDH t LRS t LRH < デジタルオーディオインターフェースタイミング > 3DA171A20 8
電気的特性 アナログ特性 4ch 出力 8Ω 負荷 ( 特記無き場合 V SS =0V, V DDP =18V, T A =25, R L =8Ω, GAIN[1:0]=HL, NCDRC[1:0]=LL, fs=48khz) 瞬間最大出力注 1) _4ch 連続最大出力注 2) _4ch 電圧利得注 3) 全高調波歪率 _4ch 項目条件記号 min. typ. max. 単位 4ch 出力時,, THD+N=10% 4ch 出力時,, T A =70 GAIN[1:0]=LL, GAIN[1:0]=LH, GAIN[1:0]=HL, GAIN[1:0]=HH,, P O =10W, BW:20kHz P O - 15 - W/ch P O - 10 - W/ch A V - -12 - db A V - -6 - db A V - +0 - db A V - +6 - db THD+N - 0.07 - % 信号雑音比 _4ch, BW:20kHz, A-Weighted Filter SNR - 98 - db 残留ノイズ _4ch BW:20kHz, A-Weighted Filter Vn - 150 - µv チャンネル分離比 1kHz, L0 vs R0, L1 vs R1 CS - 75 - db 1kHz, L0 vs L1, R0 vs R1 CS - 75 - db PSRR_4ch PVDD 印加,, Vripple=200mV PSRR - 70 - db 最大効率 _4ch η - 90 - % 注 4) 出力オフセット電圧 _4ch すべてのゲイン設定 Vo - 5 15 mv 注 ) すべてのアナログ特性は 販促用ボードを使用して得られた値です パターンレイアウト 等によっては 特性が変わる可能性があります 注 1) 瞬間最大出力とは IC の発熱を考慮しない最大の出力を意味します 注 2) 連続最大出力とは 指定の周囲温度 T A と基板実装条件において サイン波の連続出力にて Tjmax=150 を超えない最大の出力を意味します 注 3) フルスケールデータを入力した時の出力電圧が 8.32Vrms(V DDP 12V, V DDA =3.4V) となるゲインを -6dB としています 注 4) オフセット電圧は typ をσ max を 3σとして表記しています 3DA171A20 9
電気的特性 2c 出力 8Ω 負荷 ( 特記無き場合 V SS =0V, V DDP =18V, T A =25, R L =8Ω, GAIN[1:0]=HL, NCDRC[1:0]=LL, fs=48khz) 項目 条件 記号 min. typ. max. 単位 瞬間最大出力注 1) _2ch 2ch 出力時,, THD+N=10% P O - 22.5 - W/ch 連続最大出力注 2) _2ch 2ch 出力時,, T A =70 P O - 20 - W/ch GAIN[1:0]=LL, A V - -12 - db 3) 電圧利得注 GAIN[1:0]=LH, A V - -6 - db GAIN[1:0]=HL, A V - +0 - db GAIN[1:0]=HH, A V - +6 - db 全高調波歪率 _2ch, P O =10W, BW:20kHz THD+N - 0.07 - % 信号雑音比 _2ch, BW:20kHz, A-Weighted Filter SNR - 98 - db 残留ノイズ _2ch BW:20kHz, A-Weighted Filter Vn - 150 - µv チャンネル分離比 1kHz, L0 vs R0 CS - 75 - db PSRR_2ch PVDD 印加,, Vripple=200mV PSRR - 70 - db 最大効率 _2ch, R L =8Ω η - 90 - % 注 4) 出力オフセット電圧 _2ch すべてのゲイン設定 Vo - 5 15 mv 注 ) すべてのアナログ特性は 販促用ボードを使用して得られた値です パターンレイアウト 等によっては 特性が変わる可能性があります 注 1) 瞬間最大出力とは IC の発熱を考慮しない最大の出力を意味します 注 2) 連続最大出力とは 指定の周囲温度 T A と基板実装条件において サイン波の連続出力にて Tjmax=150 を超えない最大の出力を意味します 注 3) フルスケールデータを入力した時の出力電圧が 8.32Vrms(V DDP 12V, V DDA =3.4V) となるゲインを -6dB としています 注 4) オフセット電圧は typ をσ max を 3σとして表記しています 3DA171A20 10
電気的特性 4ch 出力 4Ω 負荷 ( 特記無き場合 V SS =0V, V DDP =18V, T A =25, R L =4Ω, GAIN[1:0]=HL, NCDRC[1:0]=LL, fs=48khz) 項目 条件 記号 min. typ. max. 単位 瞬間最大出力注 1) _4ch 4ch 出力時,, THD+N=10% P O - 10 - W/ch 連続最大出力注 2) _4ch 4ch 出力時,, T A =70 P O - 5 - W/ch GAIN[1:0]=LL, A V - -12 - db 3) 電圧利得注 GAIN[1:0]=LH, A V - -6 - db GAIN[1:0]=HL, A V - +0 - db GAIN[1:0]=HH, A V - +6 - db 全高調波歪率 _4ch, P O =5W, BW:20kHz THD+N - 0.1 - % 信号雑音比 _4ch, BW:20kHz, A-Weighted Filter SNR - 97 - db 残留ノイズ _4ch BW:20kHz, A-Weighted Filter Vn - 150 - µv チャンネル分離比 1kHz, L0 vs R0, L1 vs R1 CS - 75 - db 1kHz, L0 vs L1, R0 vs R1 CS - 75 - db PSRR_4ch PVDD 印加,, Vripple=200mV PSRR - 70 - db 最大効率 _4ch η - 80 - % 注 4) 出力オフセット電圧 _4ch すべてのゲイン設定 Vo - 5 15 mv 注 ) すべてのアナログ特性は 販促用ボードを使用して得られた値です パターンレイアウト 等によっては 特性が変わる可能性があります 注 1) 瞬間最大出力とは IC の発熱を考慮しない最大の出力を意味します 注 2) 連続最大出力とは 指定の周囲温度 T A と基板実装条件において サイン波の連続出力にて Tjmax=150 を超えない最大の出力を意味します 注 3) フルスケールデータを入力した時の出力電圧が 8.32Vrms(V DDP 12V, V DDA =3.4V) となるゲインを -6dB としています 注 4) オフセット電圧は typ をσ max を 3σとして表記しています 3DA171A20 11
電気的特性 2ch 出力 4Ω 負荷 ( 特記無き場合 V SS =0V, V DDP =18V, T A =25, R L =4Ω, GAIN[1:0]=HL, NCDRC[1:0]=LL, fs=48khz) 項目 条件 記号 min. typ. max. 単位 瞬間最大出力注 1) _2ch 2ch 出力時,, THD+N=10% P O - 25 - W/ch 連続最大出力注 2) _2ch 2ch 出力時,, T A =70 P O - 10 - W/ch GAIN[1:0]=LL, A V - -12 - db 3) 電圧利得注 GAIN[1:0]=LH, A V - -6 - db GAIN[1:0]=HL, A V - +0 - db GAIN[1:0]=HH, A V - +6 - db 全高調波歪率 _2ch, P O =10W, BW:20kHz THD+N - 0.1 - % 信号雑音比 _2ch, BW:20kHz, A-Weighted Filter SNR - 98 - db 残留ノイズ _2ch BW:20kHz, A-Weighted Filter Vn - 150 - µv チャンネル分離比 1kHz, L0 vs R0 CS - 75 - db PSRR_2ch PVDD 印加,, Vripple=200mV PSRR - 70 - db 最大効率 _2ch η - 85 - % 注 4) 出力オフセット電圧 _2ch すべてのゲイン設定 Vo - 5 15 mv 注 ) すべてのアナログ特性は 販促用ボードを使用して得られた値です パターンレイアウト 等によっては 特性が変わる可能性があります 注 1) 瞬間最大出力とは IC の発熱を考慮しない最大の出力を意味します 注 2) 連続最大出力とは 指定の周囲温度 T A と基板実装条件において サイン波の連続出力にて Tjmax=150 を超えない最大の出力を意味します 注 3) フルスケールデータを入力した時の出力電圧が 8.32Vrms(V DDP 12V, V DDA =3.4V) となるゲインを -6dB としています 注 4) オフセット電圧は typ をσ max を 3σとして表記しています 3DA171A20 12
パッケージ外形図 パッケージ外形図 3DA171A20 13
ランドパターン図 ランドパターン図 3DA171A20 14
3DA171A20 15