Microsoft PowerPoint - ETSSMaterial110131a.ppt [互換モード]

Size: px

Start display at page:

Download "Microsoft PowerPoint - ETSSMaterial110131a.ppt [互換モード]"

ひろじえいさか
5 years ago
Views:

1 1.EDK の使い方 ( 初級編 ) 1

2 用語ザイリンクス PowerPC 開発でよく使われる用語 EDK Embedded Development Kit XPS Xilinx Platform Studio XMD Xilinx Microprocessor Debug MHS Microprocessor Hardware Specification PLB Processor Local Bus (OPB On-chip Peripheral Bus) OCM Bus On-Chip Memory Bus BRAM Block RAM ELF Executable and Link Format( 実行ファイル ) 2

3 開発フロー SoftWare(EDK) HardWare(ISE) C Code VHDL/Verilog, IP + Simulation C Compiler Synthesis Object Code Place & Route Linker Bit File ELF File マージする Bit File Download to FPGA 3

4 PowerPC システムブロック図 PLB PLB BRAM UART DSOCM PPC Timer ISOCM BRAM PLB BRAM Cntlr BRAM INTC Peripheral PLB BRAM Cntlr BRAM GPIO GPIO 旧バージョンではペリフェラル用のバスとして OPB が用意されていましたが EDK12.1i でサポート対象外となっています User IP 4

5 BSB(Base System Builder)(1) Wizard を使って簡単に PowerPC システムを構築但し詳細な設定はできないので通常はひな形作成程度に使用しあとはユーザ側でシステム全体を構築するのが一般的だと思われるツール起動後の初期画面 BSB を選択本講座ではツールバージョン EDK12.3i(ISE12.3i) を対象としています既存のプロジェクトを開く時 5

6 BSB(Base System Builder)(2) プロジェクトファイル名及びパス指定 PLB を使用する場合 6

7 BSB(Base System Builder)(3) 新規にデザインを作成する 7

8 BSB(Base System Builder)(4) 使用するボードを選択一覧にない場合 ( カスタムボード ) 8

9 BSB(Base System Builder)(5) シングルプロセッサまたはデュアルプロセッサを選択 9

10 BSB(Base System Builder)(6) PowerPC を選択 (MicroBlaze は PowerPC を内蔵しない FPGA の時 ) クロック周波数の選択リファレンスクロック CPU クロックバスクロック OCM の使用 / 未使用 10

11 BSB(Base System Builder)(7) 使用可能な Peripheral 選択済みの Peripheral 11

12 BSB(Base System Builder)(8) Instruction/Data Cache の設定 12

13 BSB(Base System Builder)(9) プログラムやデータの格納先を指定 13

14 BSB(Base System Builder)(10) Summary 確認画面 14

15 Bit File 生成 BitFile 生成メニューの Hardware Generate Bitstream implementation system.bit が生成される BitFile 再生成メニューの Device Configuration Update Bitstream C ソースをコンパイルし ELF ファイルを生成 ( ファイル名は executable.elf) ELF を system.bit とマージし implementaiton download.bit を生成 15

16 FPGA にダウンロード FPGA ボードへ download メニューの Device Configuration Download Bitstream カスタムボードなどの時は ISE の impact を使って手動でダウンロードする 16

17 オプション設定 Project Option メニューの Project Project Options FPGA デバイスの変更やユーザ IP の格納先を指定 17

18 Project タブ MHS ファイルや UCF ファイルを表示 MHS や UCF の参照編集が可能 18

19 MHS ファイル MHSファイルとは PowerPCと周辺 RAMやPeripheralとの接続を表したTextファイル外部ポートも記述各コアのパラメータ設定慣れるとGUIではなく MHSを直接編集 PORT EXT_I = EXT_I, DIR = I, VEC = [0:7] PORT SCLK = SCLK, DIR = I, SIGIS = CLK, CLK_FREQ = BEGIN proc_sys_reset PARAMETER C_EXT_RESET_HIGH = 0 PORT Ext_Reset_In = sys_rst_s PORT Slowest_sync_clk = sys_clk_s PORT Chip_Reset_Req = C405RSTCHIPRESETREQ PORT Core_Reset_Req = C405RSTCORERESETREQ END 19

20 Applications タブ C ソースファイルヘッダファイルリンカスクリプト追加削除編集コンパイルオプション設定右クリックで Set Compiler Options linker script, source file, header file 20

21 コアの追加削除コア (Peripheral) の追加削除一覧からコアを選択して追加使用中のコア右クリックで delete 設定 21

22 コアのパラメータ設定使用しているコアのパラメータ設定コアを選択し右クリックで Configure IP MHS ファイルへ直接記述する事も可能 22

23 Clean, Debug メニュー生成された各種ファイルの削除 Clean Hareware Clean Netlist Clean Software Clean Programs などデバッガメニューのDegug Debug XMD Debug Software Debuggerの実行でデバッガを接続可能ブレイクポイントステップ実行内部メモリ参照変数参照等 23

24 演習 Lab1 を行ってください 24

25 2.PowerPC システム設計について 25

26 組み込みシステム設計組み込みシステム設計でまず理解しておきたい事バスの種類と各バスの特徴主要なPeripheralの機能アドレッシング RAM 容量アーキテクチャに特化した記述スタックとヒープリンカ 26

27 バスの種類と特徴 (1) PowerPC システムが持つバス ( その 1) PLB(Processor Local Bus) PowerPC と直接接続されるバスこのバスに接続されているスレーブ (RAM, Peripheral) は高速で動作可能プログラムやデータ領域を格納するRAMを接続するバスデータは 64bit アクセス可能アドレスは 32bit アクセス各種 Peripheral を接続するバス旧バージョンではペリフェラル用のバスとして OPB(On-chip Peripheral Bus) が用意されていましたが EDK12.1i でサポート対象外となっています 27

28 バスの種類と特徴 (2) PowerPC システムが持つバス ( その 2) OCM(On-Chip Memory Bus) 最速のバス Processor clockと同等もしくはそれに近いclockで動作可能 (<300MHz) メモリを接続し高速なInstruction/Dataを格納 28

29 主要な Peripheral の機能以下は EDK で使えるフリーの Peripheral( 一部 ) GPIO 1, 0 を入力 / 出力する Uart RS232( シリアルポート ) 経由で通信 Timer 時間の制御 Interrupt Controller 割り込みの制御 DMA Controller DMAの制御その他サードパーティが提供する有償の Peripheral IP などもある各種 Peripheral の機能詳細は Data Sheet に記載 29

30 アドレッシング PowerPC のメモリマップ 0xFFFF_FFFC 0xFFFF_0000 Reset Address Program/Data (Heap/Stack 含む ) PLB/OCM アドレスを決める時重複しないように注意が必要!! 0x0000_

31 RAM 容量 RAM 容量は限られている!! PC や UNIX マシン上でのプログラム実行は RAM 容量を意識しない組み込みの場合は RAM 容量に制限がある FPGA が持つ総 RAM 容量プログラムデータを格納する RAM 容量 31

32 アーキテクチャに特化した記述アーキテクチャに特化した記述を把握しておく下記はアーキテクチャに特化した関数 sys_status = XGpio_Initialize(&leds, XPAR_LED_DEVICE_ID); 下記は物理アドレスを使った記述 #define rdma_sts (*(volatile unsigned char *)0x ) rdma_sts &= 0x01; 移植する場合は等価な記述へ置換する 32

33 スタックとヒープスタックとヒープを意識するスタック実行途中のデータを一時格納する領域サブルーチンが呼び出された時処理中のデータや戻りアドレスを一時的に退避させるヒープスタックは関数が終わると自動消去されるが自動消去されない領域確保開放をユーザが行う EDK ではデフォルトでそれぞれ 1KB リンカスクリプトで設定可スタックは知らず知らずの内に積み上がるので要注意容量を超えるとハングアップする 33

34 リンカリンカスクリプトを忘れてはならない下記はリンカスクリプト一部 RAMの容量を変更したら MEMORY ココも合わせなければならない { xps_bram_if_cntlr_1 : ORIGIN = 0x , LENGTH = 0x00001FFF xps_bram_if_cntlr_2 : ORIGIN = 0x , LENGTH = 0x003FFFFF } SECTIONS RAMのBASE ADDRESSを変更したらココも合わせなければならない {.text : { *(.text) } > xps_bram_if_cntlr_1.data : { *(.data) } > xps_bram_if_cntlr_2.bss : { *(.bss) *(COMMON) } > xps_bram_if_cntlr_2 } 34

35 3. 基本的なソフトウェアの記述 35

36 ポーリングポーリングの例 do{ h_sts = read_hw_status( ); if(h_sts==true){ 処理 A } f_sts = func1( ); if(f_sts==true){ func2( ); func3( ); } }while(1) ある事象の発生を定期的にチェックし処理を行う func2,func3 の処理が重い場合処理 A のリアルタイム応答性が崩れるプログラムの記述自体は比較的簡単 36

37 よく使用する GPIO の記述 (1) GPIOの初期化記述 sys_status = XGpio_Initialize(&leds, XPAR_LED_DEVICE_ID); ポインタ, デバイスID デバイスID XPAR_ インスタンス名 _DEVICE_ID ( すべて大文字 ) インスタンス名はMHSに記載 GPIOのIN/OUT 設定 XGpio_SetDataDirection(&leds, 1, 0x80); ポインタ, チャンネル, direction チャンネル 1 or 2 2チャンネルあるIOの内どちらを使うか direction 0= 出力 1= 入力各ビット毎に設定する 37

38 よく使用する GPIO の記述 (2) GPIO で 0 や 1 を出力する記述 XGpio_DiscreteWrite(&leds, 1, 0x5 ); ポインタ, チャンネル, 出力値出力値 bit 毎に 0 or 1 を指定 XGpio_DiscreteWrite(&leds, 1, out1 ); GPIO で入力値を取得する記述 input1 = XGpio_DiscreteRead(&gpio_from, 1); ポインタ, チャンネル 38

39 演習 Lab2 を行ってください 39

40 割り込み割り込みの例 main () { do{ f_sts = func1( ); if(f_sts==true){ func2( ); func3( ); } }while(1) } sts_handler () { // 割り込みハンドラ処理 A } リアルタイム応答性が保たれるプログラムの難易度がややup( 割り込みの制御が面倒になる ) 40

41 割り込みセットアップ (1) 割り込みハンドラ登録 XExc_RegisterHandler( XEXC_ID_NON_CRITICAL_INT, (XExceptionHandler)XIntc_InterruptHandler, &intc ); 割り込みハンドラコネクト sys_status = XIntc_Connect( &intc, XPAR_XPS_INTC_PLB_USR_CNTLR_EVT_INTR, (XInterruptHandler)CDC_Handler, (void *)0 ); XPAR_INT コントローラインスタンス名 _ 割り込み発生デバイスインスタンス名 _ ポート名 _INTR ( すべて大文字 ) (XInterruptHandler) 割り込みハンドラ名 41

42 割り込みセットアップ (2) GPIO 割り込みイネーブル XGpio_InterruptEnable(&pushs, 0x1); XGpio_InterruptGlobalEnable(&pushs); 割り込み許可 XIntc_Enable(&intc, XPAR_XPS_INTC_PLB_USR_CNTLR_EVT_INTR); XPAR_INT コントローラインスタンス名 _ 割り込み発生デバイスインスタンス名 _ ポート名 _INTR ( すべて大文字 ) 42

43 割り込みセットアップ (3) 割り込みクリア ( セットアップ時 ) XIntc_Acknowledge(&intc, XPAR_XPS_INTC_PLB_USR_CNTLR_EVT_INTR); 割り込み許可 ( 全体 ) XExc_mEnableExceptions(XEXC_NON_CRITICAL); 割り込みスタート sys_status = XIntc_Start(&intc, XIN_REAL_MODE); GPIO 割り込みクリア ( 割り込み処理終了時 ) XGpio_InterruptClear(&pushs, 0x1); 43

44 4.EDK の使い方 ( 中級編 ) 44

45 ユーザ IP の追加 (1) 既存の Peripheral だけでは仕様を満たせない! そんな時は必要な機能を自作すればよい! EDK に設計済みの RTL 回路をユーザ IP として取り込む事が可能 PowerPC とのデータのやり取りは基本的に BRAM(dual port) 経由 45

46 ユーザ IP の追加 (2) メニューの Hardware Create or Import Peripheral を実行新規作成 or 既存の IP を import 46

47 ユーザ IP の追加 (3) 共有 IP or 単一プロジェクトユーザ IP が格納される path 47

48 ユーザ IP の追加 (4) IP 名称 IP バージョン 48

49 ユーザ IP の追加 (5) 使用するバスを指定通常はデフォルト設定でよい (Interrupt は外しておく ) 49

50 ユーザ IP の追加 (6) バースト転送する時レジスタ数 50

51 ユーザ IP の追加 (7) IP 内部で接続するネットの指定 ( 通常はデフォルトでよい ) 51

52 ユーザ IP の追加 (8) ModelSim 用 simulation モデル生成 Verilog で記述している場合はチェックする 52

53 ユーザ IP の追加 (9) この時点ではまだユーザ IP のラッパー部分しか作成していないこの後の作業 RTLの微修正 (BRAMに接続する記述) MPDファイルの修正 PAOファイルの修正 MHSファイルの修正 UCFファイルの修正 ( 必要に応じて ) 53

54 MPD,PAO ファイル MPD ファイルユーザ IP のポートが記述された Text ファイル追加するポート (RAM I/F, その他 ) を記述する PORT wen = "", DIR = O, VEC = [0:3] PORT intr = "", DIR = O, SIGIS = INTERRUPT, SENSITIVITY = EDGE_FALLING PAO ファイルユーザ IP で使用するファイル (VHDL, Verilog) をリストする lib opb_usrip_v1_00_a user_logic vhdl 予約語 IP 名称 (ver. 込み ) ファイル名 ( 拡張子なし ) 言語 54

55 ユーザ IP の追加 (10) 右クリックで Add IP を実行 MHS に反映されるのでポートの追加やパラメータの追加変更をする 55

56 演習 Lab3 を行ってください 56

57 5.PowerPC システム設計 ( 実践編 ) 57

58 本講座の最終ターゲット既に設計済みのRTL 回路にソフト処理を挿入する PowerPCを入れソフト処理を行うフェーズを追加するつまり組み込みシステムを完成させる!! 58

59 既に設計した RTL 回路履修済みの講座で設計した Codec 制御回路の概要外部インターフェースはシリアルのCodecチップフレームから音声データを抽出シリパラ変換し20bitの音声データを生成音声データをパラシリしフレーム生成の後 Codecチップへ出力 59

60 Codec 制御回路 Left チャンネルと Right チャンネルの音声データ各々 20bit このパスに PowerPC を入れソフト処理させる 60

61 システム完成までの Step 1. バッファRAMを使いデータをスルーさせる仕組みを作る動作的には変化なし 2. ノイズを混入するソフト処理を実装する ON/OFF 機能あり 3.LCD に情報を表示する 4.( ノイズフィルタを実装する ) 61

62 Step1 バッファ RAM を使いデータをスルーさせる仕組みを作る Codec 制御回路をユーザ IP として取り込む CodecチップからのデータレートとPowerPCバスのデータレートが異なるのでそれを吸収するバッファRAMが必要同様にPowerPC CodecもバッファRAMが必要 RAMを読み書きする為のコントローラが必要 (RAMイネーブル生成) 今回は PingPong バッファである必要はないまた DMA によるデータ転送も必要なし C の記述は配列から配列にデータを代入するだけ 62

63 簡易ブロック図 slot_in_ctl codec_if left_out right_out rx_data rx_addr rx_en,rx_wen データアドレス制御バッファ RAM rx_intr 割り込み Intr C PowerPC slot_in_out cmp_sts pcm_left pcm_right tx_data tx_addr tx_en,tx_wen データアドレス制御バッファ RAM 63

64 階層構造既存 RTL 回路新規作成 RTL opb_codec_cntlr EDK 生成 RTL user_logic codec_wrapper BRAM Codec チップ codec_drv_top codec_if PPC BRAM 64

65 タイミングチャート (1) codec_if のタイミング (Codec BRAM,PPC) lm_bit_clk From Codec left_en1 right_en1 left_data L_D0 right_data R_D0 rx_en High 固定 To BRAM, PPC rx_wen rx_addr "00" "01" rx_data L_D0 R_D0 rx_intr 65

66 タイミングチャート (2) codec_if のタイミング (PPC,BRAM Codec) lm_bit_clk cmp_sts PPC が生成するパルス From BRAM, PPC tx_en tx_wen Low 固定 tx_addr "01" "00" tx_data TX_L_D0 TX_R_D0 To Codec pcm_left pcm_right TX_L_D0 TX_R_D0 66

67 演習 Lab4 を行ってください 67

68 Step2 ノイズを混入するソフト処理を実装する割り込みハンドラでサイン波ノイズを生成し元の音楽データに付加するプッシュスイッチでノイズの ON/OFF を切り替えられるようにするプッシュを押している間はノイズ OFF プッシュを離している間はノイズ ON 68

69 サイン波ノイズ今回は IIR フィルタを利用したサイン波発生器を作成します + Y0 Z-1 遅延出力 ( サイン波 ) y(n)=a1 y(n-1)+a2 y(n-2) X a1 Y1 Z-1 遅延初期値 : Y0 = Don t care Y1 = sin(wts) Y2 = 0 X a2 Y2 定数 : a1 = 2cos(wTs) a2 = -1 69

70 浮動小数点なら例えばサイン波の周波数が 440Hz, サンプリング周波数が 8000Hz の場合定数 : w = 2*PI*440=880*PI Ts = 1/8000 a1 = 2cos(wTs) = 2cos(880*PI/8000) = a2 = -1 初期値 : Y2 = 0 Y1 = sin(wts) = float で型宣言した変数に代入し演算するだけ 70

71 PowerPC405( 固定小数点 ) の場合固定小数点化する必要がある例えばshort 型 (16bit) に変更するとして小数点の位置をどこにするか? ( ユーザが判断する事 ) +2~-2の範囲を表せればよいので 16bit 中 14bitを小数点にする前ページの数値を変換すると a2 = -1 = 0xc000 a1 = 0x4000(1) x = x = 0x786f a1 と同様に考えて Y1 = 0x15ae 71

72 PowerPC405( 固定小数点 ) の場合演算部分も変換する必要がある y[0] = a1*y[1] + a2*y[2]; // 浮動小数点 float 型 y[0] = ((int)a1*y[1] + (int)a2*y[2]) >> 14; // 固定小数点 short 型必要な 16bit 32bit(int 型 ) 小数点位置 14bit シフト 72

73 演習 Lab5 を行ってください 73

74 Step3 LCD パネルに以下の情報を表示する混入しているサイン波ノイズの周波数サイン波ノイズの状態 (ON または OFF) プッシュスイッチを押している間はノイズ OFF プッシュスイッチを離している間はノイズ ON LCD パネル表示例 74

75 LCD の仕様実習ボード上のLCDモジュール型名 : LCM-S01602DTR 実習ボード (ML403) ユーザガイドより LCDコントローラ : S6A0069(SAMSUNG) LCDパネル : 16 文字 2 行 FPGA と LCD モジュールの接続 FPGA LCM-S01602DTR/M PLB AB10 AC10 DB[4] DB[5] GPIO AE12 AF12 AE13 DB[6] DB[7] LCD_EN LCD Controller S6A0069 LCD PANEL AC17 LCD_RS AB17 LCD_RW 75 S6A0069は4bitモードと8bitモードをサポートするが実習ボード (ML403) では 4bitモードを使用する ( ボード上で4ビットしか結線されていない )

76 LCD の使い方 (1) S6A0069(LCD コントローラ ) の制御 4 ビットモード 8 ビットモードでは 1 回で DB[7:0] の書き込みを行うが 4 ビットモードでは DB[7:4] DB[3:0] の 2 回に分けて書き込む初期化 LCD は初期化が必要初期化シーケンスはデータシートを参照 ( 初期化時に 4 ビットモードか 8 ビットモードかを選択する ) 76

77 LCD の使い方 (2) S6A0069(LCD コントローラ ) の制御インストラクション ( カーソル移動 LCD 表示をクリアする等 ) インストラクションの種類はデータシートを参照文字の表示アルファベット等の文字列は以下のように直接表示させる事が可能 LCD_Display(&lcd, LCD Test ); <LCD_Display はユーザ定義の関数 > 数字の場合はアスキーコードへの変換が必要例えば 0 を表示したい場合 0x30 を DB[7:0] でコントローラに書き込むアスキーコードはデータシート参照 S6A0069 のデータシートにはアスキーコードの記載がないので他のコントローラのデータシートを参照する ( 例えば ST7066U Sitronix 社 ) 77

78 LCD の使い方 (3) ビットアサイン 4 ビットモードを使うのでビットアサインは以下の通りとする E=Read/Write Enable 1 の時 disble 0 の時 enable RS=Register Select 1 の時データ 0 の時インストラクション R/W=Read/Write 1 の時 read operation 0 の時 write operation 詳細はデータシートを参照 78

79 LCD の使い方 (4) タイミングチャート初期化インストラクションデータの書き込みはデータシート記載のタイミングチャートに従ってください詳細はデータシートを参照 79

80 演習 Lab6 を行ってください 80

PowerPoint プレゼンテーション

PowerPoint プレゼンテーション 1.EDK の使い方 ( 初級編 ) 1 用語ザイリンクス PowerPC 開発でよく使われる用語 EDK Embedded Development Kit XPS Xilinx Platform Studio XMD Xilinx Microprocessor Debug MHS Microprocessor Hardware Specification PLB Processor Local