スライド 1

Size: px

Start display at page:

Download "スライド 1"

きょうすけはらしない
4 years ago
Views:

1 計算機構成論 II 第 1 回 ( 全 15 回 ) 2017 年 10 月 5 日 ( 木 ) 知能情報工学科横田孝義 1

2 授業計画 10/6 10/12 10/19 10/28 11/2 11/9 11/16 11/21 12/7 12/14 12/21 1/11 1/18 1/25 2/1 2/8 定期テスト 2

3 テキスト朝倉書院尾内理紀夫著 ISBN C3341 3,672 円 3

4 ダウンロード可能な資料 4

5 評価方法中間テスト期末テストレポートで採点します成績評価は中間テスト得点 (100 点満点 ) 期末テスト得点 (100 点満点 ) レポート複数回の平均得点 (100 点満点 )x 0.2 とし 60 点以上を合格とする 5

6 ノイマン型コンピュータ 1950 年前後に技術が確立 65 年経過した今でも基本は変わっていない 6

7 半導体素子の進歩真空管トランジスタ IC LSI VLSI Intel 8080 Intel core i7 7

8 黎明期のコンピュータ ENIAC(Electronic Numerical Integrator and Calculator)) ペンシルべニア大学ムーア校 J.Presper Eckert & John W.Mauchly 1943 年開発開始 1946 年公開真空管 18,000 本高さ 3m 弱長さ 25m 奥行 1m 弱重さ 30t 消費電力 150kW 8

プログラム可変内蔵方式草稿を執筆開発が停滞 1951 年に稼働 1945 年に流出大学内で対立約 6,000

9 黎明期のコンピュータ EDVAC(Electronic Discrete Variable Automatic Computer) ジョンフォンノイマン (John von Neumann) プログラム可変内蔵方式草稿を執筆開発が停滞 1951 年に稼働 1945 年に流出大学内で対立約 6,000 本の真空管約 12,000 個のダイオード消費電力 :56kW 占有面積 :45.5m 2 重さ :7.8t 30 人が 8 時間交代で運用 9

10 黎明期のコンピュータ EDSAC(Electronic Delay Storage Automatic Calculator) 英国ケンブリッジ大学ウィルクス (Maurice V. Wilkes) 年 EDVAC に似たプログラム可変内蔵方式のコンピュータの開発に着手 1949 年稼働サブルーチンの方式のベースを築いた 3,000 本の真空管消費電力 :12kW 占有面積 : 20m 2 10

11 ノイマン型コンピューターの定義 (1) プログラム可変内蔵方式プログラムを構成する命令とデータをコンピュータ内部のメモリに内蔵させる命令とデータを区別せず命令もデータのように処理可能実行時にプログラムの任意の部分を書き換えることが可能 (2) 逐次制御方式命令は一度に一つずつ順に ( 逐次に ) 実行されるこれを命令逐次ともいうまたデータも一度に 1 ビットずつ処理されるこれをビット逐次ともいう (3) 一つのプロセッサと一つのメモリプロセッサはメモリから命令データを読み込み命令を実行し結果を再びメモリに格納する (4) 線形アドレス空間アドレス ( メモリの番地 ) は 0 から始まる番号順に 1 次元的に付与されているため線形アドレスというアドレスが 16 ビットで表現されるならばアドレスは 0 から 65,535 (2 16-1) になる 11

12 ノイマン型コンピュータ 1976 年 Intel 社の 8 ビットマイクロプロセッサ 8080A 4,800トランジスタアドレス 16ビットデータ 8ビットクロック周波数 2MHz 世界初の本格的なマイクロプロセッサ 12

13 ノイマン型コンピューターの性能向上の歴史の例 1 年半で性能は 2 倍ムーアの法則 1980 年代のスーパーコンピュータは今日のパソコンの 1/100 の性能で価格は 1,000 倍以上 Memory 64MB HDD ~2GB 0.63 GFLOPS x 100 HITAC S-810/20K(1987) Memory ~16GB HDD ~TB 51 GFLOPS 13

14 構造と機能 EDSAC の構造 : 現在のコンピュータと大きく変わっていない制御部レジスタがアキュムレータ一つだけメモリ部演算部算術演算ユニット計算の途中結果はメモリ部に退避必要時に読み出す入力部出力部アキュムレータフォンノイマンボトルネックデータの流れ制御の流れ 14

15 もう少し詳しい構造と機能 CPU 制御部演算部メモリ部命令レジスタ命令デコーダプログラムカウンタ演算ユニットレジスタ群入出力部データの流れ制御の流れ 15

16 もう少し詳しい構造と機能 Intel 8080A の例 1976 年 16

17 CPU(Central Processing Unit) 中央処理装置演算部とは演算ユニットとレジスタ群で構成演算ユニット : 算術演算と論理演算を行うレジスタ : 一時格納用の高速メモリ読み書きが高速に出来るレジスタの数が少ないと一時退避用にメモリアクセスが増大するこれをフォンノイマンボトルネックと呼ぶ近年の CPU では多数のレジスタを持つことによってこれを解消している 17

18 CPU(Central Processing Unit) 中央処理装置制御部とはメモリ部から取り出した機械語命令に従って演算部メモリ部入出力部を制御する機械語命令の 1 例 (Intel 8080A) MOV r, M 意味 : レジスタ r にアドレス M にあるメモリの内容を格納せよ実際には命令は 1 と 0 で表現されるビット列で表される EDSAC では機械語命令数は 30 数個加減算乗算データ転送シフト条件分岐など 18

19 CPU(Central Processing Unit) 中央処理装置制御部とはプログラムカウンタ (PC): メモリ部に格納されている機械語命令のアドレスを保持するプログラムカウンタはレジスタの一種である命令レジスタ : メモリ部から読み出した機械語命令を格納するレジスタである命令デコーダ : 機械語命令を解読して制御のための信号を生成してコントロールバス経由で送出する制御対象は演算部メモリ部入出力部およびプログラムカウンタである 19

20 CPU(Central Processing Unit) 中央処理装置バス (BUS) とはアドレスバスデータバスコントロールバスアドレスバス : メモリ部あるいは入出力部の入出力ポート (I/O ポート ) アドレスを指定するためのバスバスの幅は 16 ビット ~48 ビット等外部バスデータバス : CPU とメモリ部あるいは CPU と入出力部をつなぐバスであるバスの幅は 8 ビットから 32 ビット等 20

21 CPU(Central Processing Unit) 中央処理装置コントロールバスとは制御対象を指定するセレクト信号と何を実行するかメモリへの書き込み読み出し I/O ポートへの出力読み込みなどを送出する 21

22 書き込み信号メモリリクエスト信号 CPU(Central Processing Unit) 中央処理装置アドレスバス 1 アドレス例 1 2 データメモリ部メモリへの書き込み動作 C P U データバス 2 3 コントロールバス 22

23 リード信号 I/O リクエスト信号 CPU(Central Processing Unit) 中央処理装置アドレスバス 1 I/O ポートアドレス例 2 C P U データバス 3 データ入出力部入出力部からのデータの読み込み 2 2 コントロールバス 23

24 CPU(Central Processing Unit) 中央処理装置プログラム実行アニメーションは困難 24

25 マイクロプロセッサ CPU の機能を 1 個の VLSI で実現したのがマイクロプロセッサどの毎プロプロセッサを対象に機械語命令などを勉強すべきか? MIPS と SPARC を採りあげる 25

26 CISC と RISC 世界初のマイクロプロセッサ 1971 年 intel 4004 日本人の設計 ( 嶋正利氏 ) クロック周波数 500kHz トランジスタ 2,300 個データバス 4 ビットアドレスバス 12 ビット今日の Core i7 までにつながる CISC 型マイクロプロセッサ (Complex Instruction Set Computer ) 機械語命令が複雑で一つの命令で多くの処理を盛り込む複合化命令が採用されている 26

27 CISC と RISC 1 年半で性能は 2 倍ムーアの法則 1980 年代のスーパーコンピュータは今日のパソコンの 1/100 の性能で価格は 1,000 倍以上 Memory 64MB HDD ~2GB 0.63 GFLOPS x 100 HITAC S-810/20K(1987) Memory ~16GB HDD ~TB 51 GFLOPS 27

28 CISC と RISC 一方 1975 年に RISC という対極の位置づけのマイクロプロセッサが登場した RISC: Reduced Instruction Set Computer 1975 年 IBM 年 MIPS Computer Systems 社 MIPS R 年 Sun Microsystems 社 SPARC 28

29 CISC と RISC RISC の特徴 1) 1 命令 1クロックサイクル 2) ロードストアキクチャ 3) 固定長命令 4) 機械語命令は基本的汎用的なもののみ 5) パイプライン処理への考慮 6) コンパイラによる支援重視 CISC に比べてハードウエアが簡素化現在では RISC の複雑化により両者を区別する事に意味がなくなってきた 29

30 MIPS と SPARC MIPS シミュレータの存在 MIPS シミュレータで検索するとダウンロードサイトが出てくる QtSpim_9.1.16_Windows 30

31 性能比較コンピュータの性能を決める要因 CPU 性能オペレーティングシステムコンパイラパイプライン処理記憶階層そのコンピュータに向いたプログラムかどうか 31

32 性能比較 CPU 実行時間プログラムの CPU 実行時間 = プログラム内命令数平均 CPI クロックサイクル時間プログラム内命令数 : そのプログラムのオブジェクトコード内で実際に実行された機械語命令数クロックサイクル時間 : クロックパルスの周期平均 CPI: Clock cycle Per Instruction 機械語命令一つ当たりの平均クロックサイクル数 32

33 MIPS 値 MIPS 値とは Million Instructions Per Second の略 1 秒間に機械語命令実行数を 100 万単位で数えた数値 1 秒間に 100 万機械語命令を実行できたとすれば 1MIPS の性能 33

34 ベンチマークテストコンピュータの性能評価を目的として作成されたプログラム科学技術計算事務処理文字列処理浮動小数点演算整数演算など 34

計算機アーキテクチャ

計算機アーキテクチャ第 11 回命令実行の流れ 2014 年 6 月 20 日電気情報工学科田島孝治 1 授業スケジュール ( 前期 ) 2 回日付タイトル 1 4/7 コンピュータ技術の歴史とコンピュータアーキテクチャ 2 4/14 ノイマン型コンピュータ 3 4/21 コンピュータのハードウェア 4 4/28 数と文字の表現 5 5/12 固定小数点数と浮動小数点表現 6 5/19 計算アーキテクチャ