S1C33401データシート

Transcription

1 CMS 32-bit Single Chip Microcomputer 32 ビット C33 ADV RSC コア 8K バイトキャッシュ搭載 低消費電力 積和演算機能 32K バイト +1K バイト RAM 内蔵 10 ビット ADC 4ch. S DA16 モード対応 10ch. PWM タイマ カードインタフェース 高速 DMA インテリジェント DMA 概要 は セイコーエプソンオリジナルの組み込み用途向け 32 ビット RSC 型マイクロコンピュータです は CPU MMU キャッシュなどを含む C33 ADV コアブロックを中心に 各種外部メモリや デバイスを直結可能なバスモジュールと DMA コントローラなどを含むバスブロック 割り込みコントローラ タイマ シリアルインタフェース カードインタフェース 入出力ポートや A/D 変換器などを含む基本周辺回路ブロック チップ D レジスタや RTC などを含む拡張周辺回路ブロックで構成されています 0.18μm 微細 CMS プロセスやきめ細かなクロック制御機能により 高速かつ省電力動作が可能です 組込型プロセッサとして各種携帯システムに柔軟に対応するだけではなく 従来の C33 STD CPU との上位互換性を保ちながらもマルチメディアへの対応機能などを強化した C33 ADV CPU の搭載により モバイルマルチメディアアプリケーションの要求にも最適なソリューションといえます 特長 コア 型番 F00A F00B ラインアップパッケージ pin -160pin CPU セイコーエプソンオリジナル 32 ビット RSC 型 CPU C33 ADV 32 ビット長の内部データ処理 4GB のアドレス空間 命令セット - コード長 : 16 ビット / 命令 - 命令数 : 164 命令 - 主要命令を 1 サイクルで実行 (2~3 命令で構成される即値拡張命令を含む ) ns/ 命令 (66MHz max. 動作時 ) マルチメディア対応機能 - 32 ビット 16 ビットの乗算器を内蔵 ビットの乗算 ビットの積和演算 - loop repeat 命令による繰り返し実行機能 - 飽和命令による最小値 / 最大値への丸め処理 - ポストシフト付き ALU 命令実行機能 高速バスコントロールユニット (HBCU) 4GB の論理空間を 512MB 8 ブロックに分割して CPU によるメモリアクセスを管理 ブロックごとに MMU CCU ASD 処理を管理 ASD を使用する論理空間の多重化や物理空間のミラーリングが可能 A0RAM のデータリード / ライトとキャッシュからの命令フェッチを同時に処理可能 SEK EPSN CRPRATN

2 メモリマネージメントユニット (MMU) 論理アドレスをページ単位 (4KB/ ページまたは 64KB/ ページ ) に物理アドレスに変換可能 4Way セットアソシエイティブ方式により 16 エントリ /Way の合計 64 エントリをサポート ページごとに記憶保護が可能 ページごとにキャッシュの使用 / 不使用が選択可能 5 種類の MMU 例外要因をサポート キャッシュコントロールユニット (CCU) 物理アドレスによる命令 / データ混在型キャッシュ 8KB のキャッシュメモリを内蔵 4Way セットアソシエイティブ方式により 128 エントリ /Way の合計 512 ラインをサポート (4 ワード / ライン ) キャッシュへの書き込みに ライトスルーモード / ライトバックモードを選択可能 指定 Way のロックおよび割り込み処理ルーチンのロック機能 リフィル中でも命令 / データを即時転送可能なフォワーディング機能 クロックマネージメントユニット (CMU) リセットと NM 入力の制御 システムクロックの制御 - クロックソースの選択 n/ff 制御および動作クロックの分周 - スタンバイモード (SLEEP HALT HALT2) に応じたクロック制御 機能モジュールごとのクロック供給制御 ( 手動 / 自動 ) デバッグユニット () オンチップトレースやブレークなどのデバッグ機能をチップレベルでサポート CD およびデバッガと連携して高度なデバッグ環境を実現 内蔵メモリ エリア 0 内蔵高速 RAM(A0RAM) 32K バイト 0 ウェイトの高速アクセス エリア 3 内蔵 RAM(A3RAM) 1K バイト 1 ウェイトアクセス DMA のコントロール情報テーブルとして使用可能 バスコントロールユニットと DMA コントローラ ベーシックバスコントロールユニット () 外部アドレス空間を 19 のエリアに分割して管理 ( エリア 4~22) エリアごとに外部 / 内部アクセス エンディアン インタフェース方式 デバイスの種類 デバイスサイズ アクセスサイクル数などの設定が可能 外部エリアに対応した 8 本のチップイネーブル信号 (#CE4~#CE11) を出力 A0 BSL 方式の 2 種類のインタフェース方式に対応 (BSL 方式は外部メモリのみ ) 外部バスには SRAM RM バースト RM フラッシュを直結可能 外部 #WAT 端子によるウェイトステート挿入可能 (SRAM タイプのみ ) 外部バスマスタとのバスアービトレーション機能 拡張バスコントロールユニット () SDRAM 直結可能 ( エリア4~22の1エリアを選択 ) データバス幅 : 16ビット バンクアドレス : 4バンクまで対応 バースト長 : 1 固定 ( バーストリード / ライトはコマンドの連続発行で対応 ) CASレイテンシ : 1 2または3 ライトモード : シングルライト セルフリフレッシュ / オートリフレッシュに対応 リフレッシュ周期をプログラマブルに設定可能 バンクアクティブモード ( オートプリチャージ付き / なし ) の選択が可能 2 EPSN

3 高速 DMA コントローラ () 最大 4 チャネル メモリに対する転送条件等の読み出し / 書き込みが不要なため 高速な DMA 転送が可能 デュアルアドレス転送およびシングルアドレス転送に対応 DMA 要求入力 割り込み要因またはソフトウェアトリガにより起動 転送終了時に割り込み発生可能 インテリジェント DMA コントローラ (DMA) 最大 128 チャネル DMA 転送のコントロール情報を RAM(A0RAM を除く ) 上にプログラミング可能 特定の割り込み要因またはソフトウェアトリガにより起動 他の DMA へのリンク機能 転送終了時に割り込み発生可能 内蔵周辺回路 SC3 発振回路 システムのメインクロックを生成 水晶 / セラミック発振 : 5MHz min.~33mhz max. 外部クロック入力 : 2MHz min.~33mhz max. PLL SC3 発振周波数の 1~16 逓倍または不使用を選択可能 PLL 入力周波数 : 5MHz min.~33mhz max. PLL 出力周波数 : 20MHz min.~66mhz max. SSCG(SPREAD SPECTRUM CLCK GENERATR) EM(Electromagnetic nterference) ノイズの低減を目的とした システムソースクロック (SC3 PLL または SC1) の SS 変調回路 割り込みコントローラ (TC) 割り込みベクタテーブルで割り込み処理に分岐 インテリジェントDMA 起動可能 9 種類の例外に対応 - リセット例外 (1 種類 ) - ゼロ除算例外 (1 種類 ) - アドレス不正例外 (1 種類 ) - NM (1 種類 ) - ソフトウェア例外 (4 種類 ) - MMU 例外 (1 種類 ) 64 種類のマスク可能割り込みに対応 - ポート / キー入力割り込み (18 種類 ) - DMAコントローラ割り込み (5 種類 ) - 16ビットタイマ割り込み (20 種類 ) - 8ビットタイマ割り込み (6 種類 ) - シリアルインタフェース割り込み (12 種類 ) - A/D 変換器割り込み (2 種類 ) - RTC 割り込み (1 種類 ) プリスケーラ (PSC) 8 ビットタイマ 16 ビットタイマ A/D 変換器のクロックをプログラマブルに設定可能 8 ビットタイマ (T8) 6 チャネルの 8 ビットプログラマブルタイマ アンダーフローにより割り込み発生可能 アンダーフローにより生成したクロックを外部出力可能 シリアルインタフェースのクロックをプログラマブルに生成 指定周期で A/D 変換器へのトリガ出力が可能 EPSN 3

4 16 ビットタイマ () 10 チャネルの 16 ビットプログラマブルタイマ PWM タイマとして使用可能 DA16 モードに対応 チャネルごとにアンダーフロー コンペアマッチの 2 種類の割り込みを発生可能 アンダーフロー コンペアマッチにより生成したクロックを外部出力可能 ウォッチドッグタイマ (WDT) NM を発生可能な 30 ビットのウォッチドッグタイマ NM 発生周期をプログラマブルに設定可能 シリアルインタフェース (S) 4 チャネル 各チャネルに 4 バイトの受信データバッファ (FF) および 2 バイトの送信データバッファ (FF) を内蔵 全二重通信に対応 8 ビットクロック同期式モード 8 ビットまたは 7 ビット調歩同期式モードを選択可能 rda 1.0 インタフェースに対応 送信バッファエンプティ 受信バッファフル 受信エラー割り込みを発生可能 カードインタフェース () スマートメディアカード (NAND フラッシュ ) に対応 コンパクトフラッシュカードに対応 PC カード (2 チャネル ) に対応 入出力ポート (PRT) 最大 71 本 周辺機能に使用しないポートを汎用入出力として使用可能 プログラマブルなポート入力割り込み キー入力割り込みが可能 A/D 変換器 (ADC) 4 チャネルの 10 ビット A/D 変換器 変換完了時に割り込み発生可能 変換結果が指定上限 / 下限の範囲外の場合に割り込みを発生可能 RTC BCD の時刻 ( 秒 分 時 ) カウンタおよびカレンダ ( 日 曜日 月 年 ) カウンタ内蔵 24 時間制 /12 時間制の選択が可能 ソフトウェアによる 30 秒補正機能 周期的 (1/64 秒 1 秒 1 分 1 時間周期 ) な割り込みが可能 独立電源により システムパワーオフ時も動作 kHz(Typ.) クロックを生成する SC1 発振回路を内蔵 動作条件, 消費電力 電源電圧 コア電源電圧 (, PLL, RTC): 1.65V~1.95V(1.8V ± 0.15V) 電源電圧 (E, TM, A): 2.70V~3.60V(3.0/3.3V ± 0.3V) 入力電圧 高レベル入力電圧 : 2.20V min.~e max. 低レベル入力電圧 : min.~0.80v max. 動作周波数 CPU: 66MHz max. バス (, ): 66MHz max. 動作温度 -40 C~85 C 4 EPSN

5 消費電力 SLEEPモード時 : HALTモード時 : 動作時 : 25µW typ. 36mW typ. (66MHz) 65mW typ. (66MHz, キャッシュFF) 出荷形態 -160pin プラスチックパッケージ (10mm 10mm 1.2mm, 0.65mm ピッチ ) pin プラスチックパッケージ (20mm 20mm 1.7mm, 0.40mm ピッチ ) ブロック図 C33 ADV Core Block C33 ADV CPU MMU HBCU CCU CMU A0RAM (Area 0 No-Wait RAM) SC3/PLL Bridge A3RAM (Area 3 RAM) Standard Peripheral Block nterrupt Controller (TC) Prescaler (PSC) 8-bit Timer (T8) 16-bit Timer/PWM () Watchdog Timer (WDT) Serial nterface (S) Card nterface () Ports (PRT) A/D Converter (ADC) (Area 1) High-speed bus Bus Control Block DMA (SDRAM Controller) (SRAM Controller) Extended Peripheral Block Real Time Clock (RTC) Chip D, Pin Control and Misc. Registers (Area 6) EPSN 5

6 6 EPSN 端子配置図 pin #CE11(P56) #CE9(P55) #CE10 P27(DQMH/#SRDY3) P26(DQML/#SCLK3) P21(SDCLK/SUT2) P25(#SDWE/SUT3) E P24(#SDCAS/SN3) P23(#SDRAS/#SRDY2) P22(#SDCS/#SCLK2) P20(SDCKE/SN2) D15 D14 D13 E D12 D11 D10 D9 D8 D7 E D6 D5 D4 D3 D2 D1 E D0 #BSL #WRH #WRL P95(SUT3/ASTB/DTD5) P96(#SCLK3/4/DTD6) P97(#SRDY3/5/DTD7) E P82(#DMAEND2/EXCL5/DBT) P83(#DMAEND3/EXCL6/DTS0) P84(PSC_CLK/2/DTS1) P85(CMU_CLK/3/DTS2) P86(TM8/0/DTS3) P87(TM9/1/DTS4) P80(#DMAACK2/T8UF3/EXCL3) P81(#DMAACK3/T8UF4/EXCL4) E P30(#DMAREQ0/T8UF0/EXCL0) P31(#DMAREQ1/T8UF1/EXCL1) P32(#DMAREQ2/2/EXCL2) P33(#DMAREQ3/3/WDT_CLK) P60(#BUSREQ/4) P61(#BUSACK/5) P62(#BUSGET/T8UF2/#ADTRG) CMU_CLK(P63/BCLK/T8UF5) E #CE4(P50/0) #CE5(P51) #CE6(P52) #CE7(P53/1) #CE8(P54) P64(#WAT) TM P10(TM0) P11(TM1) P12(TM2) P13(TM3) P14(TM4/#DMAEND0) P15(TM5/#DMAEND1) P16(TM6/#DMAACK0) P17(TM7/#DMAACK1) RTC #STBY SC1 SC2 PLL VCP PLL BURNN SCANEN SC3 SC4 TST0 TST1 E #RESET #NM P00(SN0) P01(SUT0) P02(#SCLK0) P03(#SRDY0) P04(SN1) P05(SUT1) P06(#SCLK1) P07(#SRDY1) DS DST0(P65) DST1(P66) DST2 DPC(P67) DCLK E P90(SN2/EXCL7/DTD0) P91(SUT2/EXCL8/DTD1) P92(#SCLK2/EXCL9/DTD2) P93(#SRDY2/R/W/DTD3) P94(SN3/ACST/DTD4) #RD A0 A1 A2 E A3 A4 A5 A6 A7 A8 A9 A10 E A11 A12 A13 A14 A15 A16 A17 A18(P47) E A19(P46) A20(P45) A21(P44) A22(P43) A23(P42) A24(P41) A25(P40) A P73(AN3) P72(AN2) P71(AN1) P70(AN0)

7 EPSN 7-160pin Top View Bottom View A1 Corner A1 Corner ndex ABCDEFGHJKLMNP PNMLKJHGFEDCBA P95 SUT3 ASTB DTD5 P97 #SRDY3 5 DTD7 P84 PSC_CLK 2 DTS1 P86 TM8 0 DTS3 P81 #DMAACK3 T8UF4 EXCL4 P32 #DMAREQ2 2 EXCL2 CMU_CLK P63 BCLK T8UF5 #CE6 P52 P64 #WAT P14 TM4 #DMAEND0 P11 TM1 P70 AN0 A B C D E F G H J K L M N P A B C D E F G H J K L M N P 1 1 P92 #SCLK2 EXCL9 DTD2 P93 #SRDY2 R/W DTD3 P96 #SCLK3 4 DTD6 P83 #DMAEND3 EXCL6 DTS0 P30 #DMAREQ0 T8UF0 EXCL0 P61 #BUSACK 5 P62 #BUSGET T8UF2 #ADTRG #CE5 P51 P12 TM2 P16 TM6 #DMAACK0 P71 AN1 P72 AN2 2 P90 SN2 EXCL7 DTD0 P91 SUT2 EXCL8 DTD1 P82 #DMAEND2 EXCL5 DBT P85 CMU_CLK 3 DTS2 P87 TM9 1 DTS4 P31 #DMAREQ1 T8UF1 EXCL1 P60 #BUSREQ 4 #CE7 P53 1 P13 TM3 P17 TM7 #DMAACK1 P73 AN3 3 DCLK P67 DPC P94 SN3 ACST DTD4 P80 #DMAACK2 T8UF3 EXCL3 P33 #DMAREQ3 3 WDT_CLK #CE4 P50 0 #CE8 P54 P10 TM0 P15 TM5 #DMAEND1 A25 P40 A24 P41 4 P66 DST1 P65 DST0 DS DST2 TM A23 P42 A22 P43 A20 P45 5 P06 #SCLK1 P05 SUT1 P07 #SRDY1 A21 P44 A19 P46 A18 P47 6 P03 #SRDY0 P04 SN1 P02 #SCLK0 A16 A14 A17 A15 7 P00 SN0 #NM P01 SUT0 #RESET A11 A13 A12 8 SC4 TST1 TST0 A6 A9 A8 A10 9 SC3 SCANEN BURNN #CE11 P56 A4 A5 A7 10 RTC PLL VCP #CE9 P55 P22 #SDCS #SCLK2 D9 D3 #WRL A3 11 SC2 P26 DQML #SCLK3 P25 #SDWE SUT3 P23 #SDRAS #SRDY2 D13 D11 D8 D4 #WRH A1 A2 12 SC1 #STBY #CE10 PLL P24 #SDCAS SN3 D15 D14 D12 D10 D6 D2 #BSL A0 13 P27 DQMH #SRDY3 P21 SDCLK SUT2 E E E A E E E E P20 SDCKE SN2 D7 D5 D1 D0 #RD Top View

8 端子説明 PLL PLL RTC E TM A 9,25,40,57,71,82,101, 117,130,146,160,173 12,23,35,52,63,73,84,91,98, 105,113,123,132,138,151, 165,175, ,15,29,61,75,87,97,107, 119,128,154, B7,B11,E4,F11,G14, L5,L12 A11,B14,C3,D6,D13,E2, H14,K3,K11,L8,M10,N13 C12 D11 B12 D4,D9,E14,H4,H11,M6,N11 K2 N3 電源端子一覧 (+) (1.65V 1.95V) (-)GND PLL(+) (PLL = ) PLL(-) (PLL = ) RTC(+) (RTC = ) (+) (2.7V 3.6V) PWM (+) (P1x) (TM = E) AN0 AN3(+) (A = E) 外部バス端子一覧 D[15:0] , F13,G13, 115,114, G12,H13, 2 (D0D15) , 106, H12,J13, J11,J12, #BSL #RD #WRL #WRH A[17:0] A18 P47 A19 P46 A20 P45 A21 P44 A22 P43 A23 P42 A24 P41 A25 P40 #CE11 P56 #CE10 #CE9 P55 #CE8 P , 100,99, , 72, 7781, 83,85, 86, J14,K13, K14,K12, L11,L13, L14,M14 M13 N14 M11 M12 N7,L7, P7,M7, N8,P8, M8,P9, M9,N9, P10,L9, N10,L10, P11,P12, N12,P13 P6 N6 P5 L6 N5 M5 P4 N4 D10 C13 E11 K4 BSL ( ) A0 ( ) BSL A0 ( ) BSL ( ) (A17A0) A18: (A18)( ) P47: A19: (A19)( ) P46: A20: (A20)( ) P45: A21: (A21)( ) P44: A22: (A22)( ) P43: A23: (A23)( ) P42: A24: (A24)( ) P41: A25: (A25)( ) P40: #CE11: ( ) P56: #CE9: 9 22 ( ) P55: #CE8: 8 21 ( ) P54: PRT PRT PRT PRT PRT PRT PRT PRT PRT PRT PRT 8 EPSN

9 #CE7 P53 1 #CE6 P52 #CE5 P51 #CE4 P J3 J1 J2 J4 #CE7: 7 19 ( ) P53: 1:/F 1 (#SMWR#CFCE2) #CE6: ( ) P52: #CE5: ( ) P51: #CE4: 4 14 ( ) P50: 0:/F 0 (#SMRD#CFCE1) PRT PRT PRT PRT 入出力ポート / 周辺回路端子一覧 P00 SN0 P01 SUT0 P02 #SCLK0 P03 #SRDY0 P04 SN1 P05 SUT1 P06 #SCLK1 P07 #SRDY1 P10 TM0 P11 TM1 P12 TM2 P13 TM3 P14 TM4 #DMAEND0 P15 TM5 #DMAEND1 P16 TM6 #DMAACK0 P17 TM7 #DMAACK1 P20 SDCKE SN2 P21 SDCLK SUT2 P22 #SDCS #SCLK2 P23 #SDRAS #SRDY2 P24 #SDCAS SN A8 C8 D7 A7 C7 B6 A6 C6 L4 L1 L2 L3 M1 M4 M2 M3 F14 D14 G11 F12 E13 P00: ( ) SN0: /F Ch.0 P01: ( ) SUT0: /F Ch.0 P02: ( ) #SCLK0: /F Ch.0 P03: ( ) #SRDY0: /F Ch.0 P04: ( ) SN1: /F Ch.1 P05: ( ) SUT1: /F Ch.1 P06: ( ) #SCLK1: /F Ch.1 P07: ( ) #SRDY1: /F Ch.1 P10: ( ) TM0: 160 P11: ( ) TM1: 161 P12: ( ) TM2: 162 P13: ( ) TM3: 163 P14: ( ) TM4: 164 #DMAEND0: Ch.0 P15: ( ) TM5: 165 #DMAEND1: Ch.1 P16: ( ) TM6: 166 #DMAACK0: Ch.0 P17: ( ) TM7: 167 #DMAACK1: Ch.1 P20: ( ) SDCKE: SDRAM SN2: /F Ch.2 P21: ( ) SDCLK: SDRAM SUT2: /F Ch.2 P22: ( ) #SDCS: SDRAM #SCLK2: /F Ch.2 P23: ( ) #SDRAS: SDRAM #SRDY2: /F Ch.2 P24: ( ) #SDCAS: SDRAM SN3: /F Ch.3 PRT S PRT S PRT S PRT S PRT S PRT S PRT S PRT S PRT PRT PRT PRT PRT PRT PRT PRT PRT S PRT S PRT S PRT S PRT S EPSN 9

10 P25 #SDWE SUT3 P26 DQML #SCLK3 P27 DQMH #SRDY3 P30 #DMAREQ0 T8UF0 EXCL0 P31 #DMAREQ1 T8UF1 EXCL1 P32 #DMAREQ2 2 EXCL2 P33 #DMAREQ3 3 WDT_CLK P60 #BUSREQ 4 P61 #BUSACK 5 P62 #BUSGET T8UF2 #ADTRG P64 #WAT P70 AN0 P71 AN1 P72 AN2 P73 AN3 P80 #DMAACK2 T8UF3 EXCL3 P81 #DMAACK3 T8UF4 EXCL4 P82 #DMAEND2 EXCL5 DBT P83 #DMAEND3 EXCL6 DTS0 P84 PSC_CLK 2 DTS E12 D12 C14 F2 G3 G1 G4 H3 G2 H2 K1 N1 N2 P2 P3 F4 F1 D3 D2 D1 P25: ( ) #SDWE: SDRAM SUT3: /F Ch.3 P26: ( ) DQML: SDRAM( ) #SCLK3: /F Ch.3 P27: ( ) DQMH: SDRAM( ) #SRDY3: /F Ch.3 P30: ( ) #DMAREQ0: Ch.0 T8UF0: 80 EXCL0: 160 P31: ( ) #DMAREQ1: Ch.1 T8UF1: 81 EXCL1: 161 P32: ( ) #DMAREQ2: Ch.2 2: /F 2 (#RD#SMRD) EXCL2: 162 P33: ( ) #DMAREQ3: Ch.3 3: /F 3 (#WR#SMWR) WDT_CLK: P60: ( ) #BUSREQ: 4: /F 4 (#E#CFCE1) P61: ( ) #BUSACK: 5: /F 5 (#WE#CFCE2) P62: ( ) #BUSGET: T8UF2: 82 #ADTRG: A/D P64: ( ) #WAT: P70: ( ) AN0: A/DCh.0 P71: ( ) AN1: A/DCh.1 P72: ( ) AN2: A/DCh.2 P73: ( ) AN3: A/DCh.3 P80: ( ) #DMAACK2: Ch.2 T8UF3: 83 EXCL3: 163 P81: ( ) #DMAACK3: Ch.3 T8UF4: 84 EXCL4: 164 P82: ( ) #DMAEND2: Ch.2 EXCL5: 165 DBT: DBT P83: ( ) #DMAEND3: Ch.3 EXCL6: 166 DTS0: DTS0 P84: ( ) PSC_CLK: 2: /F 2 (#RD#SMRD) DTS1: DTS1 PRT S PRT S PRT S PRT T8 PRT T8 PRT PRT WDT PRT PRT PRT T8 ADC PRT PRT ADC PRT ADC PRT ADC PRT ADC PRT T8 PRT T8 PRT PRT PRT PSC 10 EPSN

11 EPSN 11 P85: ( ) CMU_CLK: CMU 3: /F 3 (#WR#SMWR) DTS2: DTS2 P86: ( ) TM8: 168 0: /F 0 (#SMRD#CFCE1) DTS3: DTS3 P87: ( ) TM9: 169 1: /F 1 (#SMWR#CFCE2) DTS4: DTS4 P90: ( ) SN2: /F Ch.2 EXCL7: 167 DTD0: DTD0 P91: ( ) SUT2: /F Ch.2 EXCL8: 168 DTD1: DTD1 P92: ( ) #SCLK2: /F Ch.2 EXCL9: 169 DTD2: DTD2 P93: ( ) #SRDY2: /F Ch.2 R/W: / DTD3: DTD3 P94: ( ) SN3: /F Ch.3 ACST: DTD4: DTD4 P95: ( ) SUT3: /F Ch.3 ASTB: DTD5: DTD5 P96: ( ) #SCLK3: /F Ch.3 4: /F 4 (#E#CFCE1) DTD6: DTD6 P97: ( ) #SRDY3: /F Ch.3 5: /F 5 (#WE#CFCE2) DTD7: DTD P85 CMU_CLK 3 DTS2 P86 TM8 0 DTS3 P87 TM9 1 DTS4 P90 SN2 EXCL7 DTD0 P91 SUT2 EXCL8 DTD1 P92 #SCLK2 EXCL9 DTD2 P93 #SRDY2 R/W DTD3 P94 SN3 ACST DTD4 P95 SUT3 ASTB DTD5 P96 #SCLK3 4 DTD6 P97 #SRDY3 5 DTD7 E3 E1 F3 A3 B3 A2 B2 C4 B1 C2 C1 PRT CMU PRT PRT PRT S PRT S PRT S PRT S PRT S PRT S PRT S PRT S デバッグ端子一覧 (H) (L) (H) (H) (H) DCLK DST2 DST0: DST0 ( ) P65: DST1: DST1 ( ) P66: DPC: DPC ( ) P67: DS DCLK DST2 DST0 P65 DST1 P66 DPC P67 C5 A4 D5 B5 A5 B4 PRT PRT PRT

12 その他 SC1 SC2 SC3 SC4 VCP CMU_CLK P63 BCLK T8UF5 #RESET #NM TST0 TST1 BURNN SCANEN #STBY A13 A12 A10 A9 C11 H1 D8 B8 C9 B9 C10 B10 B13 Pullup/down Pull-down Pull-down Pull-down (SC1) (32kHz ) (SC1) (SC3) ( / ) (SC3) PLL () CMU_CLK: CMU ( ) P63: BCLK: T8UF5: 85 NM 0() 1() C33(RTC) SC SC SC SC CMU CMU PRT T8 CMU CMU RTC : 端子制御レジスタにより プルアップを有効 / 無効に制御可能 ( デフォルト設定はプルアップ有効 ) 2: バスホールドラッチ付き 注 : 端子名の # は 入出力する信号が Low アクティブであることを示します 太字で記載されている端子名と は デフォルト設定の端子 ( 信号 ) 名と入出力方向です の (H) と (L) は デフォルトの出力レベルを示します イニシャルリセット時にレベルが確定する信号のみ記述しています SC1 と SC3 端子のみ 入力レベルを とする必要があります その他の端子への入力レベルはすべて E(A TM) としてください 本資料のご使用につきましては 次の点にご留意願います 1. 本資料の内容については 予告なく変更することがあります 2. 本資料の一部 または全部を弊社に無断で転載 または 複製など他の目的に使用することは堅くお断りします 3. 本資料に掲載される応用回路 プログラム 使用方法等はあくまでも参考情報であり これらに起因する第三者の権利 ( 工業所有権を含む ) 侵害あるいは損害の発生に対し 弊社は如何なる保証を行うものではありません また 本資料によって第三者または弊社の工業所有権の実施権の許諾を行うものではありません 4. 特性表の数値の大小は 数直線上の大小関係で表しています 5. 本資料に掲載されている製品のうち 外国為替及び外国貿易法 に定める戦略物資に該当するものについては 輸出する場合 同法に基づく輸出許可が必要です 6. 本資料に掲載されている製品は 生命維持装置その他 きわめて高い信頼性が要求される用途を前提としていません よって 弊社は本 ( 当該 ) 製品をこれらの用途に用いた場合の如何なる責任についても負いかねます SEK EPSN CRPRATN 2007 半導体事業部 C 営業部 インターネットによる電子デバイスのご紹介 C 国内営業グループ 東京 東京都日野市日野 (042) ( 直通 ) FAX (042) 大阪 大阪市中央区博労町 エプソン大阪ビル 15F (06) ( 代表 ) FAX (06) ドキュメント No.: 年 6 月作成