|
|
|
- あゆみ あかさか
- 9 years ago
- Views:
Transcription
1 27 10
2
3 i
4 ALU RS RS RS FF FF D-FF (Delayed flip flop) D-FF D-FF JK-FF T-FF (Toggle FF) FF FF ii
5 N A 93 A A A A.4 TTL A A A A.5 CMOS iii
6
7 1 1.1 (analog) (digital) (1) (1)
8 1.2 2
9 ( ( ( , 1, 2, 3, 4, 5, 6, 7, 8, 9 2 0, , 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F (radix) n n (1) A F A F a f (2) i 10 i 0 1 3
10 0 n k 0 n-1 2 i 2 i 16 i 16 i , 10 2, 10 1, , 2 2, 2 1, DE D E , 16 2, 16 1, DE (1) (2) (1) (2) (bit: binary digit ) MSB 2 (Most Significant Bit ) LSB 2 (Least Significant Bit ) (byte) MSB 2 n 2 b n 1 b n 2...b i...b 0 b i 0 1 b n 1 2 n 1 + b n 2 2 n b i 2 i b = n 1 i=0 b i2 i MSB n-1 b n 1 LSB 0 b MSB 1 LSB
11 n K M G T P K 1024K 1M GB(1 ) 2 30 CPU 1GHz 1GHz 10 9 Hz 2 2 n n a m 1 a m 2...a 0 2 b n 1 b n 2...b 0 a m 1 a m 2...a 0 = b n 1 2 n 1 + b n 2 2 n b b n 1 2 n 2 + b n 2 2 n b b 0 1 b 0 2 b 1 b 0 b n )26 2 ) ) ) a m 1 a m 2...a 0 2 5
12 (1) A43 ABCD n 2 n 1 8, 16, 32, 64 n n
13 2.1: (0) (1) 1111 (-1) 0010 (2) 1110 (-2) 0011 (3) 1101 (-3) 0100 (4) 1100 (-4) 0101 (5) 1011 (-5) 0110 (6) 1010 (-6) 0111 (7) 1001 (-7) (-8) 2 n 2 b n 1...b 1 b 0 n { }} { b n 1...b 1 b 0 2 n b n 1...b 1 b 0 (2.1) b n 1...b 1 b 0 2 n+1 b n 1 b 0 0 n 2 n 2 b n 1 0 {}}{ B 2 B B + B = 2 n n 2 n 1 2 n n n 1
14 n + 1 n bits 0000 m 2 A = a m 1...a 1 a 0 n 2 B = b n 1...b 1 b 0 m < n b 0 b m 1 b i = a i b m b n 1 a m 1 A B b m b n 1 0 A A A A 2 A B B 2 B A B B = 2 n B = 2 n A = 2 n (2 m A) = 2 n 2 m + A = (2 n m 1)2 m + A {}}{ A m B n m (1) (2) (3) (4) (1) (2) (1) (2) (1) (2) (3) m A
15 A ASCII 3 ASCII ASCII ASCII ASCII (JIS X 0201) 7 8 JIS X 0201 JIS X ASCII ASCII \ ~ JIS X 0201 Y= X JIS (ISO) ISO-2022 JIS JIS X x 94 ( 94 x 94 [1] ) 16 1 JIS wiki 3 American Standard Code for Information Interchange 4 C ( C) 7 0 C C ETX UNIX C emacs I [ ESC 5 [1] 6 ASCII JIS X
16 2.2: ASCII NUL DLE SP P p 0001 SOH DC1! 1 A Q a q 0010 STX DC2 2 B R b r 0011 ETX DC3 # 3 C S c s 0100 EOT DC4 $ 4 D T d t 0101 ENQ NAC % 5 E U e u 0110 ACK SYN & 6 F V f v 0111 BEL ETB 7 G W g w 1000 BS CAN ( 8 H X h x 1001 HT EM ) 9 I Y i y 1010 LF/NL SUB : J Z j z 1011 VT ESC + ; K [ k { 1100 FF FS, < L \ l 1101 CR GS - = M ] m } 1110 SO RS. > N ^ n ~ 1111 SI US /? O _ o DEL MULTI16 OS CP/M-86 JIS( ) JIS JIS X 0208 Unicode UTF [2] [ ] [1] Vol. 45, No. 9, pp , 2001 [2] Vol. 45, No. 12, pp , 2001 [1],[2] yasuoka/publications/iscie2001.pdf 10
![BS CAN ( 8 H X h x 1001 HT EM ) 9 I Y i y 1010 LF/NL SUB : J Z j z 1011 VT ESC + ; K [ k { 1100 FF FS, < L \ l 1101 CR GS - = M ] m } 1110 SO RS.](/docs-images/56/20088410/images/page_16.jpg "> N ^ n ~ 1111 SI US /? O _ o DEL MULTI16 OS CP/M-86 JIS( ) JIS JIS X 0208 Unicode UTF [2] [ ] [1] Vol. 45, No. 9, pp. 528-535, 2001 [2] Vol. 45, No. 12, pp.")
17 3 3.1 (Boolean algebra) 1850 George Bool 3 1 yes true T on high 0 no false F off low (1) x, y (2) +,, + 12 (3) f, g (1) x,y, + f = x + y (2) X 1, X 2,..., X n, Y Y = f(x 1, X 2,..., X n ) n 11
18 3.1: (a) (b) x, y z x, y z (c) x z z = x + y 3.1(a) z = x y 3.1(b) z = x 3.1(c) (1) 1+1= (2) 0, n 2 n z = x + y w z = x + (y w) (NOR) (NAND) (XOR, exclusive OR) C = A + B C = A B C = A B
19 3.2: (a) (b) (c) x, y z x, y z x, y z (C = A + B) (C = A B) (C=Ā) OR A B C AND A B C NOT A C f i (x, y) x y f 0 f 1 f 2 f 3 f 4 f 5 f 6 f 7 f 8 f 9 f 10 f 11 f 12 f 13 f 14 f
20 Ā = A A + 0 = A A + 1 = 1 A + Ā = 1 A 0 = 0 A 1 = A A Ā = 0 A + A = A A A = A A + B = B + A A B = B A A + (B + C) = (A + B) + C A (B C) = (A B) C A (B + C) = A B + A C A + B C = (A + B) (A + C) A + A B = A A (A + B) = A A + Ā B = A + B (1) (2) (3) (4) (5) (6) (7) (8) (9) (10) (11) (12) (13) (14) (15) (16) (17) (18) 3-2 (3), (7), (8), (11), (15),(18) 3.3 A + B = Ā B A B = Ā + B AND OR OR AND (1)A B, (2)A + B + C, (3)A B C
21 OR A B C A 0 B Ā B, Ā 1 B 1 C 1 3 A B 4 A B C = Ā B + A B + A B C 1 C = Ā B + A B + A B = Ā B + A B + A B + A B = (Ā + A) B + A ( B + B) = B + A = A + B XOR A B C n (0 1) n (0 1)
22 3.3: x 0 x 1 x 2 x 0 x 1 x x 0 x 1 x x 0 x 1 x x 0 x 1 x x 0 x 1 x x 0 x 1 x x 0 x 1 x x 0 x 1 x x 0 x 1 x x 0 + x 1 + x x 0 + x 1 + x x 0 + x 1 + x x 0 + x 1 + x x 0 + x 1 + x x 0 + x 1 + x x 0 + x 1 + x x 0 + x 1 + x C = Ā B + A B 0 0 C = (A + B) (A + B) 3-6 A B C D A B C D
23 3.6 n F (x 1, x 2,..., x i,..., x n ) F (x 1,..., x i,..., x n ) = x i F (x 1,..., 0,..., x n ) + x i F (x 1,..., 1,..., x n ) x i = 0 =F (x 1,..., 0,..., x n ) =0 F (x 1,..., 0,..., x n ) + 0 F (x 1,..., 1,..., x n ) = F (x 1,..., 0,..., x n ) x i = 1 =F (x 1,..., 1,..., x n ) =1 F (x 1,..., 1,..., x n ) + 1 F (x 1,..., 1,..., x n ) = F (x 1,..., 1,..., x n ) x 1 F (x 1, x 2,..., x n ) = x 1 F (0, x 2,..., x n ) + x 1 F (1, x 2,..., x n ) F (0, x 2,..., x n ) F (1, x 2,..., x n ) x 2 F (x 1, x 2,..., x n ) = x 1 x 2 F (0, 0,..., x n ) + x 1 x 2 F (0, 1,..., x n ) + x 1 x 2 F (1, 0,..., x n ) + x 1 x 2 F (1, 1,..., x n ) x 3 F (x 1, x 2,..., x n ) = x 1 x 2... x n F (0, 0,..., 0) + x 1 x 2... x n F (0, 0,..., 1) x 1 x 2... x n F (1, 1,..., 0) + x 1 x 2... x n F (1, 1,..., 1) 1 F (...) 1 F (...) F (...) 3-7 f = x 1 (x 2 + x 3 ) n F (x 1, x 2,..., x i,..., x n ) F (x 1,..., x i,..., x n ) = (x i + F (x 1,..., 1,..., x n )) (x i + F (x 1,..., 0,..., x n ))
24 F (x 1, x 2,..., x n ) = (x 1 + x x n + F (1, 1,..., 1)) (x 1 + x x n + F (1, 1,..., 0))... (x 1 + x x n + F (0, 0,..., 1)) (x 1 + x x n + F (0, 0,..., 0)) F (...) 3-9 f = x 1 (x 2 + x 3 ) AND OR 1 1 NOT C = A + B OR D = A + B C E = B C AND D = A + E OR A B C AND E OR D C = Ā B + A B + A B C = A + B A (B + B) A B + B = 1 B + B =
25 2 A, B 0 1 B 0 1 A 0 1 A B A B + A B 1 (A, B) 2 A = 1, B = 1 A = 1, B = A B 0 1 A B A 1 B A (B + B) A Ā B + A B + A B Ā B + A B + A B B 0 1 A B 0 1 A A B 1 A + B 2 (A, B) (0,0), (0,1), (1,0), (1,1) 19
26 1 L B A L A = 0, B = A, B A, B, C 3 A, B 3 3 A B C A, B A + Ā 1 2 A B A + Ā 1 1 B A B C D AB + BC + CA 3 20
27 A B C A B C A, B E=0 E=1 A B C D A B C D A B C D f = Ā B C + ĀB C + A BC + ABC 2. f = (A + D)B C + (Ā + C)BD + ( C + D)ĀB 3. f = B C D + ABC + ĀBC + BC D + Ā BC 3.8 BCD BCD BCD Binary Coded Decimal 21
28 BCD 10 BCD 10 BCD BCD (don t care) BCD 1 0 ϕ (BCD ) (BCD ) a 3 a 2 a 1 a 0 a 3 a 2 a 1 a ϕ ϕ ϕ ϕ ϕ ϕ ϕ ϕ a 0 a a 3 a φφ X X φ X 0 ϕ 0 1 ϕ 0 f = ā 0 ā 3 + ā 0 ā 1 ā 2 0 ϕ 1 f = ā 0 22
29 4 4.1 A, B C C=A+B A B C C=A B A B C C=Ā A C MOSFET CMOSFET TTL CMOSFET CMOS CMOSFET BiCMOS Passive element Active element FET 23
30 抵 抗 抵 抗 電 池 5V V 電 池 5V V?V?V 4.1: (B) (C) (E) V 5V 4.3 0V 0 5V 1 抵 抗 トランジスタ 電 池 5V B C E V ここに, 適 切 な 電 流 を 流 すと,このトランジス タはスイッチの 働 きをする.( 電 流 を 流 すとス イッチが 閉 じ, 流 さないとスイッチが 開 く.) 4.2: 1 24
31 抵 抗 抵 抗 電 池 5V B C E V 電 池 5V B C E V スイッチなら 人 間 の 手 で 操 作 し,トランジスタでは, 電 子 回 路 で 制 御 ( 操 作 )する. 4.3: (=0V) 1(=5V) を 入 力 するとスイッチが 開 く 1を 入 力 するとスイッチが 閉 じる 4.4: 4.5 A C C = Ā A C NOT 4.5: 25
32 A, B 2 0 C 0 1 C A B この 図 は,0,0を 入 力 したときのスイッチの 状 態 を 表 している.( 他 の 入 力 の 組 合 せについては 各 自 で 確 認 してください.) 4.6: 4.7 A, B C A B C OR 4.7: A, B 2 1 C 1 0 この 図 は,1, 1を 入 力 した 時 の スイッチの 状 態 を 表 している. 4.8: 4.9 A, B C 26
33 A B C AND 4.9: 4-2 MOSFET CMOSFET 4.6 NOR, NAND, XOR 2 C = A + B A B C C = A B A B C C = A B A B C C A B 4.10: 4-3 C = A B + Ā B 2 XOR, EOR,EXOR 27
34 A B C A B C A B C NOR NAND XOR 4.11: OR AND NOT, AND, OR, NAND, NOR, XOR NOT XOR (a) NOT (b) AND (c) OR A B + Ā B A B Step (a) Step (b) Step (c) 28
35 NAND NOR A B NAND Ā + B NAND 1 NOT 2 OR NOT XOR , 2.3 A B + C + D A B C D Step 2.1 Step 2.2 Step A B C D
36 4.8 C = A B C = Ā + B Ā, B, C A B C Ā B C V 0 5V V 0 5V C = A B 4 C = Ā + B 2 この 図 は,1, 1を 入 力 した 時 の スイッチの 状 態 を 表 している. 4.12: ( ) Ā B C 30
37 C = A + B C = Ā B 4-7 (NOT) 5 C = A C = Ā (NAND) NAND A B C (C = A B) NAND 6 C = A B C = F, F = A B NAND NAND Ā B C C = Ā + B (C = Ā+ B) (NOR) C = A + B C = Ā B
38 4-8 C = A B + Ā B 2 XOR Ā B C C = Ā B + Ā B 32
39 5 (Combinatorial circuit) (Sequential circuit) 5.1 (Encoder) V 5.1: O 0 5V. encoder O 1 O 2... O 3 Ten Key 5.2: 33
40 5.1: i 0 i 1 i 2 i 3 i 4 i 5 i 6 i 7 i 8 i 9 o 3 o 2 o 1 o o 3 1. o 3 1 i 8 = 1 i 0 = 0... i 7 = 0, i 9 = 0 i 9 = 1 i 0 = 0... i 8 = 0 2 i 0 i 1...i 7 i 8 i 9 i 0 i 1...i 8 i 9 2. o 3 = i 0 i 1...i 7 i 8 i 9 + i 0 i 1...i 8 i 9 i i 8 = 1 i 8 1 i 9 o 3 o 3 = i 8 + i 9 o 3 = i 8 + i 9 o 2 = i 7 + i 6 + i 5 + i 4 o 1 = i 2 + i 3 + i 6 + i 7 o 0 = i 1 + i 3 + i 5 + i 7 + i
41 : i 0 i 1 i 2 i 3 o 1 o i 0 i 1 i 2 i 3 o 1 o i 0 i 1 i 2 i 3 o 1 o o 0 o 1 o 1 = i 3 + i 2 o 0 = i 3 + i 2 i o 0, o i 3 1 i 2, i 1, i 0 o 1 o
42 5.3: 10 i 0 i 1 i 2 i 3 i 4 i 5 i 6 i 7 i 8 i 9 o 3 o 2 o 1 o i 2 1 i 1, i 0 o i 2 0 i 1 1 i 0 o o 1 = i 3 + i o 0 = i 3 + i 2 i i 9 = 1 i 8 = 1 o i 9 = 0 i 8 = 0 i 7 = 1 i 6 = 1 i 5 = 1 i 4 = 1 o i 9 = 0 i 8 = 0 i 7 = 1 i 6 = 1 i 9 = 0 i 8 = 0 i 5 = 0 i 4 = 0 i 3 = 1 i 2 = 1 o i 9 = 1 i 9 = 0 i 8 = 0 i 7 = 1 i 9 = 0 i 8 = 0 i 6 = 0 i 5 = 1 i 9 = 0 i 8 = 0 i 6 = 0 i 4 = 0 i 3 = 1 i 9 = 0 i 8 = 0 i 6 = 0 i 4 = 0 i 2 = 0 i 1 = 1 o 0 1 o 0 = i 9 + i 9 i 8 i 7 + i 9 i 8 i 6 i 5 + i 9 i 8 i 6 i 4 i 3 + i 9 i 8 i 6 i 4 i 2 i 1 36
43 = i 9 + i 8 i 7 + i 8 i 6 i 5 + i 8 i 6 i 4 i 3 + i 8 i 6 i 4 i 2 i 1 o 1 = i 9 i 8 (i 7 + i 6 ) + i 9 i 8 i 5 i 4 (i 3 + i 2 ) o 2 = i 9 i 8 (i 7 + i 6 + i 5 + i 4 ) o 3 = i 9 + i 8 o 0 a + āb = a + b 5.3 (Decoder) n 2 n to : 3-to-8 i 2 i 1 i 0 o 0 o 1 o 2 o 3 o 4 o 5 o 6 o o 0 = i 2 i 1 i 0 o 1 = i 2 i 1 i 0 o 2 = i 2 i 1 i 0 o 3 = i 2 i 1 i 0 o 4 = i 2 i 1 i 0 o 5 = i 2 i 1 i 0 o 6 = i 2 i 1 i 0 37
44 i 0 i 1 i 2 i 3 multiplexer (selector) o c 0 c 1 5.3: o 7 = i 2 i 1 i to (i 0...i 3 ) 1 2 n 1 log n n 2 4 c i c 1 c 0 o 0 0 i i i i i 0 o = c 0 c 1 i 0 + c 0 c 1 i 1 + c 0 c 1 i 2 + c 0 c 1 i 3 38
45 =1011 (5+6=11) A B B 2 B B B = 2 n B A+B A B A B A < B A B A < B A B 2 n +A B 2 n +A B = 2 n +A (2 n B) = A+B A B A B A B A B = A (2 n B) = A + B 2 n 0 A + B 2 n A + B n n n n + 1 A B n + A B A 2 B 2 2 A B A B 2 n (A + B ) = 2 n (2 n A + 2 n B) = A + B 2 n A + B n n A B n A B A B = A + ( B) 2 B 2 B A + B 39
46 A,B A B A B = A + 2 n B 2 n = A + (2 n B) 2 n A B 0 A + (2 n B) 2 n A + (2 n B) n + 1 B 2 2 A < B A + (2 n B) < 2 n A B n n = = = 7 A B A + B < max( A, B ) 5.5 A B = A + ( B) A B
47 5.5: = 00, = 01, = 01, = (1) 0 (0) s c 0 s 0 = 0, 0 s 1 = 1, 1 s 0 = 1, 1 s 1 = 0 0 c 0 = 0, 0 c 1 = 0, 1 c 0 = 0, 1 c 1 = 1 a b s c a b s c 1 a = 0 b = 1 a = 1 b = 0 a = 0 ā = 1 a = 0 b = 1 ā b = 1 s = ā b + a b = a b c = a b 41
48 (Half Adder) c in c out a b c in s c out Full Adder a b c in s c out a = 1 b = 1 c in = = s c in 1 4 s = ā b c in + ā b c in + a b c in + a b c in = a b c in (5.1) c out = ā b c in + a b c in + a b c in + a b c in = a b + b c in + c in a (5.2) 5.4 Full Adder n 2 n c in 0 n
49 a b c in s a s c out b c in FA c out (a) 論 理 回 路 (b) ブロック 図 5.4: s 0 s 1 s n-1 s s s FA 0 FA 0 1 FA n-1 c c in c out c in c out c in c n out a b a b a b a 0 b 0 a 1 b 1 a n-1 b n-1 5.5: 2 n 43
50 s 0 s 1 s n-1 add/sub c in ADDER c out a 0 b 0 a 1 b 1 a n-1 b n-1 5.6: 2 n 1 XOR 5.6 ADDER 5.5 b XOR XOR b i add/sub add/sub 0 1 ADDER c in XOR b i b i ADDER 5.8 ALU ALU Arithmetic Logic Unit 4 ALU n n ALU 1 ctl 1 ctl ( (a) c in 5.8(b) \ n n 1 ALU SN74181 SN74 ALU
51 c in ctl 1 ctl 0 a b ctl 1 ctl 0 00 c in ctl 1 ctl 0 01 out s a b ALU s 10 a c in FA b c out s 11 c out multiplexer c out (a) 論 理 回 路 (b) ブロック 図 5.7: 1 ALU ctl 0 ctl 1 s 0 s 1 s n-1 c0 s c 0 s c 0 s c 1 ALU c 1 0 ALU c 1 1 ALU n-1 c in c out c in c out c in c out a b a b a b c n a b n n ctl 2 ALU n s a 0 b 0 a 1 b 1 a n-1 b n-1 c out (a) ALU 構 成 図 (b) ブロック 図 5.8: n ALU 45
52 n NOR 2 c n ALU 46
53 金 額 表 示 投 入 口 りんご オレンジ 取 出 口 6.1: 47
54 , b, b, 2 6 6, 2, 2 6.2: ( )
55 7 7.1 RS RS RS-FF(set reset flip flop): RS-FF 7.1 R S Q Q Q Q Q, Q Q R S Q R S Q Q Q Q n, Q n Q n R S Q n+1 Q n+1 X Q n Q n Q Q 7-2(RS-FF ) 7.1 RS-FF : RS 49
56 S R Q n Q n+1 comment x x = S R Q n Q n x 7.1: RS-FF RS-FF R = 1, S = 1 R S 0 RS = 0 RS-FF RS = RS-FF Q n+1 S R Q n Q n+1 Q n+1 = S RQ n + S R = S RQ n + S R + SR = S RQ n + S = RQ n + S SR = 0 Q n+1 RS-FF low T 7.2: 0 high 5 low high high low 50
57 T f f = 1/T Hz 1 1 1GHz 1 1 nsec RS- RS-FF ( ) RS-FF CLK S R Q n+1 0 any any Q n Q n X any (0,1) X RS-FF CLK 1 RS-FF CLK 0 1 CLK high CLK 1 S R 2 1 FF RS-FF RS-FF &/ : RS-FF low 51
58 7.2 FF FF SR-FF high ( ) high low FF 3 FF FF FF FF high low FF FF FF FF 4 setup time hold time 7.4 VHWXSWLPH &/. KROGWLPH 56 1F2I{)2 -L-î 7.4: setup time hold time FF FF FF 7.3 D-FF (Delayed flip flop) D-FF RS-FF R R = S 7.5 D-FF 3 (trigger)
59 ' 4 4 &/. 7.5: D-FF CLK D Q n+1 0 any Q n any (0,1) D-FF Q n+1 = D D-FF D-FF 7.6 D-FF &/. 4 4 ' 7.6: D-FF CLK D Q n+1 0,1, any Q n any (0,1) 53
60 CLK setup time hold time Q n+1 = D [ ] 7.7 (a) Q = 1, D = 0, CLK = 0 (b) CLK : 0 1 (c) (b) D CLK : 1 0, D : 0 (d) (b) high D 1 D : 0 1, CLK : 1 (e) (b) D 1 D : 0 1, CLK : 1 0 (f) (d) CLK : 1 0 FF (i)q = 1, D = 1, CLK = 0, (ii)q = 0, D = 0, CLK = 0, (iii)q = 0, D = 1, CLK = D-FF D-FF 7.8 FF 7.8 high low D-FF high RS-FF I 1 low 5 low high low 6 (Q, Q) Q n+1 = D (a) Q = 1, D = 0, CLK = 0 (b) high CLK : 0 1 (c) CLK : 1 0 (d) (c) D 1 D : (0,1) (1,0) 6 54
61 4 4 ' &/. 4 4 ' &/. 4 4 ' &/. 4 4 ' &/. 4 4 ' &/. 4 4 ' &/. D E F G H I 7.7: D-FF 55
62 ', tz t 4 4 &/., 7.8: D-FF FF (i)q = 1, D = 1, CLK = 0, (ii)q = 0, D = 0, CLK = 0, (iii)q = 0, D = 1, CLK = JK-FF JK-FF RS-FF R = 1, S = 1 FF JK-FF S, R J, K CLK J K Q n+1 0 any any Q n Q n Q n any (0,1) FF 7.10 (Q, Q) (G3, G4) CLK = 0, J = 1, K = 1, Q = 1, Q = 0 CLK 0 1 G4 1 G4 0 G3 ( Q 0 )1 Q 1 Q 0 G4 1 G3 0 Q 1 Q 0 G4 0 G Q
63 4 4 ' &/. tz t,, 4 4 ' &/. tz t,, 4 4 ' &/. tz t,, 4 4 ' &/. tz t,, D E F G 7.9: D-FF 57
64 - 4 &/ : JK-FF tz t &/., 7.11: JK-FF JK-FF JK-FF J K Q n Q n Q n+1 = J KQ n + J KQ n + J KQ n + JKQ n = ( J K + J K)Q n + (J K + JK)Q n = KQ n + JQ n 58
65 7.5 T-FF (Toggle FF) T-FF JK-FF J=K Q n+1 = T Q n + T Q n 7-8T-FF (i) (ii) (iii) 7.6 FF FF 7.12 FF IC SN74LS74 S CLK R Q Q D CLK Q Q (a) 同 期 式 SR-FF (b)d-ff J CLK K Q Q T CLK Q Q (C)JK-FF (d)t-ff 7.12: FF 59
66
67 f : X Z X Z [ I [ P µ' Á ] Q ««««%XÁ 8.1: 61
68 S = s 1, s 2,, s l X = x 1, x 2,, x m Z = z 1, z 2,, z n f : X S S g : X S Z M = (S, X, Z, f, g) [3] 3. FF FF 4. FF 5. [ ]
69 V V V V 8.2: 8.1: z x = 0 x = 1 x = 0 x = 1 s0 s0 s1 0 0 s1 s0 s2 0 0 s2 s0 s3 0 0 s3 s0 s (s0) 1 1 (s1) 1 2 (s2) 1 3 (s3) FF 1 FF 2 m FF 2 m n m log 2 n m FF 4 2 FF 63
70 I8 : µ'á )) )) &/. 8.3: 8.2: FF FF1 FF2 (Q1) (Q2) s0 0 0 s1 0 1 s2 1 0 s FF s i FF FF FF x 8.3: z x = 0 x = 1 (Q 1, Q 2 ) (Q 1, Q 2) (Q 1, Q 2) x = 0 x = 1 s0: (0, 0) (0, 0) (0, 1) 0 0 s1: (0, 1) (0, 0) (1, 0) 0 0 s2: (1, 0) (0, 0) (1, 1) 0 0 s3: (1, 1) (0, 0) (1, 1)
71 Q = f 1 Q + f 2 Q Q ( )FF Q ( )FF f 1, f 2 Q, Q f 1, f 2 FF 8.3 Q 1 Q Q 1 = x Q 1 Q 2 + xq 1 Q2 + xq 1 Q 2 = x(q 2 + Q 2 )Q 1 + xq 2 Q1 = xq 1 + xq 2 Q1 Q 2 = x Q 1 Q2 + xq 1 Q2 + xq 1 Q 2 = xq 1 Q 2 + x( Q 1 + Q 1 ) Q 2 = xq 1 Q 2 + x Q 2 FF1 f 1 = x, f 2 = xq 2 FF2 f 1 = xq 1, f 2 = x FF FF RS-FF Q = RQ + S, RS = 0, Q = f 1 Q + f 2 Q S = f(f 1, f 2, Q), R = g(f 1, f 2, Q) 1 Q = RQ+S Q = f 1 Q+f 2 Q R = f1, S = f 2 Q Q = f 1 Q + f 2 Q = f1 Q + f 2 Q + Q Q = (f1 + Q)Q + f 2 Q = f1 QQ + f 2 Q R = f 1 Q, S = f 2 Q RS = f 1 f 2 Q Q = 0 FF D-FF Q = D Q = f 1 Q + f 2 Q D = f 1 Q + f 2 Q JK-FF Q = KQ + J Q Q = f 1 Q + f 2 Q J = f 2, K = f 1 T-FF Q = T Q + T Q Q = f 1 Q + f 2 Q Q = T Q + T Q = T Q + Q T QQ QQ QQ = T Q QQ = T Q QQ + QQ = T Q + T Q = T ( Q + Q) = T Q T = f 1 Q + f 2 Q 1,p.113,,
72 8.4: FF FF RS-FF Q = RQ + S, RS = 0 Q = f 1 Q + f 2 Q R = f1 Q, S = f 2 Q D-FF Q = D Q = f 1 Q + f 2 Q D = f1 Q + f 2 Q JK-FF Q = KQ + J Q Q = f 1 Q + f 2 Q J = f2, K = f 1 T-FF Q = T Q + T Q Q = f 1 Q + f 2 Q T = f1 Q + f 2 Q ] [ &/. )) 4 6 &/. 4 5 )) 4 6 &/ : 8-1 T-FF FF1 f 1 = x, f 2 = xq 2 FF2 f 1 = xq 1, f 2 = x RS-FF R = f 1 Q, S = f 2 Q F F 1 : S 1 = xq 2 Q1, R 1 = xq 1 F F 2 : S 2 = x Q 2, R 2 = xq 1 Q 2 z = xq 1 Q D-FF JK-FF
73 &/. ; = 8.5: 8-4T-FF CLK, x, z, S 1, R 1, Q 1, S 2, R 2, Q x = Q 1, Q 2 Q 0 FF X 0 FF 1. FF FF FF 2. FF R 1 = 0, S 1 = 0 Q 1 0 Q x 1 S 2 = x Q 2 S 2 = 1 2 timing chart 3 67
74 LQSXW FORFN ' 4 &. 4 [ 8.6: FF 10nsec 5nsec FF Q 20nsec 20nsec Q X 8.6 D-FF FF D-FF Q 20nsec 8.5 x R S 20nsec 1 100nsec 20nsec R S 10nsec R S 5nsec Q 0 FF FF max(hold time, Q ) + set up time α = 30 + α nsec α SN74LS74A D-FF (Texas Instruments FF symlink/sn74ls74a.pdf SN74LS74A IC 68
75 8.5: SN74LS74 set up time hold time 20 nsec 5 nsec tplh from clk to Q 13 nsec tplh 0 1 tphl from clk to Q 25 nsec tphl
76
77 9 9.1 T 6.2 CLK T-FF Q 1, Q 2, Q 3 CLK 9.1 Q 1, Q 2, Q ,1,2,...,7,0,... FF FF n 0 2 n 1 &/. 7 4 & & &. 4 )) )) )) 9.1: T-FF FF 9.1: CLK Q Q Q D-FF 9-2 JK-FF 9-3 RS-FF 9.2 FF 9.3 n FF 71
78 &/ : 9.1 P PP P &/ Šq 9.3: FF n CLK FF FF Q 1 Q Q 1 Q JK-FF 9.4 n n n 1 n + 1 JK-FF 1 72
79 &/. -& & & )) )) )) «-& ))Q 9.4: n JK-FF and FF FF FF FF FF and and 9.3 N N N N FF m log 2 N m 6 0,1,2,...,5,0,... 1 JK-FF FF : 6 s i : (Q 3, Q 2, Q 1 ) s i : (Q 3, Q 2, Q 1) s 0 : (0, 0, 0) s 1 : (0, 0, 1) s 1 : (0, 0, 1) s 2 : (0, 1, 0) s 2 : (0, 1, 0) s 3 : (0, 1, 1) s 3 : (0, 1, 1) s 4 : (1, 0, 0) s 4 : (1, 0, 0) s 5 : (1, 0, 1) s 5 : (1, 0, 1) s 0 : (0, 0, 0) 9.2 Q 1 = Q 1 Q2 Q3 + Q 1 Q 2 Q3 + Q 1 Q2 Q 3 = Q 1 Q3 + Q 1 Q2 = Q 1 ( Q 3 + Q 2 ) = Q 1 = 0 Q 1 + Q 1 Q 2 = Q 1 Q3 Q 2 + Q 1 Q3 Q2 1 5,4,3,2,1,0,... 73
80 &/. -& & & )) )) )) 9.5: 6 Q 3 = Q 1 Q2 Q 3 + Q 1 Q 2 Q3 9.2 Q 2 Q 3 1 Q 2 + Q 3 = 1 Q 1 JK-FF J = f 2, K = f 1 J 1 = 1, K 1 = 1 J 2 = Q 1 Q3, K 2 = Q 1 Q3 = Q 1 + Q 3 J 3 = Q 1 Q 2, K 3 = Q 1 Q2 = Q 1 + Q = FF 1)10 2)60 3)7 segment LED 7 (led1 led7) segment LED ( l1 led1 l1 = 1 led1 l1 = 0 ) In In0, In1, In2, In3 l1 74
81 OHG OHG OHG OHG OHG OHG OHG,QOHGOHGOHGOHGOHGOHGOHG 9.6: 7 LED 75
82
83 D-FF D-FF 10.2 A 0 A n B 0 B n $ $ $ $Q &/. ' 4 &. ' 4 &. ' 4 &. «' 4 &. % % % %Q 10.1: CLK A 0 -A n A B C B 0 -B n A B 10.2: 10-1 JK-FF 6.1 (5M) CK D-FF D-FF 77
84 r ƒi r ƒœ t % % % %Q )) )) )) ))Q ' 4 ' 4 ' 4 «' 4 &. &. &. &. 10.3: &/. r ƒi % % % 10.4: 10.4 FF 10-2JK-FF (5M) 10.5 R/L = 1 R/L = (10M) 10.3 r ƒœ t 5/ r ƒi % % % % ' 4 ' 4 ' 4 ' 4 &. &. &. &. )) )) )) )) Àr ƒi 10.5: 78
85 [ ] 1 7 segment LED 16 LED 10-4LED , A F A F 10.6 (10M) 10.6: A F led 8 ( x ) x FF s 0 s 1 g (s 1 = 0) x 1 (g = 1) s 1 = 1 x = 1 g =
86 [ &/. ' 4 4 &. J 10.7: Q g Q x = 0 x = 1 x = 0 x = 1 s 0 : s 1 : x Q = xq + x Q = x g = x Q D-FF 10.7 (x) &/. ' 4 4 &. [ 10.8: 7 segment LED (20M) 80
87 9 îîîîî 9 LLL 5( LLL J 10.9: 9 îîî 9 $ 5( LLL $ % % % % LLL LLL /('ŸG Á /('ŸG Á 9 ' 4 4 &. [ ' 4 4 &. J &/ : 81
88
89 Clear segment LED x 0,..., x 9, x a,..., x f 4 (z 3,...,z 0 ) (F )
90 H I FOU «HQFRGHU FRQWURO ] ] ] ] ) UHJ FOU UHJ FOU J FO DOXF J FO GLVS GLVS /(' /(' 11.1: 9 &/. ' 4 4 &. [ 11.2: 11.1 z 0 = x 1 + x x f z 1 = x 2 + x x f z 2 = x 4 + x x f z 3 = x 8 + x x f F = x 0 + x x f F 11.3 FF 11.3 F
91 11.1: x 0 x 1 x 2... x f z 3 z 2 z 1 z 0 F H I «] ] ] ] ) HQFRGHU ] ] ] ] ) UHJ h õüo"î 1M s tz.v~ƒonî 11.3: BCD (Binary Coded Decimal)
92 KM ' ' ' ' ' ] ] ] ] ««UHJ ««' ' ' ' ' ' ' ' ' ï- À 1+û,1 >.'-N ) 11.4: ( ) ( ) clr ( ) 86
93 clr ( ) - a + b + c +... a + b = clr ( ) 3 clr s 0, s 1, s 2, s 3, s (ϕ ) opff ḡ 1, ḡ 2 : ḡ 3 : opff 3 87
94 11.2: (action) clr clr s 0 s 1 s 0 s 0 s 0 s 0 s 0 (1) ϕ ϕ ϕ ϕ s 1 s 1 s 2 s 2 s 4 s 0 s 1 (1) (3) (4) (5) (2) s 2 s 3 s 2 s 2 s 4 s 0 s 2 (1) (6) (7) (10) (2) s 3 s 3 s 2 s 2 s 4 s 0 s 3 (1) (8) (9) (10) (2) s 4 s 1 s 2 s 2 s 4 s 0 s 4 (11) (6) (7) ϕ (2) (1) ḡ 1 = 0 (2) cl 1 = 0, cl 2 = 0 (3) opc = 0, aluc = 0, cl 1 = 0, ḡ 2 = 0, ḡ 3 = 0 (4) opc = 1, aluc = 0, cl 1 = 0, ḡ 2 = 0, ḡ 3 = 0 (5) aluc = 0, cl 1 = 0, ḡ 2 = 0 (6) opc = 0, ḡ 3 = 0 (7) opc = 1, ḡ 3 = 0 (8) opc = 0, aluc = opff, cl 1 = 0, ḡ 2 = 0, ḡ 3 = 0 (9) opc = 1, aluc = opff, cl 1 = 0, ḡ 2 = 0, ḡ 3 = 0 (10) aluc = opff, cl 1 = 0, ḡ 2 = 0 (10) aluc = opff, cl 1 = 0, ḡ 2 = 0 (11) ḡ 1 = 0, cl 2 = : Q 3, Q 2, Q 1 F p m e c n s 0 :000 s 1 :100 s 0 :000 s 0 :000 s 0 :000 s 0 :000 s 0 :000 s 1 :100 s 1 :100 s 2 :101 s 2 :101 s 4 :111 s 0 :000 s 1 :100 s 2 :101 s 3 :110 s 2 :101 s 2 :101 s 4 :111 s 0 :000 s 2 :101 s 3 :110 s 3 :110 s 2 :101 s 2 :101 s 4 :111 s 0 :000 s 3 :110 s 4 :111 s 1 :100 s 2 :101 s 2 :101 s 4 :111 s 0 :000 s 4 :111 F p m e c cl 2 g 1 o a cl 1 g 2 g 3 o a cl 1 g 2 g 3 a cl 1 g 2 cl 1 cl f f f f
95 cl 1, cl 2 : opc : opff aluc : alu (aluc = 1 aluc = 0 ) FF 2 FF 3 clr F, p, m, e, c, n opc, aluc o, a f opff Q 11.3 (F, p, m, e, c, n) Q 1 = Q 3 (p + m + e) + Q 3 Q 1 n Q 2 = Q 3 ( Q 2 Q 1 + Q 2 Q1 )F + Q 3 e + Q 3 Q 2 n Q 3 = F + Q 3 (p + m + e + n) g 1 = F g 2 = Q 3 Q1 (p + m) + Q 3 Q 1 Q 2 e g 3 = Q 3 (p + m) opc = Q 3 m aluc = Q 3 Q 2 Q1 f(p + m + e) + Q 3 Q 2 Q 1 fe cl 1 = Q 1 c + Q 3 Q1 (p + m) + Q 3 Q 1 Q 2 e cl 2 = Q 1 c + Q 1 Q 2 Q 3 F 1.1 g 1, g 2, g 3, cl 1, cl control D-FF n n = p + m + e + c 89
96 11-3 cl 1, cl 2 D-FF FF segment LED 8 32 disp1 disp2 4 low low 5 90
97 S P H F ) Q ) )) ' 4 4 &. 4 4 )) ' 4 4 &. 4 4 )) ' 4 4 &. 4 ' 4 4 &. ' 4 4 &. J J FO FO FON RSII RSF ' 4 J &. 4 I DOXF 11.5:
98
99 A A.1 p n A.1 A.1: A.2 0.6V Vz 1 v = V 0 sin(ωt) A.3 R A.4 v R 0 電 圧 が 変 え られる + - A V I 0.6V V I 電 圧 が 変 え られる - + A V Vz V A.2: 1 A.2 R V V/R Vz 93
100 D v ~ R V V t A.3: A.4: R A.3 R A.2 2 p n 2 n p A.5 1mm pnp npn B C B C n p n p n p E pnp 形 トランジスタ E npn 形 トランジスタ A.5: A.6: A.6 C B E A.7 npn 2 A.7: A.7 n p n 2 pnp 94
101 3 α 1 α α I B = (1 α)i E, I C = αi E I E I B I C α 1 α (i c = βi b β ) 5 A.8 V CE I C A 2 V BE I B A 1 V CE A.8: V BE I B A 1 A.9 A.2 V CE A 2 I C I C I B I B7 I B6 I B5 I B4 I B3 I B 大 V BE I B2 I B1 V BES V CE A.9: A.10: I B
102 I C V i R i V BE V CE R C V CC Q S P I B7 I B6 I B5 I B4 I B3 I B2 I B1 I B 大 V CES V CC V CE A.11: A.12: V BE I C A.10 V CE I C I B1 I B7 I B1 = 20µA, I B2 = 40µA, I B3 = 60µA,... A.11 A.10 V CC R C V CE V CE = V CC R C I C V CE 0 I C I C = V CC /R C I C 0 V CE = V CC 2 (V CE = 0, I C = V CC /R C ) (V CE = V CC, I C = 0) A.10 A.12 I B1 S V CE I C Q V CE V CE V CES I B = (V i V BE )/R i V i 6 V i 0V 5V (V CE, I C ) A.12 P Q V i 5V Q I b R i V CC = 5V V i V CE V i 0V 5V V CE 5V V CES V CES = 0 6 µa R i R i 96
103 A.13: MOSFET G G S (a) n-channel MOS D S D (b) p-channel MOS A.14: MOSFET A.3 (MOSFET) MOSFET Metal-Oxide-Semiconductor Field Effect Transister MOS- FET A.13 7 (source) (gate) (drain) n p n p n 8 n MOSFET n MOS A.14(a) A.15 MOSFET A.13 p n p MOSFET p MOSFET 0V p MOSFET A.14(b) p n 7 A.13 A
104 V Vo Vi A.15: MOSFET A.16: MOSFET A.17: CMOSFET A.16 0V/5V FET A.15 MOSFET n 0V A.17(a) p n MOSFET (b) 5V 0V V CC CMOS(Complementary MOS MOS) A.4 TTL A.4.1 TTL Transistor Transistor Logic NAND NOR NOT IC 2 NAND A.18 98
105 T1 T4 T2 T3 A.18: NAND IC T1 T2 Vcc 0, 0 Vcc T3 T4 T1 0V pn T1 T1 T1 T2 T2 A.11 A.12 T1 Vces 0V T2 T2 (Vc2) 0V T3 T4 V 0 T1 Vcc T1 T2 T2 T2 R3 T3 T3 T2 T3 (Vbes) T2 Vces T4 T4 T3 Vces Vd T4 V 0 0V NAND 9 T1 T4 99
106 A.4.2 0V 0.8V 2.0V 5V 0V 0.4V 2.4V 5V A.4.3 A a 1 EXOR 3 AND A.18 T3 T3 T3 T3 T3 Vce T3 1.6mA T3 n T 3 1.6mA 1.6n ma n Vce 0.4V 10 ma Vce 0.4V TTL 16mA mA 1 ma 1.6mA 16mA T3 T4 TTL T4 400 A 40 A 10 1 T mA 10 r o 1.6n r i mv 100
107 A.5 CMOS CMOS A.3 CMOS A.3 CMOS 0V 1.5V 3.5V 5V 0V 0.05V 4.95V 5V TTL TTL CMOS TTL CMOS TTL CMOS TTL CMOS CMOS TTL CMOS 101
108 New Text 9 102
109 10, 3 16, , 21 2, 3 2, 7 2, 7 2, 6 ALU, 44 ASCII, 9 BiCMOS, 23 CMOS, 98 CMOS, 23 D, 52, 52, 52, 65 hold time, 52 JIS X 0201, 9 JIS X 0208, 9 JK, 56, 56, 58, 65 LSB, 4 MOSFET, 97 MSB, 4 npn, 94 N, 73 pnp, 94 RS, 49, 50, 50, 65 setup time, 52 SR, 49 TTL, 99 TTL, 23 T, 59, 59, 65 unicode, 10, 1, 1, 99, 47, 52 D-FF, 53, 24, 94, 33, 64, 89, 40, 3, 39, 41,
110 , 18, 3, 14, 49, 33, 22, 50, 67, 18, 97, 14, 39, 42, 14, 24, 94, 96, 15, 15, 100, 44, 47 JIS, 9, 77, 77, 17, 51, 51, 48, 48, 23, 61, 62, 47, 87, 48 FF, 63, 89, 16, 13, 9, 9, 30, 16, 52, 38, 42, 30, 78 MOS, 98, 97, 93, 67, 84, 50, 50, 79, 97, 78, 37, 1, 1, 97, 83, 86, 71, 93, 14, 24, 80 RS, 51, 72, 50, 50, 24,
111 , 24, 96, 95, 97, 22, 14, 47, 47, 50, 65, 23, 12, 4, 42, 4, 12, 25, 100, 100, 12, 96, 6, 6, 35, 49, 30, 14, 22, 12, 71, 42, 77, 52, 11, 90, 11, 12, 26, 12, 11, 11, 12, 26, 12, 27, 16, 18, 24, 94, 96, 14, 96, 52 D-FF, 55, 99,
A-GAGE High - Resolution MINI ARRAY Instruction Manual Printed in Japan J20005M
A-GAGE High - Resolution MINI ARRAY Instruction Manual E-mail : [email protected] http://www.bannerengineering.com Printed in Japan J20005M4 page 2 page 3 page 4 page 5 page 6 page 7 page 8
2014.3.10 @stu.hirosaki-u.ac.jp 1 1 1.1 2 3 ( 1) x ( ) 0 1 ( 2)NOT 0 NOT 1 1 NOT 0 ( 3)AND 1 AND 1 3 AND 0 ( 4)OR 0 OR 0 3 OR 1 0 1 x NOT x x AND x x OR x + 1 1 0 x x 1 x 0 x 0 x 1 1.2 n ( ) 1 ( ) n x
MOSFET 6-2 CMOS 6-2 TTL Transistor Transistor Logic ECL Emitter Coupled Logic I2L Integrated
1 -- 7 6 2011 11 1 6-1 MOSFET 6-2 CMOS 6-2 TTL Transistor Transistor Logic ECL Emitter Coupled Logic I2L Integrated Injection Logic 6-3 CMOS CMOS NAND NOR CMOS 6-4 6-5 6-1 6-2 CMOS 6-3 6-4 6-5 c 2011 1/(33)
I ASCII ( ) NUL 16 DLE SP P p 1 SOH 17 DC1! 1 A Q a q STX 2 18 DC2 " 2 B R b
I 4 003 4 30 1 ASCII ( ) 0 17 0 NUL 16 DLE SP 0 @ P 3 48 64 80 96 11 p 1 SOH 17 DC1! 1 A Q a 33 49 65 81 97 113 q STX 18 DC " B R b 34 50 66 8 98 114 r 3 ETX 19 DC3 # 3 C S c 35 51 67 83 99 115 s 4 EOT
II ( ) prog8-1.c s1542h017%./prog8-1 1 => 35 Hiroshi 2 => 23 Koji 3 => 67 Satoshi 4 => 87 Junko 5 => 64 Ichiro 6 => 89 Mari 7 => 73 D
II 8 2003 11 12 1 6 ( ) prog8-1.c s1542h017%./prog8-1 1 => 35 Hiroshi 2 => 23 Koji 3 => 67 Satoshi 4 => 87 Junko 5 => 64 Ichiro 6 => 89 Mari 7 => 73 Daisuke 8 =>. 73 Daisuke 35 Hiroshi 64 Ichiro 87 Junko
10
2: http://www7.bpe.es.osaka-u.ac.jp/~kota/classes/jse.html [email protected] 10 : 0 1 2 n 2 n 0 1 1 0 1 0 0 1 (2) = 105 1 = 8 1 2 8 = 256 0 9 105 i 106 j 256 2 1 #include int main(void)
1 1 2 2 2-1 2 2-2 4 2-3 11 2-4 12 2-5 14 3 16 3-1 16 3-2 18 3-3 22 4 35 4-1 VHDL 35 4-2 VHDL 37 4-3 VHDL 37 4-3-1 37 4-3-2 42 i
1030195 15 2 10 1 1 2 2 2-1 2 2-2 4 2-3 11 2-4 12 2-5 14 3 16 3-1 16 3-2 18 3-3 22 4 35 4-1 VHDL 35 4-2 VHDL 37 4-3 VHDL 37 4-3-1 37 4-3-2 42 i 4-3-3 47 5 52 53 54 55 ii 1 VHDL IC VHDL 5 2 3 IC 4 5 1 2
データロジックスキャニング株式会社
QuickScan L Bar Code Scanner 7-13-5 DK 2 QuickScanL ...5...5 RS232...5...6 USB...6...7 LED...7...8...8...8...9...9...10...10 ID... 11 Prefix/Suffix... 11 Global Prefix/Suffix...12 RS-232...13...13...14...14...14...15...15...16...17
TOS7200 CD-ROM DUT PC 1.0X p.15 NEMA Vac/10 A [85-AA-0003] m : CEE7/7 : 250Vac/10 A [85-AA-0005] : GB1002 : 250Vac/10A [ ] 2016
![TOS7200 CD-ROM DUT PC 1.0X p.15 NEMA Vac/10 A [85-AA-0003] m : CEE7/7 : 250Vac/10 A [85-AA-0005] : GB1002 : 250Vac/10A [ ] 2016](/thumbs/93/112128441.jpg "TOS7200 CD-ROM DUT PC 1.0X p.15 NEMA Vac/10 A [85-AA-0003] m : CEE7/7 : 250Vac/10 A [85-AA-0005] : GB1002 : 250Vac/10A [ ] 2016")
No. IB028901 Nov. 2016 1. 11 TOS7200 2. 14 3. 19 4. 23 5. 39 6. 49 7. 51 TOS7200 CD-ROM DUT PC 1.0X p.15 NEMA5-15 125 Vac/10 A [85-AA-0003] 1 2.5 m : CEE7/7 : 250Vac/10 A [85-AA-0005] : GB1002 : 250Vac/10A
基礎情報処理 I (文字型)
プログラミング 1 ( 文字型 ) program character1; a,b,c: char; writeln('1 文字づつ3 文字入力してください :'); readln(a); readln(b); readln(c); write(a); write(b); write(c); writeln; a,b,c:char; a:='a'; b:='b'; c:='c'; write(a);
文字コードとその実装
1 2001 11 3 1 2 2 2 2.1 ISO/IEC 646 IRV US-ASCII................................. 2 2.2 ISO/IEC 8859 JIS X 0201..................................... 4 2.3 ISO/IEC 2022............................... 6
? FPGA FPGA FPGA : : : ? ( ) (FFT) ( ) (Localization) ? : 0. 1 2 3 0. 4 5 6 7 3 8 6 1 5 4 9 2 0. 0 5 6 0 8 8 ( ) ? : LU Ax = b LU : Ax = 211 410 221 x 1 x 2 x 3 = 1 0 0 21 1 2 1 0 0 1 2 x = LUx = b 1 31
ＭＳ240 JISⅡ半角カナ文字データを含むカード読み取り設定例
MS240 磁気ストライプストライプカードリーカードリーダ JISⅡ 半角カナカナ文字文字データデータを含むカードカード読み取り設定例 ユニテック ジャパン株式会社 Ver1.0 目次 1. JIS-II 半角カタカナをデータに含む磁気カードについて...3 1.1. JIS-II カード規格とは...3 1.2. 半角カタカナデータを含む JIS-II コードの仕組み...3 1.3 半角カタカナデータを含む
DS-3300 プログラミングマニュアル 設定項目 ページ 初期値設定マップ 1-2 ファームウェアバージョン情報 2 システム設定 3 読取機能設定 4 インターフェース設定 5 バーコード規格別読取設定 6-7 チェックデジット設定 8 読取桁数設定 9 キャラクタ付加設定 10 数字バーコード
DS-3300 プログラミングマニュアル 設定項目 ページ 初期値設定マップ 1-2 ファームウェアバージョン情報 2 システム設定 3 読取機能設定 4 インターフェース設定 5 バーコード規格別読取設定 6-7 チェックデジット設定 8 読取桁数設定 9 キャラクタ付加設定 10 数字バーコード 11 シンボルテーブル 12 アスキーテーブル 13 ファンクションキーテーブル 14 フルアスキーテーブル
型番 USB :F830-U RS232C:F830-R 組込み式 2 次元コードリーダー F830 詳細設定マニュアル Ver1.0 1
型番 USB :F830-U RS232C:F830-R 組込み式 2 次元コードリーダー F830 詳細設定マニュアル Ver1.0 1 改定履歴 Ver 発行日改定履歴 1.0 2019/05/14 初版発行 FW:D_HEM_V1.69_Tjp_H03_D4_CG8_LLJ1_BL14_M0A 2 目次 1. 同梱品とトリガーボタンの説明... 5 1.1 同梱品... 5 1.2 トリガーボタン...
HITACHI 液晶プロジェクター CP-EX301NJ/CP-EW301NJ 取扱説明書 -詳細版- 【技術情報編】 日本語
A B C D E F G H I 1 3 5 7 9 11 13 15 17 19 2 4 6 8 10 12 14 16 18 K L J Y CB/PB CR/PR COMPONENT VIDEO OUT RS-232C RS-232C RS-232C Cable (cross) LAN cable (CAT-5 or greater) LAN LAN LAN LAN RS-232C BE
HITACHI 液晶プロジェクター CP-AX3505J/CP-AW3005J 取扱説明書 -詳細版- 【技術情報編】
B A C E D 1 3 5 7 9 11 13 15 17 19 2 4 6 8 10 12 14 16 18 H G I F J M N L K Y CB/PB CR/PR COMPONENT VIDEO OUT RS-232C LAN RS-232C LAN LAN BE EF 03 06 00 2A D3 01 00 00 60 00 00 BE EF 03 06 00 BA D2 01
取扱説明書 -詳細版- 液晶プロジェクター CP-AW3019WNJ
B A C D E F K I M L J H G N O Q P Y CB/PB CR/PR COMPONENT VIDEO OUT RS-232C LAN RS-232C LAN LAN BE EF 03 06 00 2A D3 01 00 00 60 00 00 BE EF 03 06 00 BA D2 01 00 00 60 01 00 BE EF 03 06 00 19 D3 02 00
VHDL
VHDL 1030192 15 2 10 1 1 2 2 2.1 2 2.2 5 2.3 11 2.3.1 12 2.3.2 12 2.4 12 2.4.1 12 2.4.2 13 2.5 13 2.5.1 13 2.5.2 14 2.6 15 2.6.1 15 2.6.2 16 3 IC 17 3.1 IC 17 3.2 T T L 17 3.3 C M O S 20 3.4 21 i 3.5 21
H02_ROM_ indd
CD E CD 16 1 Nul 00 2 Bel 07 3 BS 08 4 HT 09 5 LF 0A 6 VT 0B 7 FF 0C 8 CR 0D 9 1 DC1 11 10 3 DC3 13 11 CAN 18 12 SP 20 13 ESC 1 n 1 n 2 1B 25 31 n 1 n 2 14 ESC 2 n 1 n 2 1B 25 32 n 1 n 2 15 ESC 3 n 1 n
PR300 電力モニタ 通信インタフェース (RS-485通信，Ethernet通信)
User s Manual 1 2 3 1 2 3 Ethernet 1 2 3 4 Ethernet (ST-NO) (PCLK1) (PCLK2) (COMM) (M ASC) (M RTU) (M TCP) (RS-485) (B-RT) (PR201) (NONE) (PRI) (EVEN) (ODD) (STP) (DLN) (RS-485) (Ethernet) (IP-1)
0630-j.ppt
5 part II 2008630 6/30/2008 1 SR (latch) 1(2 22, ( SR S SR 1 SR SR,0, 6/30/2008 2 1 T 6/30/2008 3 (a)(x,y) (1,1) (0,0) X Y XOR S (S,R)(0,1) (0,0) (0,1) (b) AND (a) R YX XOR AND (S,R)(1,1) (c) (b) (c) 6/30/2008
devicemondai
c 2019 i 3 (1) q V I T ε 0 k h c n p (2) T 300 K (3) A ii c 2019 i 1 1 2 13 3 30 4 53 5 78 6 89 7 101 8 112 9 116 A 131 B 132 c 2019 1 1 300 K 1.1 1.5 V 1.1 qv = 1.60 10 19 C 1.5 V = 2.4 10 19 J (1.1)
untitled
: SOU1AP2011003 2011/12/25 & Copyright 2010, Toshiba Corporation. : SOU1AP2011003 1. 2.CMOS 3.CMOS 4.CMOS 5.CMOS 6. 2 : SOU1AP2011003 3 : SOU1AP2011003 NAND,OR,, IC 1A 1 1B 2 14 13 V CC 4B 1Y 2A 2B 3 4
フリップフロップ
第 3 章フリップ フロップ 大阪大学大学院情報科学研究科 今井正治 [email protected] http://www-ise1.ist.osaka-u.ac.jp/~imai/ 2005/10/17 2006, Masaharu Imai 1 講義内容 フリップ フロップの基本原理 RS フリップ フロップ D ラッチ D フリップ フロップ JK フリップ フロップ T フリップ
<91E63589F161>
ハードウェア実験 組み込みシステム入門第 5 回 2010 年 10 月 21 日 順序論理回路の実験 前回予告した今回の内容 次回も IC トレーナを使って 順序論理回路についての実験を行います 内部に 状態 を持つ場合の動作記述について 理解します 個々の IC を接続し SW 入力と LED の点灯表示とで論理回路としての動作を検証します それぞれの IC( 回路素子 ) ごとに真理値表を作成します
(4.15a) Hurwitz (4.15a) {a j } (s ) {a j } n n Hurwitz a n 1 a n 3 a n 5 a n a n 2 a n 4 a n 1 a n 3 H = a n a n 2. (4.16)..... a Hurwitz H i H i i H
6 ( ) 218 1 28 4.2.6 4.1 u(t) w(t) K w(t) = Ku(t τ) (4.1) τ Ξ(iω) = exp[ α(ω) iβ(ω)] (4.11) (4.1) exp[ α(ω) iβ(ω)] = K exp( iωτ) (4.12) α(ω) = ln(k), β(ω) = ωτ (4.13) dϕ/dω f T 4.3 ( ) OP-amp Nyquist Hurwitz
sm1ck.eps
DATA SHEET DS0 0 ASSP, IC,,,,, (VS =. V.%) (VCC = 0. V ) (VR =. V.%) ( ) DIP, SIP, SOP, (DIP-P-M0) (SIP-P-M0) (FPT-P-M0) (FRONT VIEW) (TOP VIEW) C T C T V S V REF V CC V CC V REF V S (DIP-P-M0) (FPT-P-M0)
1990 IMO 1990/1/15 1:00-4:00 1 N N N 1, N 1 N 2, N 2 N 3 N 3 2 x x + 52 = 3 x x , A, B, C 3,, A B, C 2,,,, 7, A, B, C
0 9 (1990 1999 ) 10 (2000 ) 1900 1994 1995 1999 2 SAT ACT 1 1990 IMO 1990/1/15 1:00-4:00 1 N 1990 9 N N 1, N 1 N 2, N 2 N 3 N 3 2 x 2 + 25x + 52 = 3 x 2 + 25x + 80 3 2, 3 0 4 A, B, C 3,, A B, C 2,,,, 7,
( )!?
(2) Copyright 2006 Kota Abe ( )!? : This is a pen. 84 104 105 83 (, encode) ( ) 84 104 105 83 This is a pen. (, decode) Do you know Tom Riddle? Yes!! ASCII American Standard Code for Information Interchange
HW-Slides-05.ppt
ハードウェア実験 組み込みシステム入門第 5 回 2012 年 10 月 18 日 順序論理回路の実験 このスライドの ゲートの動作記述の部分は 藤井先生のスライドから多くをいただいています 藤井先生に慎んでお礼申し上げます 2 今日の内容! 以下の論理回路を動作させる 1. D フリップフロップ回路 2. 4 進カウンタ回路 ( 同期式 ) 3. 10 進カウンタ回路! シフトレジスタを作成して
TCR-10(PC)
8CN( 6 ) 0 (Am9A) 6 ( 80 ) 7MHz( )LS-TTL SRCGATEFF BCD 0k (SRCGATE) EXO-(kinseki) 4MHz( ) 8CN( 6 ) LS-TTL 0k (DI07) VIH V (Min.) VIL 0.8V (Max.) IIH 0A (Max.) at VI =.7V IIL -0.mA (Max.) at VI = 0.4V VOH.4V
/* sansu1.c */ #include <stdio.h> main() { int a, b, c; /* a, b, c */ a = 200; b = 1300; /* a 200 */ /* b 200 */ c = a + b; /* a b c */ }
C 2: A Pedestrian Approach to the C Programming Language 2 2-1 2.1........................... 2-1 2.1.1.............................. 2-1 2.1.2......... 2-4 2.1.3..................................... 2-6
untitled
COPAL ELECTRONICS 32 (DP) DP INC 2 3 3 RH RL RWB 32 C S U/D INC U/D CS 2 2 DP7114 32 SOIC CMOS 2.5 V - 6.0 V / 10 kω 50 kω 100 kω TSSOP MSOP /BFR INC / U/D RH RoHS GND RWB RL CS VCC 2017 6 15 1 : R = 2
AD8212: 高電圧の電流シャント・モニタ
7 V typ 7 0 V MSOP : 40 V+ V SENSE DC/DC BIAS CIRCUIT CURRENT COMPENSATION I OUT COM BIAS ALPHA 094-00 V PNP 0 7 V typ PNP PNP REV. A REVISION 007 Analog Devices, Inc. All rights reserved. 0-9 -- 0 40
日立液晶プロジェクター CP-AW2519NJ 取扱説明書- 詳細版-
PAGE UP DOWN D- ESC ENTER 1 1 2 2 3 COMPUTER IN1 USB TYPE A DC5V 0.5A USB TYPE B HDMI COMPUTER IN2 LAN CONTROL MONITOR OUT MIC AUDIO IN1 AUDIO IN3 AUDIO OUT R R L L S-VIDEO AUDIO IN2 VIDEO PAGE UP DOWN
51505agj.PDF
Type No. 2002 7 3 ******** 1.... 2 2.... 3 3.... 7 4. I/O... 9 5.... 11 6.... 12 7.... 16 8.... 16 9.... 16 10.... 17 11.... 18 CORPORATION Page 1/18 1. min. -20max. 70 min. -20max. 70 20 2 5 8 1 83.0
熊本県数学問題正解
00 y O x Typed by L A TEX ε ( ) (00 ) 5 4 4 ( ) http://www.ocn.ne.jp/ oboetene/plan/. ( ) (009 ) ( ).. http://www.ocn.ne.jp/ oboetene/plan/eng.html 8 i i..................................... ( )0... (
(2 Linux Mozilla [ ] [ ] [ ] [ ] URL 2 qkc, nkc ~/.cshrc (emacs 2 set path=($path /usr/meiji/pub/linux/bin tcsh b
![(2 Linux Mozilla [ ] [ ] [ ] [ ] URL 2 qkc, nkc ~/.cshrc (emacs 2 set path=($path /usr/meiji/pub/linux/bin tcsh b](/thumbs/92/108952818.jpg "(2 Linux Mozilla [ ] [ ] [ ] [ ] URL 2 qkc, nkc ~/.cshrc (emacs 2 set path=($path /usr/meiji/pub/linux/bin tcsh b")
II 5 (1 2005 5 26 http://www.math.meiji.ac.jp/~mk/syori2-2005/ UNIX (Linux Linux 1 : 2005 http://www.math.meiji.ac.jp/~mk/syori2-2005/jouhousyori2-2005-00/node2. html ( (Linux 1 2 ( ( http://www.meiji.ac.jp/mind/tool/internet-license/
(Making the electronic circuit with use of micro-processor)
(Making the electronic circuit with use of micro-processor) 1055083 1 1 2 3 4 2L T = Vs T = 1 34000 2 = 58.824 5 4069 9V R1 1k Q1 NPN R2 1k
c 2009 i
I 2009 c 2009 i 0 1 0.0................................... 1 0.1.............................. 3 0.2.............................. 5 1 7 1.1................................. 7 1.2..............................
DAC121S101/DAC121S101Q 12-Bit Micro Power, RRO Digital-to-Analog Converter (jp)
DAC121S101 DAC121S101/DAC121S101Q 12-Bit Micro Power, RRO Digital-to-Analog Converter Literature Number: JAJSA89 DAC121S101 12 D/A DAC121S101 12 D/A (DAC) 2.7V 5.5V 3.6V 177 A 30MHz 3 SPI TM QSPI MICROWIRE
Barcode Setup Manual
2016/04/Ver 1.2 目 次 セットアップ フローチャート... 4 PS800Z 初 期 設 定... 5 Part I システム 情 報... 6 ファームウェアバージョン... 6 Part II キーボードウェッジパラメーター... 7 2.1 ターミナルタイプ... 7 2.2 言 語 選 択... 7 2.3 ファンクションキー エミュレーション... 8 2.4 ALT モード...
P0001-P0003-›ºflÅŠpB5.qxd
Series ll in One! EXH SUP 40up 84kPa 240 5.5mm400g / 2 Z ZX ZR ZQ ZH ZU ZL ZY ZF ZP ZCUK MJ MV EP HEP 985 05 07 0 3 5 0.5mm 0.7mm.0mm.3mm.5mm J K B P3 P5 Q3 Q5 N.C. N.C. N.O. N.O. M30.5 M50.8 M30.5 M50.8
7 27 7.1........................................ 27 7.2.......................................... 28 1 ( a 3 = 3 = 3 a a > 0(a a a a < 0(a a a -1 1 6
26 11 5 1 ( 2 2 2 3 5 3.1...................................... 5 3.2....................................... 5 3.3....................................... 6 3.4....................................... 7
RS 175
RS 175 Digital Wireless Headphone System ... 2 RS 175... 4... 5... 6 HDR 175... 6 TR 175... 7... 8 RS 175... 11...11...12 AC...16...17...18...19 RS 175... 20...20...21...21 /...21 /...22 Dynamic Bass
.,. 0. (MSB). =2, =1/2.,. MSB LSB, LSB MSB. MSB 0 LSB 0 0 P
, 0 (MSB) =2, =1/2, MSB LSB, LSB MSB MSB 0 LSB 0 0 P61 231 1 (100, 100 3 ) 2 10 0 1 1 0 0 1 0 0 100 (64+32+4) 2 10 100 2 5, ( ), & 3 (hardware), (software) (firmware), hardware, software 4 wired logic
a n a n ( ) (1) a m a n = a m+n (2) (a m ) n = a mn (3) (ab) n = a n b n (4) a m a n = a m n ( m > n ) m n 4 ( ) 552
3 3.0 a n a n ( ) () a m a n = a m+n () (a m ) n = a mn (3) (ab) n = a n b n (4) a m a n = a m n ( m > n ) m n 4 ( ) 55 3. (n ) a n n a n a n 3 4 = 8 8 3 ( 3) 4 = 8 3 8 ( ) ( ) 3 = 8 8 ( ) 3 n n 4 n n
ＶＬＳＩ工学
2008//5/ () 2008//5/ () 2 () http://ssc.pe.titech.ac.jp 2008//5/ () 3!! A (WCDMA/GSM) DD DoCoMo 905iP905i 2008//5/ () 4 minisd P900i SemiConsult SDRAM, MPEG4 UIMIrDA LCD/ AF ADC/DAC IC CCD C-CPUA-CPU DSPSRAM
PIN S 5 K 0 K 1 K 2 K 3 K 4 V DD V 0 V 1 V 2 V SS OSC SEG 32 SEG 31 SEG 30 SEG 29 SEG 28 SEG 27 SEG 26 SEG 25 SEG 24 SEG 23 SEG 22 SEG 21 SEG 20 SEG 1
1/3 1/4 LCD NJU6535 LCD 1/3 1/4 LCD key(scan 6 Scan 5) CPU 3 4 42 41 1/3 126 1/4 164 LED NJU6535FH1 LCD 42 126 164 30 Scan 6 Scan 5 1/2, 1/3 LED 4 (,,, CS) (8 ) 4.5 ~ 5.5V 5.5V QFP64-H1 CMOS ( :P) -1-
DCV ACV DCI ACI DCV ACV DCI ACI DCV ACV DCI ACI DCV ACV DCI ACI Excel JIS Microsoft Excel I-V START I-V Excel I-V JIS C-8913 Excel Excel I-V ISC Isc J
Agilent Technologies B2900A Microsoft Excel I-V GP-IB Agilent SMU B2900A Series DC 6V/3.03A 21V/1.515A 210V/0.105A JIS 1 2 DARK I-V I-V DCV ACV DCI ACI DCV ACV DCI ACI DCV ACV DCI ACI DCV ACV DCI ACI Excel
B1 Ver ( ), SPICE.,,,,. * : student : jikken. [ ] ( TarouOsaka). (, ) 1 SPICE ( SPICE. *1 OrCAD
![B1 Ver ( ), SPICE.,,,,. * : student : jikken. [ ] ( TarouOsaka). (, ) 1 SPICE ( SPICE. *1 OrCAD](/thumbs/101/152175529.jpg "B1 Ver ( ), SPICE.,,,,. * : student : jikken. [ ] ( TarouOsaka). (, ) 1 SPICE ( SPICE. *1 OrCAD")
B1 er. 3.05 (2019.03.27), SPICE.,,,,. * 1 1. 1. 1 1.. 2. : student : jikken. [ ] ( TarouOsaka). (, ) 1 SPICE ( SPICE. *1 OrCAD https://www.orcad.com/jp/resources/orcad-downloads.. 1 2. SPICE 1. SPICE Windows
DL1720/DL1740ディジタルオシロスコープユーザーズマニュアル
DL1720/DL1740 IM 701710-01 http://www.yokogawa.co.jp/measurement/ 0120-137046 [email protected] FAX 0422-52-6624 Disk No. DL30 2nd Edition : July 2001 (YK) All Rights Reserved, Copyright 2001 Yokogawa
ADC121S Bit, ksps, Diff Input, Micro Pwr Sampling ADC (jp)
ADC121S625 ADC121S625 12-Bit, 50 ksps to 200 ksps, Differential Input, Micro Power Sampling A/D Converter Literature Number: JAJSAB8 ADC121S625 12 50kSPS 200kSPS A/D ADC121S625 50kSPS 200kSPS 12 A/D 500mV
M51995AP/AFP データシート
お客様各位 カタログ等資料中の旧社名の扱いについて 21 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
03478-90405 3478A ディジタル・マルチメータ 取扱説明書 - Sep97
このドキュメントについて このドキュメントは アジレント テクノロジー ウェブサイトによって お 客 様 に 製 品 のサポ ートをご 提 供 するために 公 開 しております 印 刷 が 判 読 し 難 い 箇 所 または 古 い 情 報 が 含 まれている 場 合 がございますが ご 容 赦 いただけますようお 願 いいたします 今 後 新 しいコピーが 入 手 できた 場 合 には アジレント
取扱説明書 ［F-02F］
F-02F 4. 2 3 4 5 6 7 8 9 0 2 3 4 5 6 7 8 a b c d a b c d a b cd 9 e a b c d e 20 2 22 ab a b 23 a b 24 c d e 25 26 o a b c p q r s t u v w d h i j k l e f g d m n a b c d e f g h i j k l m n x 27 o
EVI-D100/D100P
A-AYS-100-11(1) EVI-D100/D100P 2001 Sony Corporation ... 3... 4... 5... 7... 18 D30/D31... 40... 46... 48... 49 2 3 VIDEO S S S VIDEO VISCA 1 VISCA IN VISCA OUT RS-232C EVI-D100/P VISCA IN AC DC IN 12V
MB (FRONT VIEW) (TOP VIEW) VSA VSB / RESIN VSC VSA OUTC VSB /RESIN GND GND OUTC (DIP-P-M0) (FPT-P-M0) VSC (SIP-P-M0) VSA VSB / RESIN 00 kω 0 kω + + Co
DATA SHEET DS0 00 ASSP BIPOLAR MB MB IC V (VSA =. V ±. ) (VSB =. V ±. ) (+ V ) ( = 0. V ) ( ) (ICC = 0. ma = V) DIP, SIP, SOIP, (DIP-P-M0) (SIP-P-M0) (FPT-P-M0) MB (FRONT VIEW) (TOP VIEW) VSA VSB / RESIN
x, y x 3 y xy 3 x 2 y + xy 2 x 3 + y 3 = x 3 y xy 3 x 2 y + xy 2 x 3 + y 3 = 15 xy (x y) (x + y) xy (x y) (x y) ( x 2 + xy + y 2) = 15 (x y)
x, y x 3 y xy 3 x 2 y + xy 2 x 3 + y 3 = 15 1 1977 x 3 y xy 3 x 2 y + xy 2 x 3 + y 3 = 15 xy (x y) (x + y) xy (x y) (x y) ( x 2 + xy + y 2) = 15 (x y) ( x 2 y + xy 2 x 2 2xy y 2) = 15 (x y) (x + y) (xy
Microsoft PowerPoint - ch1.ppt
論理回路 ( 基礎 ) 法政大学 情報科学部 大森健児 参考書 論理演算 () AND,OR,NOT,XOR AND OR NOT XOR 論理演算 (2) NAND,NOR NAND NOR 前提 結論 If A then B は A が真のとき B が真であるならば この文は真であり A が偽のときは B が真であろうとなかろうとこの文は真である A が真のとき B が偽であればこの文は偽である
1. 2 P 2 (x, y) 2 x y (0, 0) R 2 = {(x, y) x, y R} x, y R P = (x, y) O = (0, 0) OP ( ) OP x x, y y ( ) x v = y ( ) x 2 1 v = P = (x, y) y ( x y ) 2 (x
. P (, (0, 0 R {(,, R}, R P (, O (0, 0 OP OP, v v P (, ( (, (, { R, R} v (, (, (,, z 3 w z R 3,, z R z n R n.,..., n R n n w, t w ( z z Ke Words:. A P 3 0 B P 0 a. A P b B P 3. A π/90 B a + b c π/ 3. +
エッセー
5.13................................... 3 5.14........................................ 9 5.15.................................. 12 5.16................................ 15 5.17..................... 18 5.18...................................
HN58V256Aシリーズ/HN58V257Aシリーズ データシート
HN58V256A HN58V257A 256k EEPROM (32-kword 8-bit) Ready/Busy and RES function (HN58V257A) RJJ03C0132-0600 Rev. 6.00 2007. 05. 24 HN58V256A HN58V257A 32768 8 EEPROM ROM MNOS CMOS 64 3V 2.7 5.5V 120ns (max)
R1LV1616H-I シリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
Microsoft PowerPoint - 02_資料.ppt [互換モード]
![Microsoft PowerPoint - 02_資料.ppt [互換モード]](/thumbs/91/106644253.jpg "Microsoft PowerPoint - 02_資料.ppt [互換モード]")
db log db db db log log log db log log log4 y log4 log y log log y log4 log log log y log 4 log log log y log log log log y log log y log log y log y 5V.5 m db db log db db.893 - +..5.779-3 +3.43 db(.)
76 3 B m n AB P m n AP : PB = m : n A P B P AB m : n m < n n AB Q Q m A B AQ : QB = m : n (m n) m > n m n Q AB m : n A B Q P AB Q AB 3. 3 A(1) B(3) C(
3 3.1 3.1.1 1 1 A P a 1 a P a P P(a) a P(a) a P(a) a a 0 a = a a < 0 a = a a < b a > b A a b a B b B b a b A a 3.1 A() B(5) AB = 5 = 3 A(3) B(1) AB = 3 1 = A(a) B(b) AB AB = b a 3.1 (1) A(6) B(1) () A(
HW-Slides-04.ppt
ハードウェア実験 組み込みシステム入門第 4 回 2012 年 10 月 11 日 IC TRAINER の導入 2 ブレッドボードとは何か! 手引き書 P8 半田付けせずに 簡単にリード線を差し込むだけで回路の動作を調べることができるボード! 部品挿入エリアでは ABCDE が縦に裏側で接続されている! 電源ラインでは 横に接続されている! 慣例として! 赤 : + 電源! 青 :- 電源または
R1EV5801MBシリーズ データシート
1M EEPROM (128-kword 8-bit) Ready/Busy and function R10DS0209JJ0100 Rev.1.00 131072 8 EEPROM ROM MONOS CMOS 128 2.7V 5.5V 150ns (max) @ Vcc=4.5V 5.5V 250ns(max) @ Vcc=2.7V 5.5V 20mW/MHz (typ) 110µW (max)
HN58C256A シリーズ/HN58C257A シリーズ データシート
HN58C256A HN58C257A 256k EEPROM (32-kword 8-bit) Ready/Busy and RES function (HN58C257A) RJJ03C0133-0600Z Rev. 6.00 2006. 10. 26 HN58C256A HN58C257A 32768 8 EEPROM ROM MNOS CMOS 64 5V±10% 85ns/100ns (max)