RMLV0816BGBG Datasheet
|
|
|
- いつや あざみ
- 9 years ago
- Views:
Transcription
1 8Mbit 低 消 費 電 力 SRAM (512k word 16bit) R10DS0229JJ0200 Rev.2.00 概 要 RMLV0816BGBG は 524,288 ワード 16 ビット 構 成 の 8M ビットスタティック RAM です Advanced LPSRAM 技 術 を 採 用 し 高 密 度 高 性 能 低 消 費 電 力 を 実 現 しております したがって RMLV0816BGBG は バッテリバックアップシステムに 最 適 です また RMLV0816BGBG は 48 ボールファインピッチ BGA(FBGA 0.75mm ボールピッチ)に 収 納 されており 高 密 度 実 装 に 最 適 です 特 長 3V 単 一 電 源 :2.4V ~ 3.6V アクセス 時 間 : 電 源 電 圧 2.7V~3.6V 時 :45ns (max.) 電 源 電 圧 2.4V~2.7V 時 :55ns (max.) 消 費 電 流 : スタンバイ 時 :0.45µA (typ.) アクセスとサイクル 時 間 が 同 じです データ 入 力 と 出 力 が 共 通 端 子 です スリーステート 出 力 すべての 入 出 力 が TTL コンパチブルです バッテリバックアップ 動 作 が 可 能 です 製 品 ラインアップ Part Name Power supply Access time Temperature Range Package RMLV0816BGBG-4S2 2.7V to 3.6V 45 ns 2.4V to 2.7V 55 ns -40 ~ +85 C 48-ball FBGA with 0.75mm ball pitch R10DS0229JJ0200 Rev.2.00 Page 1 of 13
2 ピン 配 置 A LB# A0 A1 A2 B DQ15 UB# A3 A4 DQ0 C DQ13 DQ14 A5 A6 DQ1 DQ2 D Vss DQ12 A17 A7 DQ3 Vcc E Vcc DQ11 NC A16 DQ4 Vss F DQ10 DQ9 A14 A15 DQ6 DQ5 G DQ8 NC A12 A13 DQ7 H A18 A8 A9 A10 A11 NC 48-ball FBGA (TOP VIEW) ピン 説 明 V CC V SS Pin name Power supply Ground A0 to A18 Address input DQ0 to DQ15 Data input/output Chip select 1 Chip select 2 Output enable Write enable LB# Lower byte select UB# Upper byte select NC No connection Function R10DS0229JJ0200 Rev.2.00 Page 2 of 13
3 ブロックダイアグラム A 0 A 1 A 18 ADDRESS BUFFER ROW DECODER MEMORY ARRAY 512k-word x16-bit DQ BUFFER DQ0 DQ1 SENSE / WRITE AMPLIFIER COLUMN DECODER DATA SELECTOR DQ BUFFER DQ7 DQ8 DQ9 CLOCK GENERATOR DQ15 LB# UB# UPPER or LOWER BYTE CONTROL Vcc Vss 動 作 表 UB# LB# DQ0 to DQ7 DQ8 to DQ15 Operation H X X X X X High-Z High-Z Standby X L X X X X High-Z High-Z Standby X X X X H H High-Z High-Z Standby L H H L L L Dout Dout Read L H H L H L Dout High-Z Lower byte read L H H L L H High-Z Dout Upper byte read L H L X L L Din Din Write L H L X H L Din High-Z Lower byte write L H L X L H High-Z Din Upper byte write L H H H X X High-Z High-Z Output disable 注 1. H: V IH L:V IL X: V IH or V IL R10DS0229JJ0200 Rev.2.00 Page 3 of 13
4 絶 対 最 大 定 格 Parameter Symbol Value unit Power supply voltage relative to V SS V CC -0.5 to +4.6 V Terminal voltage on any pin relative to V SS V T -0.5 *2 to V CC +0.3 *3 V Power dissipation P T 0.7 W Operation temperature Topr -40 to +85 C Storage temperature range Tstg -65 to +150 C Storage temperature range under bias Tbias -40 to +85 C 注 2. パルス 半 値 幅 30ns 以 下 の 場 合 -3.0V (Min.) 3. 最 大 電 圧 +4.6V DC 動 作 条 件 Parameter Symbol Min. Typ. Max. Unit Test conditions Note Supply voltage V CC V Input high voltage Input low voltage V SS V V IH V IL 2.0 V CC +0.2 V Vcc=2.4V to 2.7V 2.2 V CC +0.2 V Vcc=2.7V to 3.6V V Vcc=2.4V to 2.7V V Vcc=2.7V to 3.6V 4 Ambient temperature range Ta C 注 4. パルス 半 値 幅 30ns 以 下 の 場 合 -3.0V (Min.) DC 特 性 Parameter Symbol Min. Typ. Max. Unit Test conditions Input leakage current I LI 1 A Vin = V SS to V CC Output leakage current Average operating current I LO 1 A I CC1 20 *5 25 ma 25 *5 30 ma I CC2 1.5 *5 3 ma = V IH or = V IL or = V IH or = V IL or LB# = UB# = V IH, V I/O = V SS to V CC Cycle = 55ns, duty =100%, I I/O = 0mA, = V IL, = V IH, Others = V IH /V IL Cycle = 45ns, duty =100%, I I/O = 0mA, = V IL, = V IH, Others = V IH /V IL Cycle = 1 s, duty =100%, I I/O = 0mA, 0.2V, V CC -0.2V, V IH V CC -0.2V, V IL 0.2V Standby current I SB 0.3 ma = V IL, Others = V SS to V CC Standby current Output high voltage I SB *5 2 A ~+25 C Vin = V SS to V CC, (1) 0.2V 0.6 * A A A ~+40 C ~+70 C ~+85 C or (2) V CC -0.2V, V CC -0.2V or (3) LB# = UB# V CC -0.2V, V OH 2.4 V I OH = -1mA Vcc 2.7V V OH2 2.0 V I OH = -0.1mA Output low voltage I OL = 2mA V OL 0.4 V Vcc 2.7V V OL2 0.4 V I OL = 0.1mA 注 5. V CC = 3.0V Ta = +25 における 参 考 値 6. V CC = 3.0V Ta = +40 における 参 考 値 0.2V, V CC -0.2V R10DS0229JJ0200 Rev.2.00 Page 4 of 13
5 容 量 (Ta =25 C, f =1MHz) Parameter Symbol Min. Typ. Max. Unit Test conditions Note Input capacitance C in 8 pf Vin =0V 7 Input / output capacitance C I/O 10 pf V I/O =0V 7 注 7. このパラメータは 全 数 測 定 されたものではなく サンプル 値 です AC 特 性 測 定 条 件 (V CC = 2.4V ~ 3.6V, Ta = -40 ~ +85 C) 入 力 パルスレベル: V IL = 0.4V, V IH = 2.4V (Vcc = 2.7V ~ 3.6 V) V IL = 0.4V, V IH = 2.2V (Vcc = 2.4V ~ 2.7 V) 入 力 上 昇 / 下 降 時 間 :5ns 入 出 力 タイミング 参 照 レベル:1.4V 出 力 負 荷 : 右 図 参 照 (スコープ ジグ 容 量 を 含 む) DQ 1.4V C L = 30 pf R L = 500 ohm リードサイクル Parameter Symbol Vcc=2.7V to 3.6V Vcc=2.4V to 2.7V Min. Max. Min. Max. Unit Note Read cycle time t RC ns Address access time t AA ns Chip select access time t ACS ns t A ns Output enable to output valid t OE ns Output hold from address change t OH ns LB#, UB# access time t BA ns Chip select to output in low-z t CLZ ns 8,9 t CLZ ns 8,9 LB#, UB# enable to low-z t BLZ 5 5 ns 8,9 Output enable to output in low-z t OLZ 5 5 ns 8,9 Chip deselect to output in high-z t CHZ ns 8,9,10 t CHZ ns 8,9,10 LB#, UB# disable to high-z t BHZ ns 8,9,10 Output disable to output in high-z t OHZ ns 8,9,10 注 8. このパラメータは 全 数 測 定 されたものではなくサンプル 値 です 9. 温 度 電 圧 条 件 が 同 一 の 場 合 には t CHZ1 max は t CLZ1 min より 小 さく t CHZ2 max は t CLZ2 min より 小 さく t BHZ max は t BLZ min より 小 さく t OHZ max は t OLZ min より 小 さくなります 10. t CHZ1 t CHZ2 t BHZ t OHZ は DQ 端 子 がハイ インピーダンス(High-Z) 状 態 に 入 る 時 間 として 規 定 され その 時 の DQ 端 子 の 電 圧 レベルには 依 りません R10DS0229JJ0200 Rev.2.00 Page 5 of 13
6 ライトサイクル Parameter Symbol Vcc=2.7V to 3.6V Vcc=2.4V to 2.7V Min. Max. Min. Max. Unit Note Write cycle time t WC ns Address valid to write end t AW ns Chip select to write end ns Write pulse width t WP ns 11 LB#,UB# valid to write end t BW ns Address setup time to write start t AS 0 0 ns Write recovery time from write end t WR 0 0 ns Data to write time overlap t DW ns Data hold from write end t DH 0 0 ns Output enable from write end t OW 5 5 ns 12 Output disable to output in high-z t OHZ ns 12,13 Write to output in high-z t WHZ ns 12,13 注 11. t WP は 書 き 込 み 開 始 から 書 き 込 み 終 了 までの 時 間 です 書 込 み 開 始 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のすべてが 活 性 (アサ ート)となった 時 点 で 規 定 され () () (LB#と UB#の 両 方 またはどちらか 一 方 ) が 各 々Low でかつ () が High の 状 態 がすべてオーバーラップする 期 間 に 書 込 みが 行 われます 書 込 み 終 了 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のうちどれか 一 つで も 非 活 性 (ネゲート)になった 時 点 で 規 定 されます 12. このパラメータは 全 数 測 定 されたものではなくサンプル 値 です 13. t OHZ t WHZ は DQ 端 子 がハイ インピーダンス(High-Z) 状 態 に 入 る 時 間 として 規 定 され その 時 の DQ 端 子 の 電 圧 レベルには 依 りません R10DS0229JJ0200 Rev.2.00 Page 6 of 13
7 タイミング 波 形 リードサイクル t RC A 0~18 Valid address t AA t ACS1 *15,16 t CLZ1 *14,15,16 t CHZ1 t A t *15,16 CLZ2 *14,15,16 t CHZ2 t BA LB#,UB# t *15,16 BLZ *14,15,16 t BHZ V IH = H level t OE *14,15,16 t OHZ t OLZ *15,16 t OH DQ 0~15 High impedance Valid Data 注 14. t CHZ1 t CHZ2 t BHZ t OHZ は DQ 端 子 がハイ インピーダンス(High-Z) 状 態 に 入 る 時 間 として 規 定 され その 時 の DQ 端 子 の 電 圧 レベルには 依 りません 15. このパラメータは 全 数 測 定 されたものではなくサンプル 値 です 16. 温 度 電 圧 条 件 が 同 一 の 場 合 には t CHZ1 max は t CLZ1 min より 小 さく t CHZ2 max は t CLZ2 min より 小 さく t BHZ max は t BLZ min より 小 さく t OHZ max は t OLZ min より 小 さくなります R10DS0229JJ0200 Rev.2.00 Page 7 of 13
8 ライトサイクル(1) (クロック ライト 時 = H ) t WC A 0~18 Valid address t BW LB#,UB# t AS t AW t *17 WP t WR t *18,19 WHZ t OHZ *18,19 t DW t DH DQ 0~15 *20 Valid Data 注 17. t WP は 書 き 込 み 開 始 から 書 き 込 み 終 了 までの 時 間 です 書 込 み 開 始 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のすべてが 活 性 (アサ ート)となった 時 点 で 規 定 され () () (LB#と UB#の 両 方 またはどちらか 一 方 ) が 各 々Low でかつ () が High の 状 態 がすべてオーバーラップする 期 間 に 書 込 みが 行 われます 書 込 み 終 了 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のうちどれか 一 つで も 非 活 性 (ネゲート)になった 時 点 で 規 定 されます 18. t OHZ t WHZ は DQ 端 子 がハイ インピーダンス(High-Z) 状 態 に 入 る 時 間 として 規 定 され その 時 の DQ 端 子 の 電 圧 レベルには 依 りません 19. このパラメータは 全 数 測 定 されたものではなくサンプル 値 です 20. この 期 間 中 メモリ 側 の DQ 端 子 はロウ インピーダンス(Low-Z)になっており システム 側 から 入 力 信 号 を DQ 端 子 に 印 加 してはなりません R10DS0229JJ0200 Rev.2.00 Page 8 of 13
9 ライトサイクル(2) (クロック = L ) t WC A 0~18 Valid address t BW LB#,UB# t AS t AW t *21 WP t WR = L level V IL *22,23 t WHZ t OW DQ 0~15 Valid Data *24 *24 t DW t DH 注 21. t WP は 書 き 込 み 開 始 から 書 き 込 み 終 了 までの 時 間 です 書 込 み 開 始 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のすべてが 活 性 (アサ ート)となった 時 点 で 規 定 され () () (LB#と UB#の 両 方 またはどちらか 一 方 ) が 各 々Low でかつ () が High の 状 態 がすべてオーバーラップする 期 間 に 書 込 みが 行 われます 書 込 み 終 了 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のうちどれか 一 つで も 非 活 性 (ネゲート)になった 時 点 で 規 定 されます 22. t WHZ は DQ 端 子 がハイ インピーダンス(High-Z) 状 態 に 入 る 時 間 として 規 定 され その 時 の DQ 端 子 の 電 圧 レベルには 依 りません 23. このパラメータは 全 数 測 定 されたものではなくサンプル 値 です 24. この 期 間 中 メモリ 側 の DQ 端 子 はロウ インピーダンス(Low-Z)になっており システム 側 から 入 力 信 号 を DQ 端 子 に 印 加 してはなりません R10DS0229JJ0200 Rev.2.00 Page 9 of 13
10 ライトサイクル(3) (, クロック) t WC A 0~18 Valid address t AW t AS t WR t AS t BW LB#,UB# t *25 WP = H level V IH t DW t DH DQ 0~15 Valid Data 注 25. t WP は 書 き 込 み 開 始 から 書 き 込 み 終 了 までの 時 間 です 書 込 み 開 始 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のすべてが 活 性 (アサ ート)となった 時 点 で 規 定 され () () (LB#と UB#の 両 方 またはどちらか 一 方 ) が 各 々Low でかつ () が High の 状 態 がすべてオーバーラップする 期 間 に 書 込 みが 行 われます 書 込 み 終 了 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のうちどれか 一 つで も 非 活 性 (ネゲート)になった 時 点 で 規 定 されます R10DS0229JJ0200 Rev.2.00 Page 10 of 13
11 ライトサイクル(4) (LB#,UB# クロック) t WC A 0~18 Valid address t AW t AS t BW t WR LB#,UB# *26 t WP = H level V IH t DW t DH DQ 0~15 Valid Data 注 26. t WP は 書 き 込 み 開 始 から 書 き 込 み 終 了 までの 時 間 です 書 込 み 開 始 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のすべてが 活 性 (アサ ート)となった 時 点 で 規 定 され () () (LB#と UB#の 両 方 またはどちらか 一 方 ) が 各 々Low でかつ () が High の 状 態 がすべてオーバーラップする 期 間 に 書 込 みが 行 われます 書 込 み 終 了 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のうちどれか 一 つで も 非 活 性 (ネゲート)になった 時 点 で 規 定 されます R10DS0229JJ0200 Rev.2.00 Page 11 of 13
12 データ 保 持 特 性 Parameter Symbol Min. Typ. Max. Unit Test conditions *29 V CC for data retention V DR V Vin 0V, (1) 0.2V or (2) V CC -0.2V, V CC -0.2V or (3) LB# = UB# V CC -0.2V, 0.2V, V CC -0.2V Data retention current I CCDR 0.45 * * A A ~+25 C ~+40 C V CC = 3.0V, Vin 0V, (1) 0.2V or (2) V CC -0.2V, V CC -0.2V 7 A ~+70 C or (3) LB# = UB# V CC -0.2V, 0.2V, 10 A ~+85 C V CC -0.2V Chip deselect time to data retention t CDR 0 ns See retention waveform. Operation recovery time t R 5 ms 注 27. V CC = 3.0V Ta = +25 における 参 考 値 28. V CC = 3.0V Ta = +40 における 参 考 値 29. ピンは アドレスバッファ バッファ バッファ バッファ LB#バッファ UB#バッファ Din バッファを 制 御 します がデータ 保 持 モードを 制 御 する 場 合 入 力 レベル(アドレス LB# UB# DQ)は High-Z 状 態 にしてもかまいません がデータ 保 持 モードを 制 御 する 場 合 は V CC -0.2V または 0.2V でなければなりません 他 の 入 力 レベル(アドレス LB# UB# DQ)は High-Z 状 態 にしてもかまいません R10DS0229JJ0200 Rev.2.00 Page 12 of 13
13 データ 保 持 タイミング 波 形 (1) ( Controlled) コントロール V CC t CDR 2.4V 2.4V t R 2.0V V DR 2.0V V CC -0.2V データ 保 持 タイミング 波 形 (2) ( Controlled) コントロール V CC t CDR 2.4V 2.4V 0.4V V DR 0.4V t R 0.2V データ 保 持 タイミング 波 形 (3) (LB#,UB# Controlled) LB#,UB# コントロール V CC t CDR 2.4V 2.4V t R 2.0V V DR 2.0V LB#,UB# LB#,UB# V CC -0.2V R10DS0229JJ0200 Rev.2.00 Page 13 of 13
14 改 訂 記 録 RMLV0816BGBG Rev. 発 行 日 ページ 正 式 版 2.00 P.1, 4 P.4 P.12 改 訂 内 容 ポイント Standby current I SB1 : 25 C 0.6µA ->0.45µA (typ.), 40 C 2µA ->0.6µA (typ.) Average operating current I CC2 : 25 C 2mA ->1.5mA (typ.) Data retention current I CCDR : 25 C 0.6µA ->0.45µA (typ.), 40 C 2µA ->0.6µA (typ.) すべての 商 標 および 登 録 商 標 は,それぞれの 所 有 者 に 帰 属 します C - 1
15 OA AV RoHS Renesas Electronics Corporation. All rights reserved. Colophon 3.0
RMWV3216A Series Datasheet
32Mbit 低 消 費 電 力 SRAM (2M word 16bit) R10DS0259JJ0100 Rev.1.00 概 要 RMWV3216A シリーズは 2,097,152 ワード 16 ビット 構 成 の 32M ビットスタティック RAM です Advanced LPSRAM 技 術 を 採 用 し 高 密 度 高 性 能 低 消 費 電 力 を 実 現 しております したがって RMWV3216A
R1LV0416Dシリーズ データシート
Wide Temperature Range Version 4M SRAM (256-kword 16-bit) RJJ03C0237-0100 Rev. 1.00 2007.05.24 262,144 16 4M RAM TFT 44 TSOP II 48 CSP 0.75mm 3.0V 2.7V 3.6V 55/70ns max 3µW typ V CC =3.0V 2CS 40 +85 C
R1LV1616H-I シリーズ
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
Untitled
R1LV0816ABG -5SI, 7SI 8Mb Advanced LPSRAM (512k word x 16bit) RJJ03C0295-0100 Rev.1.00 2009.12.14 R1LV0816ABG 0.15µm CMOS 524,288 16 RAM TFT R1LV0816ABG R1LV0816ABG 7.5mm 8.5mm BGA (f-bga [0.75mm, 48 ])
R1LV3216R データシート
お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
R1WV6416R データシート
64Mb Advanced LPSRAM (4M word x 16bit / 8M word x 8bit) 概要 RJJ03C0287-0100 Rev.1.00 2009.05.07 は シリコンゲート 0.15µm CMOS プロセス技術を用いた 4,194,304 語 16 ビット構成を持ち 単一電源で動作する非同期式のスタティク RAM です メモリセルに新規 TFT 技術を用い 高密度かつ低消費電力を実現したデバイスです
R1LP5256E Series Datashet
256Kb Advanced LPSRAM (32k word x 8bit) R10DS0070JJ0100 Rev.1.00 概要 R1LP5256E シリーズは シリコンゲート 0.15µm CMOS プロセス技術を用いた 32,768 語 8 ビット構成を持ち 単一電源で動作する非同期式のスタティク RAM です メモリセルに TFT 技術を用い 高密度かつ低消費電力を実現したデバイスです
R1EV5801MBシリーズ データシート
1M EEPROM (128-kword 8-bit) Ready/Busy and function R10DS0209JJ0100 Rev.1.00 131072 8 EEPROM ROM MONOS CMOS 128 2.7V 5.5V 150ns (max) @ Vcc=4.5V 5.5V 250ns(max) @ Vcc=2.7V 5.5V 20mW/MHz (typ) 110µW (max)
HN58V256Aシリーズ/HN58V257Aシリーズ データシート
HN58V256A HN58V257A 256k EEPROM (32-kword 8-bit) Ready/Busy and RES function (HN58V257A) RJJ03C0132-0600 Rev. 6.00 2007. 05. 24 HN58V256A HN58V257A 32768 8 EEPROM ROM MNOS CMOS 64 3V 2.7 5.5V 120ns (max)
HN58C256A シリーズ/HN58C257A シリーズ データシート
HN58C256A HN58C257A 256k EEPROM (32-kword 8-bit) Ready/Busy and RES function (HN58C257A) RJJ03C0133-0600Z Rev. 6.00 2006. 10. 26 HN58C256A HN58C257A 32768 8 EEPROM ROM MNOS CMOS 64 5V±10% 85ns/100ns (max)
R1EX24256BSAS0I/R1EX24256BTAS0I データシート
R1EX24256BSAS0I R1EX24256BTAS0I Two-wire serial interface 256k EEPROM (32-kword 8-bit) R10DS0003JJ0400 Rev.4.00 R1EX24xxx 2 EEPROM ROM MONOS CMOS 64 1.8V 5.5V 2 (I 2 C ) 400kHz 2.0μA (max) 1.0mA (max)
DS90LV V or 5V LVDS Driver/Receiver (jp)
DS90LV019 DS90LV019 3.3V or 5V LVDS Driver/Receiver Literature Number: JAJS563 DS90LV019 LVDS 1 / DS90LV019 Low Voltage Differential Signaling (LVDS) 1 CMOS / DS90LV019 EIA-644 IEEE1596.3 (SCI LVDS) 2
LT 低コスト、シャットダウン機能付き デュアルおよびトリプル300MHz 電流帰還アンプ
µ µ LT1398/LT1399 V IN A R G 00Ω CHANNEL A SELECT EN A R F 3Ω B C 97.6Ω CABLE V IN B R G 00Ω EN B R F 3Ω 97.6Ω V OUT OUTPUT (00mV/DIV) EN C V IN C 97.6Ω R G 00Ω R F 3Ω 1399 TA01 R F = R G = 30Ω f = 30MHz
untitled
COPAL ELECTRONICS 32 (DP) DP INC 2 3 3 RH RL RWB 32 C S U/D INC U/D CS 2 2 DP7114 32 SOIC CMOS 2.5 V - 6.0 V / 10 kω 50 kω 100 kω TSSOP MSOP /BFR INC / U/D RH RoHS GND RWB RL CS VCC 2017 6 15 1 : R = 2
R1EV58256BxxN Series/R1EV58256BxxR Series Datasheet
R1EV58256BxxN シリーズ R1EV58256BxxR シリーズ 256k EEPROM (32-kword 8-bit) Ready/Busy and RES function (R1EV58256BxxR) データシート R10DS0208JJ0200 Rev.2.00 概要 R1EV58256BxxN シリーズと R1EV58256BxxR シリーズは,32768 ワード 8 ビット
DS90LV011A 3V LVDS 1 回路入り高速差動出力ドライバ
3V LVDS Single High Speed Differential Driver Literature Number: JAJS962 Single High Speed Differential Driver 19961015 23685 ds200149 Input Voltage changed to 3.6V from 5V Updated DC and AC typs basic
MSM51V18165F
OKI 2008 10 1 OKI OKI OKI 2008 10 1 OKI 193-8550 550-1 http://www.okisemi.com/jp/ OKI MSM51V18165F FJDD51V18165F-03 2005 6 3 1,048,576-Word 16-Bit DYNAMIC RAM : EDO MSM51V18165F CMOS 1,048,576 16 4 2 CMOS
MSM51V18165F
1 電子デバイス MSM51V1165F 1,04,576-Word 16-Bit DYNAMIC RAM : EDO 機能付き高速ページモード 2000 10 MSM51V1165F CMOS 1,04,576 16 4 2 CMOS 42 SOJ 50/44 TSOP 1,04,576 16 3.3V 0.3V LVTTL LVTTL 1024 /16ms EDO!"# $"# $"# 42 400mil
untitled
1.0 1. Display Format 8*2 Character 2. Power Supply 3.3V 3. Overall Module Size 30.0mm(W) x 19.5mm(H) x max 5.5mm(D) 4. Viewing Aera(W*H) 27.0mm(W) x 10.5mm(H) 5. Dot Size (W*H) 0.45mm(W) x 0.50mm(H) 6.
LM358
LM358 2 DC LM358 5V DC 15V DC micro SMD (8 micro SMD) LM358 LM2904 LM258 LM158 20000801 19870224 33020 23900 11800 2002 3 ds007787 Converted to nat2000 DTD added avo -23 to the first page Edited for 2001
AD8212: 高電圧の電流シャント・モニタ
7 V typ 7 0 V MSOP : 40 V+ V SENSE DC/DC BIAS CIRCUIT CURRENT COMPENSATION I OUT COM BIAS ALPHA 094-00 V PNP 0 7 V typ PNP PNP REV. A REVISION 007 Analog Devices, Inc. All rights reserved. 0-9 -- 0 40
HA17458シリーズ データシート
お客様各位 カタログ等資料中の旧社名の扱いについて 1 年 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
mbed祭りMar2016_プルアップ.key
1 2 4 5 Table 16. Static characteristics (LPC1100, LPC1100L series) continued T amb = 40 C to +85 C, unless otherwise specified. Symbol Parameter Conditions Min Typ [1] Max Unit Standard port pins, RESET
RNA51xxシリーズ データシート
RNxx CMOS system RESET IC R0DS0090JJ000 Rev..00 0.0.0 RNxx. V,.6 V,.7 V,.8 V,.9 V,.0 V,. V,. V,. V,.6 V,.0 V, ±% CMOS, (0.7 μ),, ( MΩ) (RNxx) CMOS (RNBxx). V,.6 V,.7 V,.8 V,.9 V,.0 V,. V,. V,. V,.6 V,.0
HA1631S01/02/03/04シリーズ データシート
H1631S1/2/3/4 CMOS (/ ) R3DS85JJ5 Rev.5. 215.7.1 H1631S1/2/3/4 CMOS IC 1.8V H1631S1/2 H1631S3/4 CMPK-5 SOP-8 1/8 H1631S1/3 : I DDtyp = 5μ () H1631S2/4 : I DDtyp = 5μ () : V DD = 1.8 5.5V : V IOmax = 5mV
SH7730グループ アプリケーションノート BSC バイト選択付きSRAM設定例
RJJ06B1099-0001 Rev.0.01 (BSC) SH7730 1.... 2 2.... 3 3.... 20 RJJ06B1099-0001 Rev.0.01 Page 1 of 20 1. 1.1 64M (8M 8 / 4M 16 ) 16 (BSC) / 1.2 (BSC) 1.3 : SH7730 (R8A77301) : 64M : R1WV6416R (8M 8 / 4M
pc725v0nszxf_j
PC725NSZXF PC725NSZXF PC725NSZXF PC725 DE file PC725 Date Jun. 3. 25 SHARP Corporation PC725NSZXF 2 6 5 2 3 4 Anode Cathode NC Emitter 3 4 5 Collector 6 Base PC725NSZXF PC725YSZXF.6 ±.2.2 ±.3 SHARP "S"
pc910l0nsz_j
PC90L0NSZ0F PC90L0NSZ0F µ µ µ PC90L PC90L Date Sep.. 00 SHARP Corporation 7 NC Anode Cathode NC 7 GND V O (Open collector) V E (Enable) V CC H H L L H H H L H L L H L: (0) H: () PC90L0NSZ0F PC90L0YSZ0F
LMC6022 Low Power CMOS Dual Operational Amplifier (jp)
Low Power CMOS Dual Operational Amplifier Literature Number: JAJS754 CMOS CMOS (100k 5k ) 0.5mW CMOS CMOS LMC6024 100k 5k 120dB 2.5 V/ 40fA Low Power CMOS Dual Operational Amplifier 19910530 33020 23900
LP3470 Tiny Power On Reset Circuit (jp)
Tiny Power On Reset Circuit Literature Number: JAJS547 IC ( C) CMOS IC 2.63V 2.93V 3.08V 3.65V 4.00V 4.38V 4.63V 6 (V RTH ) 2.4V 5.0V V CC (L ow ) ( ) V CC ( ) IC SOT23-5 1 : 2.63V 2.93V 3.08V 3.65V 4.00V
DS90LV047A
3V LVDS 4 CMOS 4 CMOS Low Voltage Differential Signaling (LVDS) 400Mbps (200MHz) TLL/CMOS 350mV TRI-STATE 13mW ( ) PCB ENABLE ENABLE* AND TRI- STATE 4 DS90LV04 A (DS90LV048A ) ECL 1 1 Dual-In-Line 3V LVDS
HA178L00 シリーズ
HA178L00 100mA 3 RJJ03D0004-0100Z (Previous: ADJ-204-051A) Rev.1.00 2003.04.11 HA178L00 3 IC IC 150mA () 800mW ±8% A ±5% HA178L00P HA178L00PA HA178L00 HA178L00A HA178L00UA Rev.1.00, 2003.04.11, page 1
LTC 自己給電絶縁型コンパレータ
AC 120V TECCOR 4008L4 OR EUIVALENT NEUTRAL 2N2222 HEATER 25Ω 150Ω 1k 1N4004 2.5k 5W 5.6V R1 680k 390Ω 100µF LE 47k C1 0.01µF ZC ZC COMPARISON > R = R O e B (1/T 1/T O ) B = 3807 1µF THERM 30k YSI 44008
LMC6082 Precision CMOS Dual Operational Amplifier (jp)
Precision CMOS Dual Operational Amplifier Literature Number: JAJS760 CMOS & CMOS LMC6062 CMOS 19911126 33020 23900 11800 ds011297 Converted to nat2000 DTD Edited for 2001 Databook SGMLFIX:PR1.doc Fixed
LM5021 AC-DC Current Mode PWM Controller (jp)
LM5021 LM5021 AC-DC Current Mode PWM Controller Literature Number: JAJSAC6 LM5021 AC-DC PWM LM5021 (PWM) LM5021 (25 A) 1 ( ENERGY STAR CECP ) Hiccup (Hiccup ) 8 LM5021 100ns 1MHz AC-DC PWM 5021 LM Steve
LM7171 高速、高出力電流、電圧帰還型オペアンプ
Very High Speed, High Output Current, Voltage Feedback Amplifier Literature Number: JAJS842 2 1 6.5mA 4100V/ s 200MHz HDSL 100mA 15V S/N ADC/DAC SFDR THD 5V VIP III (Vertically integrated PNP) 19850223
LM150/LM350A/LM350 3A 可変型レギュレータ
LM150,LM350,LM350A LM150/LM350A/LM350 3-Amp Adjustable Regulators Literature Number: JAJSBC0 LM350A/LM350 3A LM350 1.2V 33V 3A 3 IC 2 & IC ADJ 6 ADJ LM350 100V ADJ LM350 ADJ 1.2V 3A LM350A 3A LM350 3A
Plastic Package (Note 12) Note 1: ( ) Top View Order Number T or TF See NS Package Number TA11B for Staggered Lead Non-Isolated Package or TF11B for S
Overture 68W ( ) 0.1 (THD N) 20Hz 20kHz 4 68W 8 38W SPiKe (Self Peak Instantaneous Temperature ( Ke)) SOA (Safe Operating Area) SPiKe 2.0 V ( ) 92dB (min) SN 0.03 THD N IMD (SMTPE) 0.004 V CC 28V 4 68W
MAX9471/2 DS.J
19-0524; Rev 0; 5/06 * * ± PART TEMP RANGE PIN- PACKAGE TOP VIEW X2 X1 FSO/SCL FS1/SDA 16 17 18 19 20 + PD FS2 15 14 1 TUNE 2 13 VDD 12 VDD 11 GND MAX9471 VDDA 3 AGND 4 GND 5 CLK1 TQFN (5mm x 5mm) 10 9
M51995AP/AFP データシート
お客様各位 カタログ等資料中の旧社名の扱いについて 21 年 4 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
LM2940
1A 3 1A 3 0.5V 1V 1A 3V 1A 5V 30mA (V IN V OUT 3V) 2 (60V) * C Converted to nat2000 DTD updated with tape and reel with the new package name. SN Mil-Aero: Order Info table - moved J-15 part from WG row
LT 高信号レベル・アップコンバーティング・ミキサ
LT 高信号レベルアップコンバーティング ミキサ 特長 MHz RF RF IF IP 7dBm 9MHz dbm IF db RF LO dbm LO 二重平衡ミキサ イネーブル機能.V~.Vの単一電源電圧範囲 露出パッド付き ピン TSSOPパッケージ アプリケーション CATV ダウンリンク インフラストラクチャ ワイヤレス インフラストラクチャ 高直線性ミキサ アプリケーション 概要 LT
Cyclone IIIデバイスのI/O機能
7. Cyclone III I/O CIII51003-1.0 2 Cyclone III I/O 1 I/O 1 I/O Cyclone III I/O FPGA I/O I/O On-Chip Termination OCT Quartus II I/O Cyclone III I/O Cyclone III LAB I/O IOE I/O I/O IOE I/O 5 Cyclone III
ABSOLUTE MAXIMUM RATINGS Supply Voltage,...-.5V to 5.V Input Voltage (LVDS, TTL)...-.5V to ( +.5V) Output Voltage (LVDS)...-.5V to ( +.5V) Continuous
9-48; Rev ; 3/ PART TEMP. RANGE PIN-PACKAGE UCM C to +85 C 48 TQFP MAX3869 LASER DRIVER OPTICAL TRANSCEIVER 2.5Gbps MAX383 4-CHANNEL INTERCONNECT MUX/DEMUX 622Mbps CROSSPOINT SWITCH SONET SOURCE A SONET
XC9500 ISP CPLD JTAG Port 3 JTAG Controller In-System Programming Controller 8 36 Function Block Macrocells to 8 /GCK /GSR /GTS 3 2 or 4 Blocks FastCO
- 5ns - f CNT 25MHz - 800~6,400 36~288 5V ISP - 0,000 / - / 36V8-90 8 - IEEE 49. JTAG 24mA 3.3V 5V PCI -5-7 -0 CMOS 5V FastFLASH XC9500 XC9500CPLD 0,000 / IEEE49. JTAG XC9500 36 288 800 6,400 2 XC9500
LM6172 デュアル高速低消費電力、低歪み電圧帰還アンプ
Dual High Speed, Low Power, Low Distortion, Voltage Feedback Amplifiers Literature Number: JAJS854 100MHz 3000V/ s 50mA 2.3mA/ 15V ADSL 5V VIP III (Vertically Integrated PNP) LM6171 Dual High Speed, Low
電源監視回路
TPS3820-xx,TPS3823-xx TPS3824-xx,TPS3825-xx TPS3828-xx www.tij.co.jp µ TYPICAL APPLICATION TPS3820, TPS3823, TPS3828: DBV PACKAGE (TOP VIEW) GND MR 1 2 3 5 4 VDD WDI TPS3824: DBV PACKAGE (TOP VIEW) 1 5
MN5B02UC
DATA SHEET 品 種 名 パッケージコード MN5B2UC TQFP48-P-77B 発 行 年 月 :25 年 5 月 1 目 次 概 要. 3 特 長. 3 用 途. 3 外 形. 3 ブロック 図 4 端 子 配 置 図 5 端 子 説 明.... 6 絶 対 最 大 定 格. 8 推 奨 動 作 範 囲. 8 入 出 力 容 量. 8 電 気 的 特 性.... 9 クロックジェネレータ(PLL)
Triple 2:1 High-Speed Video Multiplexer (Rev. C
www.tij.co.jp OPA3875 µ ± +5V µ RGB Channel OPA3875 OPA3875 (Patented) RGB Out SELECT ENABLE RED OUT GREEN OUT BLUE OUT 1 R G B RGB Channel 1 R1 G1 B1 X 1 Off Off Off 5V Channel Select EN OPA875 OPA4872
DAC121S101/DAC121S101Q 12-Bit Micro Power, RRO Digital-to-Analog Converter (jp)
DAC121S101 DAC121S101/DAC121S101Q 12-Bit Micro Power, RRO Digital-to-Analog Converter Literature Number: JAJSA89 DAC121S101 12 D/A DAC121S101 12 D/A (DAC) 2.7V 5.5V 3.6V 177 A 30MHz 3 SPI TM QSPI MICROWIRE
LM193/LM293/LM393/LM 回路入り低動作電圧低オフセット電圧コンパレータ
LM193,LM2903,LM293,LM393 LM193/ Low Power Low Offset Voltage Dual Comparators Literature Number: JAJSB74 2 LM293 2.0mV 2 A/D VCO MOS LM293 TTL CMOS LM293 MOS LM393 LM2903 Micro SMD 8 ( 0.3mm) Squarewave
Unidirectional Measurement Current-Shunt Monitor with Dual Comparators (Rev. B
www.tij.co.jp INA206 INA207 INA208 INA206-INA208 INA206-INA208 V S 1 14 V IN+ V S 1 10 V IN+ OUT CMP1 IN /0.6V REF 2 3 1.2V REF 13 12 V IN 1.2V REF OUT OUT CMP1 IN+ 2 3 9 8 V IN CMP1 OUT CMP1 IN+ 4 11
LMC7101/101Q Tiny Low Pwr Op Amp w/Rail-to-Rail Input and Output (jp)
,Q /Q Tiny Low Power Operational Amplifier with Rail-to-Rail Input and Output Literature Number: JAJS809 CMOS SOT23-5 CMOS LMC6482/6484 PHS (PDA) PCMCIA 5-Pin SOT23 CMOS 19940216 33020 23900 11800 2006
LM35 高精度・摂氏直読温度センサIC
Precision Centigrade Temperature Sensors Literature Number: JAJSB56 IC A IC D IC IC ( ) IC ( K) 1/4 55 150 3/4 60 A 0.1 55 150 C 40 110 ( 10 ) TO-46 C CA D TO-92 C IC CA IC 19831026 24120 11800 ds005516
Microsoft Word - AK2300-MS0997-J-00_ doc
AK2300 A-Law -law14bitpcm(16bit ) A/D D/A A-law/μ-law GST VFTN VR AMPT AAF SMF A/D CODEC Core D/A PCM I/F DIF0 DIF1 MUTEN DX DR FS BCLK VREF BGREF Internal Main Clock PLLC VDD VSS LVDD Power Down AK2300
51505agj.PDF
Type No. 2002 7 3 ******** 1.... 2 2.... 3 3.... 7 4. I/O... 9 5.... 11 6.... 12 7.... 16 8.... 16 9.... 16 10.... 17 11.... 18 CORPORATION Page 1/18 1. min. -20max. 70 min. -20max. 70 20 2 5 8 1 83.0
S1F77330 シリーズテクニカルマニュアル Rev.2.1
シリーズテクニカルマニュアル Rev.2.1 本資料のご使用につきましては 次の点にご留意願います 本資料の内容については 予告無く変更することがあります 1. 本資料の一部 または全部を弊社に無断で転載 または 複製など他の目的に使用することは堅くお断りいたします 2. 本資料に掲載される応用回路 プログラム 使用方法等はあくまでも参考情報であり これらに起因する第三者の知的財産権およびその他の権利侵害あるいは損害の発生に対し
HD74LS74A データシート
ual -typ Positiv dg-triggrd Flip-Flops (with Prst and Clar) データシート は, ダイレクトクリア, ダイレクトプリセットおよびコンプリメンタリ出力, によって構成されており, 入力データは, クロックパルスの立ち上がりエッジで出力に伝達されます 特長 発注型名 R04S002JJ0300 (Prvious: RJJ030560-0200)
HA17555シリーズ データシート
お客様各位 カタログ等資料中の旧社名の扱いについて 2 年 4 月 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
MAX4886 DS.J
19-0807; Rev 0; 4/07 EVALUATION KIT AVAILABLE μ PART TEMP RANGE PIN- PACKAGE PKG CODE ETO+ -40 C to +85 C 42 TQFN-EP* T42359OM-1 * EYE DIAGRAM ( = 3.3V, f = 2.6GHz 600mV P-P PRBS SIGNAL+) * PRBS = PSUEDORANDOM
LMV851/LMV852/LMV854 8 MHz Low Power CMOS, EMI Hardened Operational Amplifi(jp)
LMV851,LMV852,LMV854 LMV851/LMV852/LMV854 8 MHz Low Power CMOS, EMI Hardened Operational Amplifiers Literature Number: JAJSAM3 LMV851/LMV852/LMV854 8MHz CMOS EMI LMV851/LMV852/LMV854 CMOS IC 40 125 LMV851/
4
I/O 2AO 0/4-20mA / DC6-18V 16Bit Ver. 1.0.0 2 750-563 Copyright 2006 by WAGO Kontakttechnik GmbH All rights reserved. 136-0071 1-5-7 ND TEL 03-5627-2059 FAX 03-5627-2055 http://www.wago.co.jp/io/ WAGO
ADC121S Bit, ksps, Diff Input, Micro Pwr Sampling ADC (jp)
ADC121S625 ADC121S625 12-Bit, 50 ksps to 200 ksps, Differential Input, Micro Power Sampling A/D Converter Literature Number: JAJSAB8 ADC121S625 12 50kSPS 200kSPS A/D ADC121S625 50kSPS 200kSPS 12 A/D 500mV
LM3886
Overture 68W ( ) 0.1 (THD N) 20Hz 20kHz 4 68W 8 38W SPiKe TM (Self Peak Instantaneous Temperature ( Ke)) SOA (Safe Operating Area) SPiKe 2.0 V ( ) 92dB (min) SN 0.03 THD N IMD (SMTPE) 0.004 V CC 28V 4
4
I/O 2AO DC0-10V/ 10V 16Bit Ver. 1.0.0 2 750-562 Copyright 2006 by WAGO Kontakttechnik GmbH All rights reserved. 136-0071 1-5-7 ND TEL 03-5627-2059 FAX 03-5627-2055 http://www.wago.co.jp/io/ WAGO Kontakttechnik
The Intelligent Technology Company ALTERA CPLD/FPGA ELS5004_S000_10 2006 4 ALTERA CPLD/FPGA...3...3 - Absolute Maximum Ratings...3 - Recommended Operating Conditions...4 - DCDC Operating Conditions...4
MAX6301 DS.J
19-1078; Rev 0; 6/96 µ µ µ FEATURE Active-Low Reset Active-High Reset Open-Drain Reset Output Push/Pull Reset Output Pins-Package TOP VIEW 8-DIP/SO/ µmax 8-DIP/SO/ µmax 8-DIP/SO/ µmax 8-DIP/SO/ µmax µ
XAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices
XAPP858 (v1.1) 2007 1 9 : Virtex-5 FPGA Virtex-5 DDR2 SDRAM : Karthi Palanisamy Maria George (v1.1) DDR2 SDRAM Virtex -5 I/O ISERDES (Input Serializer/Deserializer) ODDR (Output Double Data Rate) DDR2
2014.3.10 @stu.hirosaki-u.ac.jp 1 1 1.1 2 3 ( 1) x ( ) 0 1 ( 2)NOT 0 NOT 1 1 NOT 0 ( 3)AND 1 AND 1 3 AND 0 ( 4)OR 0 OR 0 3 OR 1 0 1 x NOT x x AND x x OR x + 1 1 0 x x 1 x 0 x 0 x 1 1.2 n ( ) 1 ( ) n x