XAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices

Save this PDF as:
 WORD  PNG  TXT  JPG

Size: px
Start display at page:

Download "XAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices"

Transcription

1 XAPP858 (v1.1) : Virtex-5 FPGA Virtex-5 DDR2 SDRAM : Karthi Palanisamy Maria George (v1.1) DDR2 SDRAM Virtex -5 I/O ISERDES (Input Serializer/Deserializer) ODDR (Output Double Data Rate) DDR2 SDRAM Virtex-5 FPGA ISERDES FPGA ISERDES OCLK CLKDIV FPGA ISERDES Q3 Q4 BUFIO CC (Clock-Capable) I/O BUFIO DQS ISERDES FPGA ODDR DDR2 SDRAM DDR2 DDR2 SDRAM DDR2 SDRAM DDR SDRAM DDR2 SDRAM SSTL 1.8V I/O DDR2 SDRAM DDR SDRAM DDR2 SDRAM DDR2 SDRAM DDR (DQS) DQS DDR2 SDRAM DQS DDR2 SDRAM DDR2 3 FIFO FIFO Xilinx, Inc. All Rights Reserved. XILINX Xilinx Xilinx Xilinx Xilinx Inc. : Xilinx Xilinx Xilinx XAPP858 (v1.1) japan.xilinx.com 1

2 DDR2 SDRAM DDR2 SDRAM 1 (RAS) (CAS) (WE) (CKE) High (CS) Low DDR2 1 : DDR2 RAS CAS WE 1 L L L 2 L L H 3 (1) L H L 4 L H H 5 H L L 6 H L H 7 /IDLE H H H : 1. A10 High 1 Low DDR2 SDRAM CAS 1 BA1 BA0 BA1 BA0 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 PD WR DLL TM CAS# Latency BT Burst Length A2 A1 A0 Burst Length Others Reserved A11 A10 A9 Write Recovery Others Reserved A6 A5 A4 CAS Latency Others Reserved X858_01_ : 2 japan.xilinx.com XAPP858 (v1.1)

3 DDR2 SDRAM R 2 2 : BA1 BA0 0 0 (MR) 0 1 EMR1 1 0 EMR2 1 1 EMR3 DLL / ODT () CAS AL ( ) OCD ( ) DQS /RDQS/RDQS / OUTPUT / ( 3) OCD 3 : BA1 BA0 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 1 Out RDQS DQS OCD Program R TT Posted CAS R TT ODS DLL 2 (EMR2) 10 (BA1 High BA0 Low) Low 3 (EMR3) 11 (BA1 BA0 High) EMR2 Low DDR2 SDRAM 1. Deselect 200µs 2. CKE ns 4. EMR (2) BA0 Low BA1 High 5. EMR (3) BA0 BA1 High 6. EMR DLL BA1 A0 Low BA0 High 7. DLL DLL A8 Low XAPP858 (v1.1) japan.xilinx.com 3

4 DDR2 SDRAM 11. EMR E7 E8 E9 1 OCD 12. EMR E7 E8 E9 0 OCD DDR2 SDRAM Virtex-5 dp_dly_slct_done IDLE (t RP ) A10 1 DDR2 7.8µs 16 1 auto_ref auto_ref 7.8µs High DDR2 SDRAM t RCD DDR2 SDRAM CAS t RCD BA0 BA1 A 0 A i CAS 4 japan.xilinx.com XAPP858 (v1.1)

5 DDR2 SDRAM R CK CK T 0 T 1 T 2 T 3 T 3n T 4 T 4n T 5 Command READ Address DQS DQS Bank a, Col n RL = 3 (AL = 0, CL = 3) DQ DO n X858_02_ : BA0 BA1 A 0 A i DDR2 SDRAM (RL) 1 (WL) = 1=( +CAS ) 1 3 WL 2 DQS WL CK CK T 0 T 1 T 2 T 2n T 3 T 3n T 4 T 5 Command Write Address Bank a, Col b t DQSS (NOM) DQS DQS t DQSS DQ DI b DM X858_03_ : XAPP858 (v1.1) japan.xilinx.com 5

6 DDR2 SDRAM 4 DDR2 FIFO FIFO Write & Read Datapaths Synthesizable Test Bench DQS/DQ & Read Enable Calibration State Machines Memory Initialization State Machine & Command MUX Physical Layer Memory Interface TOP_TB CK/CK_N Address/Controls Command/Controls DQ DQS DDR2 SDRAM Read/Write Data & Addr FIFOs User Interface Memory Interface Top Controller (Main Command State Machine) Virtex-5 FPGA X858_04_ : DDR2 (DDR2 ) ROM RAM DDR2 SDRAM FIFO FIFO FIFO FIFO 3 FIFO 2 FIFO FIFO 6 japan.xilinx.com XAPP858 (v1.1)

7 R 4 4 : () usr_ip_add_fifo_addr 36 FIFO : Memory Address 31:0], (CS, Bank, Row, Column)[ Reserved [33:32] Command Request [35:34] usr_ip_add_fifo_empty 1 FIFO EMPTY FIFO ctrl_af_rden 1 FIFO ctrl_wdf_rden 1 FIFO FIFO FULL FIFO16 EMPTY FIFO XAPP858 (v1.1) japan.xilinx.com 7

8 5 : Af_addr (Af_addr) ( 5) col_ap_width - 1:0 col_ap_width + row_address 1:col_ap_width col_ap_width + row_address + bank_address 1:col_ap_width + row_address col_ap_width + row_address + bank_address + chip_address 1:col_ap_width + row_address + bank_address 6 6 : CLK State 09 0A 09 0A 09 0A 09 0A 0B ctrl_af_rden ctrl_wdf_rden usr_ip_add_fifo_empty 5 : 4 X858_05_ : 5 09 Burst Write 0A Write Wait 07 Burst Read 0B Write Read 08 Read Wait 8 japan.xilinx.com XAPP858 (v1.1)

9 R DQS DQ Virtex-5 I/O ODDR ODDR (DQ) (DQS) DQS DQ (DQS) CLK ODDR CLK90 DQS DQ 7 16 Write Data Rise D1 DQ Write Data Fall D2 ODDR FPGA Clock (CLK90) X858_06_ : OSERDES CLK0 CLK Forwarded to Memory Device Command WRITE IDLE Strobe (DQS) Data (DQ), OSERDES Output D0 D1 D2 D3 X858_07_ : 4 (DQS) (DQ) XAPP858 (v1.1) japan.xilinx.com 9

10 8 333MHz (667Mb/s) 8 : 333MHz DQS DQS T CLOCK 3000 T MEMORY_DLL_DUTY_CYCLE_DIST DLL ( ) T DATA_PERIOD T DATA_PERIOD % T SETUP T HOLD T PACKAGE_SKEW DQS PCB DQ T JITTER T CLOCK_SKEW-MAX T CLOCK_OUT_PHASE DQS DQ DCM ( ) DCM T PCB_LAYOUT_SKEW : japan.xilinx.com XAPP858 (v1.1)

11 R 2 Virtex-5 I/O ISERDES ISERDES CLK OCLK CLKDIV 3 CLK (DQS) OCLK (FPGA ) CLKDIV ( FPGA ) CLK : BUFIO DQS ISERDES CLK ( 8) OCLK : ISERDES OCLK ODDR CLK CLKfast_90 ISERDES OCLK ODDR CLK OCLK CLKDIV : OCLK CLKDIV OCLK CLKDIV CLKfast_90 IOB CLB DQ IDELAY Q2 User Interface FIFOs Read Data Rising Q1 Read Data Falling CLK OCLK CLKDIV FPGA Clock Delayed DQS Data delay value based on per bit deskew DQS IDELAY BUFIO 8 : IDDR CLB X858_08_ FPGA (DQ) (DQS) FPGA BUFIO DQS CC (Clock-Capable) I/O DQS BUFIO ISERDES CLK BUFIO DQS XAPP858 (v1.1) japan.xilinx.com 11

12 9 333MHz DQS DQ 9 : 333MHz (ps) T CLOCK 3000 T PHASE 1500 DDR T SAMP_BUFIO 350 Virtex-5-3 IOB FF / 150ps T DCD_BUFIO BUFIO T DQSQ + T QHS 580 VT DQS DQ T IDELAYTAP_JIT 20 IDELAY - : 1. T SAMP_BUFIO BUFIO IDELAY IOB DDR VT BUFIO package_skew pcb_layout_skew TDQSQ TQHS 0 ISERDES FPGA DQ ISERDES Q1 Q2 DQS DQ DQ FPGA FPGA DQS DQS 1 DQS DQS FPGA DQS DQS DQS DQ DQS DQS DQ DQS DQ 12 japan.xilinx.com XAPP858 (v1.1)

13 R 9 ISERDES FPGA FPGA Clock DQS at FPGA DQ at FPGA D0 D1 D2 D3 DQS Delayed by BUFIO at IDDR DQ DQ Captured by DQS Domain D0 D1 D2 D3 D0 D2 D1 D3 DQ Recaptured in FPGA Clock Domain D0 Input to Rising FIFO D2 D1 D3 D0 D2 Input to Falling FIFO D1 D3 X858_09_ : : () phy_init_stg1_calib 1 ( ) phy_init_stg2_calib 1 2 ( ) phy_calib_first_calib_done 1 XAPP858 (v1.1) japan.xilinx.com 13

14 10 : () () phy_calib_second_calib_done 1 ctrl_rden 1 FIFO 10 4 CAS 5 0 CLK0 Command READ DQ at Memory Device DQS at Memory Device Delayed DQS at IDDR CLK I/P Delayed DQ at IDDR I/P D0 D1 D2 D3 D0 D1 D2 D3 ctrl_rden Generated by Controller After CAS Latency ISERDES Q2 O/P - Read Data Rising D0 D2 ISERDES Q1 O/P - Read Data Falling D1 D3 WrEn X858_10_ : CAS 5 4 DDR2 SDRAM ctrl_rden CAS CAS ISERDES japan.xilinx.com XAPP858 (v1.1)

15 R Number of Registers Determined During Calibration ctrl_rden WrEn Write Enable to Read Data FIFOs CLK0 X858_11_ : FIFO : FIFO FWFT (First-Word-Fall-Through) FIFO FIFO 2. / 3. write_to_read read_to_write FIFO 4. DDR2 XAPP858 (v1.1) japan.xilinx.com 15

16 rst ~phy_init_done Idle cmd wr Active Active Wait Command Wait Conf conflict wr Burst Write conflict Command Wait wr Write Wait Precharge rd rd conflict rd Precharge Wait auto refresh Burst_Read rd rd conflict Write Bank Conf Auto Refresh Auto Refresh Wait conflict Read_Wait Read Wait Conf wr conflict X858_16_ : DDR2 Virtex-5 DDR2 SDRAM MIG (Memory Interface Generator) CORE Generator TM URL IP 16 japan.xilinx.com XAPP858 (v1.1)

17 R : BUFG 4 IDELAY 200MHz BUFG BUFIO 8 DCM 1-1 XC5VLX50 MT9HTF6472Y-667B3 DDR2 SDRAM SERDES DQS ISERDES FPGA 2006/05/ /01/ XAPP858 (v1.1) japan.xilinx.com 17

Xilinx XAPP485 Spartan-3E FPGA における最大レート 666Mbps でのデシリアライズ、アプリケーション ノート

Xilinx XAPP485 Spartan-3E FPGA における最大レート 666Mbps でのデシリアライズ、アプリケーション ノート XAPP485 (v1.1) 2006 11 10 R : Spartan-3E FPGA Spartan-3E FPGA 666Mbps 1:7 : Nick Sawyer (v1.1) Spartan -3E 666 / (Mbps) 1:7 Spartan-3E 4 5 666Mbps 1/7 Spartan-3E FPGA DCM ( ) DFS ( ) 3.5 DDR ( ) 1:7 DDR

More information

N12866N2P-H.PDF

N12866N2P-H.PDF 16Mx64bits PC133 SDRAM SO DIMM Based on 16Mx16 SDRAM with LVTTL, 4 banks & 8K Refresh (16M x 16bit) /. / 1 A0 ~ A12 BA0, BA1 CK0, CK1 CKE0 /S0 /RAS /CAS /WE DQM0 ~ DQM7 DQ0 ~ DQ63 SA0~2 SDA SCL VCC 3.3

More information

XAPP851 Virtex-5 FPGA デバイスを使用した DDR SDRAM コントローラ

XAPP851 Virtex-5 FPGA デバイスを使用した DDR SDRAM コントローラ XAPP851 (v1.1) 2006 年 7 月 14 日 R アプリケーションノート : Virtex-5 ファミリ Virtex-5 FPGA デバイスを使用した DDR SDRAM コントローラ 本資料は英語版 (v1.1) を翻訳したものです 英語の更新バージョンがリリースされている場合には 最新の英語版を必ずご参照ください 概要 このアプリケーションノートでは Virtex -5 デバイスにインプリメントされる

More information

c 2014 2 t WC 1 2: SRAM 1.2 DRAM DRAM DRAM DRAM 3 4M 1 DRAM 22 1 A0 A10 11 DRAM 22 DIN DOUT 1 DRAM

c 2014 2 t WC 1 2: SRAM 1.2 DRAM DRAM DRAM DRAM 3 4M 1 DRAM 22 1 A0 A10 11 DRAM 22 DIN DOUT 1 DRAM 2014/4/22 1 1.1 SRAM SRAM 1 128K 1M 128K 8 17 8 SRAM CS 1 OE 2 WE 3 CS OE WE V CC V SS 1: SRAM SRAM 2 2 (a) t ACC t RC 1 2 (b) t CSW CS 1 chip select 2 output enable 3 write enable 1 c 2014 2 t WC 1 2:

More information

Test

Test 1 39 41 199 Data Sheet Rev. 1.0 11.02.2003 200-pin DDR SDRAM Module SO-DIMM 1024MB DDR PC 2100 in COB 200-64- Small Outline Dual-In-Line. DRAM DDR- SDRAM : MICRON MT 46V 64M8 T17B V DD 2,5V ±0.2V, V DD

More information

非圧縮の1080p60ビデオをサポートする3Gbps SDIコネクティビティ・ソリューション

非圧縮の1080p60ビデオをサポートする3Gbps SDIコネクティビティ・ソリューション LMH0340,LMH0341 Literature Number: JAJA432 SIGNAL PATH designer Tips, tricks, and techniques from the analog signal-path experts No. 113... 1-5...4... 7 1080p60 3Gbps SDI Mark Sauerwald, SDI Applications

More information

untitled

untitled FPGA SATA AE/ AVNET, INC. : 1921 : 1955 / : 1960 NYSE - AVT ( Sector : Technology ) CEO: Roy Vallee ( : : : 11,000 : KPMG LLP : 6 30 Fortune 500 ( 2006 212 ) InformationWeek 500 ( 2004 3 ) Fortune Top50

More information

Untitled

Untitled R1LV0816ABG -5SI, 7SI 8Mb Advanced LPSRAM (512k word x 16bit) RJJ03C0295-0100 Rev.1.00 2009.12.14 R1LV0816ABG 0.15µm CMOS 524,288 16 RAM TFT R1LV0816ABG R1LV0816ABG 7.5mm 8.5mm BGA (f-bga [0.75mm, 48 ])

More information

Spartan3A Starter Kit による DDR2 SDRAM コントローラの実装

Spartan3A Starter Kit による DDR2 SDRAM コントローラの実装 Spartan3A Starter Kit による DDR2 SDRAM コントローラの 実 装 小 野 雅 晃 筑 波 大 学 システム 情 報 工 学 等 技 術 室 ( 装 置 開 発 班 ) 305-8573 茨 城 県 つくば 市 天 王 台 1-1-1 概 要 Spartan3A Starter Kit に 搭 載 されている FPGA (Field Programmable Gate

More information

R1LV0816ASB データシート

R1LV0816ASB データシート R1LV0816ASB 5SI, 7SI 8Mb Advanced LPSRAM (512k word x 16bit) RJJ03C0292-0100 Rev.1.00 2009.11.30 概 要 R1LV0816ASB は シリコンゲート 0.15µm CMOS プロセス 技 術 を 用 いた 524,288 語 16 ビット 構 成 を 持 ち 単 一 電 源 で 動 作 する 非 同 期

More information

RMWV3216A Series Datasheet

RMWV3216A Series Datasheet 32Mbit 低 消 費 電 力 SRAM (2M word 16bit) R10DS0259JJ0100 Rev.1.00 概 要 RMWV3216A シリーズは 2,097,152 ワード 16 ビット 構 成 の 32M ビットスタティック RAM です Advanced LPSRAM 技 術 を 採 用 し 高 密 度 高 性 能 低 消 費 電 力 を 実 現 しております したがって RMWV3216A

More information

DDR3 SDRAMメモリ・インタフェースのレベリング手法の活用

DDR3 SDRAMメモリ・インタフェースのレベリング手法の活用 WP-01034-1.0/JP DLL (PVT compensation) 90 PLL PVT compensated FPGA fabric 90 Stratix III I/O block Read Dynamic OC T FPGA Write Memory Run Time Configurable Run Time Configurable Set at Compile dq0 dq1

More information

RMLV0816BGBG Datasheet

RMLV0816BGBG Datasheet 8Mbit 低 消 費 電 力 SRAM (512k word 16bit) R10DS0229JJ0200 Rev.2.00 概 要 RMLV0816BGBG は 524,288 ワード 16 ビット 構 成 の 8M ビットスタティック RAM です Advanced LPSRAM 技 術 を 採 用 し 高 密 度 高 性 能 低 消 費 電 力 を 実 現 しております したがって RMLV0816BGBG

More information

A0~A13 BA0, BA1 0~35 CS FN PD, L, U L, U V DD V SS V D V SSQ V REF NC TMS, TDI, TCK, TDO (+2.5 V) ( ) (+1.5V / +1.8 V) ( ) ( ) ( ) 2005-11-08 2/65

A0~A13 BA0, BA1 0~35 CS FN PD, L, U L, U V DD V SS V D V SSQ V REF NC TMS, TDI, TCK, TDO (+2.5 V) ( ) (+1.5V / +1.8 V) ( ) ( ) ( ) 2005-11-08 2/65 TC59LM836DKG-33,-40 MOS CMOS 288M FCRAM2 2,097,152 4 36 TC59LM836DKG CMOS 301,989,888 (FCRAM TM ) TC59LM836DKG 2,097,152 4 36bit / 600M / FCRAM TM DDR SDRAM TC59LM836DKG t CK ( ) TC59LM836DKG -33-40 4.5

More information

「FPGAを用いたプロセッサ検証システムの製作」

「FPGAを用いたプロセッサ検証システムの製作」 FPGA 2210010149-5 2005 2 21 RISC Verilog-HDL FPGA (celoxica RC100 ) LSI LSI HDL CAD HDL 3 HDL FPGA MPU i 1. 1 2. 3 2.1 HDL FPGA 3 2.2 5 2.3 6 2.3.1 FPGA 6 2.3.2 Flash Memory 6 2.3.3 Flash Memory 7 2.3.4

More information

untitled

untitled LatticeECP/EC LatticeXP LatticeEC TM LatticeECP TM LatticeXP TM isplever EBR PFU LatticeECP/EC LatticeXP sysmem RAM(EBR) PFU RAM RAM RAM ROM EBR LUT PFU RAM RAM ROM FIFO EBR RAM PFU RAM 2 isplever IPexpress

More information

cpu2007lectureno2.ppt

cpu2007lectureno2.ppt Cache Cache Cache cache cache 17.10.2007 1 17.10.2007 2 Cache Register:FF circuits Cache:Bipolar,CMOS SRAM Main Storage:SRAM,DRAM Disk Cache:DRAM 17.10.2007 3 SRAM Cell Structure (1 bit) 17.10.2007 4 temporal

More information

1 124

1 124 7 1 2 3 4 5 6 7 8 9 10 11 12 1 124 Phoenix - AwardBIOS CMOS Setup Utility Integrated Peripherals On-Chip Primary PCI IDE [Enabled] IDE Primary Master PIO [Auto] IDE Primary Slave PIO [Auto] IDE Primary

More information

2 1,384,000 2,000,000 1,296,211 1,793,925 38,000 54,500 27,804 43,187 41,000 60,000 31,776 49,017 8,781 18,663 25,000 35,300 3 4 5 6 1,296,211 1,793,925 27,804 43,187 1,275,648 1,753,306 29,387 43,025

More information

TM-m30 詳細取扱説明書

TM-m30 詳細取扱説明書 M00094101 Rev. B Seiko Epson Corporation 2015-2016. All rights reserved. 2 3 4 5 6 7 8 Bluetooth 9 Bluetooth 10 1 11 Bluetooth 12 1 13 1 2 6 5 4 3 7 14 1 1 2 3 4 5 15 16 ONF 1 N O O N O N N N O F N N F

More information

DB0

DB0 IRQ CS# A0 RD# WR# DB0- CPU I/F FIFO/RAM 88 Timing Control Key In Control Scan Counter SHIFT CNTl/STB RL0-# SL0- BD# RESET CLK Display RAM 8 Display Drive OUTB0- OUTA0- RL# RL# RL# RL# RESET RD# WR# GND

More information

26 FPGA 11 05340 1 FPGA (Field Programmable Gate Array) ASIC (Application Specific Integrated Circuit) FPGA FPGA FPGA FPGA Linux FreeDOS skewed way L1

26 FPGA 11 05340 1 FPGA (Field Programmable Gate Array) ASIC (Application Specific Integrated Circuit) FPGA FPGA FPGA FPGA Linux FreeDOS skewed way L1 FPGA 272 11 05340 26 FPGA 11 05340 1 FPGA (Field Programmable Gate Array) ASIC (Application Specific Integrated Circuit) FPGA FPGA FPGA FPGA Linux FreeDOS skewed way L1 FPGA skewed L2 FPGA skewed Linux

More information

DRAM SRAM SDRAM (Synchronous DRAM) DDR SDRAM (Double Data Rate SDRAM) DRAM 4 C Wikipedia 1.8 SRAM DRAM DRAM SRAM DRAM SRAM (256M 1G bit) (32 64M bit)

DRAM SRAM SDRAM (Synchronous DRAM) DDR SDRAM (Double Data Rate SDRAM) DRAM 4 C Wikipedia 1.8 SRAM DRAM DRAM SRAM DRAM SRAM (256M 1G bit) (32 64M bit) 2016.4.1 II ( ) 1 1.1 DRAM RAM DRAM DRAM SRAM RAM SRAM SRAM SRAM SRAM DRAM SRAM SRAM DRAM SRAM 1.2 (DRAM, Dynamic RAM) (SRAM, Static RAM) (RAM Random Access Memory ) DRAM 1 1 1 1 SRAM 4 1 2 DRAM 4 DRAM

More information

プロセッサ・アーキテクチャ

プロセッサ・アーキテクチャ 2. NII51002-8.0.0 Nios II Nios II Nios II 2-3 2-4 2-4 2-6 2-7 2-9 I/O 2-18 JTAG Nios II ISA ISA Nios II Nios II Nios II 2 1 Nios II Altera Corporation 2 1 2 1. Nios II Nios II Processor Core JTAG interface

More information

ハピタス のコピー.pages

ハピタス のコピー.pages Copyright (C) All Rights Reserved. 10 12,500 () ( ) ()() 1 : 2 : 3 : 2 4 : 5 : Copyright (C) All Rights Reserved. Copyright (C) All Rights Reserved. Copyright (C) All Rights Reserved. Copyright (C) All

More information

Copyright 2008 All Rights Reserved 2

Copyright 2008 All Rights Reserved 2 Copyright 2008 All Rights Reserved 1 Copyright 2008 All Rights Reserved 2 Copyright 2008 All Rights Reserved 3 Copyright 2008 All Rights Reserved 4 Copyright 2008 All Rights Reserved 5 Copyright 2008 All

More information

ザイリンクス XAPP928, LVDS /DVI を使用するデジタル ディスプレイ パネル IP のリファレンス デザイン

ザイリンクス  XAPP928, LVDS /DVI を使用するデジタル ディスプレイ パネル IP のリファレンス デザイン : Spartan-3E FPGA XAPP928 (v1.1) 2007 4 19 LVDS/DVI IP Spartan-3E HW-SPA3E-DISP-DK-UNI-G (v1.1) LCD TV IP Spartan -3E FPGA 1 DVI (CTC) (PGC) (IDE) (LVDS TX) DVI TX Spartan-3E DIP IP DVI Interface Color

More information

if clear = 1 then Q <= " "; elsif we = 1 then Q <= D; end rtl; regs.vhdl clk 0 1 rst clear we Write Enable we 1 we 0 if clk 1 Q if rst =

if clear = 1 then Q <=  ; elsif we = 1 then Q <= D; end rtl; regs.vhdl clk 0 1 rst clear we Write Enable we 1 we 0 if clk 1 Q if rst = VHDL 2 1 VHDL 1 VHDL FPGA VHDL 2 HDL VHDL 2.1 D 1 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; regs.vhdl entity regs is clk, rst : in std_logic; clear : in std_logic; we

More information

DS90LV011A 3V LVDS 1 回路入り高速差動出力ドライバ

DS90LV011A 3V LVDS 1 回路入り高速差動出力ドライバ 3V LVDS Single High Speed Differential Driver Literature Number: JAJS962 Single High Speed Differential Driver 19961015 23685 ds200149 Input Voltage changed to 3.6V from 5V Updated DC and AC typs basic

More information

USBの解説.PDF

USBの解説.PDF 1 USB Topology Host (Node) USB USB USB get ( )set ( ) 2 USB (1) Wire USB IC USB (2) Windows USB (3) USB OUT IN USB FIFO USB FIFO0 3 IN/OUT IN OUT USB USBVer1.1 1.5Mbps/12Mbps 12Mbs 1.5Mbps/12Mbps 12Mbps

More information

1 138

1 138 5 1 2 3 4 5 6 7 8 1 138 BIOS Setup Utility MainAdvancedSecurityPowerExit Setup Warning Item Specific Help Setting items on this menu to incorrect values may cause your system to malfunction. Select 'Yes'

More information

高速データ変換

高速データ変換 Application Report JAJA206 V+ R 5 V BIAS Q 6 Q R R 2 Q 2 Q 4 R 4 R 3 Q 3 V BIAS2 Q 5 R 6 V Ω Q V GS + R Q 4 V+ Q 2 Q 3 + V BE V R 2 Q 5 R Op Amp + Q 6 V BE R 3 Q 7 R 4 R 2 A A 2 Buffer 2 ± Ω Ω R G V+ Q.4.2

More information

DS90CP04 1.5 Gbps 4x4 LVDS Crosspoint Switch (jp)

DS90CP04 1.5 Gbps 4x4 LVDS Crosspoint Switch (jp) 1.5 Gbps 4x4 LVDS Crosspoint Switch Literature Number: JAJS984 1.5Gbps 4 4 LVDS 4 4 (LVDS) ( ) 4 4:1 4 1 MODE 4 42.5Gb/s LVDS 20010301 33020 23900 11800 ds200287 2007 12 Removed preliminary. Removed old

More information

LM9822 3 Channel 42-Bit Color Scanner Analog Front End (jp)

LM9822 3 Channel 42-Bit Color Scanner Analog Front End (jp) LM9822 LM9822 3 Channel 42-Bit Color Scanner Analog Front End Literature Number: JAJS680 LM9822 3 42 LM9822 AFE CIS CCD CDS / LM9822 14 6MHz ADC 600 / CCD CDS CCD CIS TTL/CMOS 14 6MHz 5V 5% I/O 3.3V 10%

More information

1000 Copyright(C)2009 All Rights Reserved - 2 -

1000 Copyright(C)2009 All Rights Reserved - 2 - 1000 Copyright(C)2009 All Rights Reserved - 1 - 1000 Copyright(C)2009 All Rights Reserved - 2 - 1000 Copyright(C)2009 All Rights Reserved - 3 - 1000 Copyright(C)2009 All Rights Reserved - 4 - 1000 Copyright(C)2009

More information

untitled

untitled 1 4 4 6 8 10 30 13 14 16 16 17 18 19 19 96 21 23 24 3 27 27 4 27 128 24 4 1 50 by ( 30 30 200 30 30 24 4 TOP 10 2012 8 22 3 1 7 1,000 100 30 26 3 140 21 60 98 88,000 96 3 5 29 300 21 21 11 21

More information

1. 3 1.1.....3 1.2... 3 1.3... 5 2. 6 3. 8 4. Beryll 9 4.1... 9 4.2... 9 4.3... 10 4.4... 10 5. Beryll 14 5.1 Cyclone V GX FPGA... 14 5.2 FPGA ROM...

1. 3 1.1.....3 1.2... 3 1.3... 5 2. 6 3. 8 4. Beryll 9 4.1... 9 4.2... 9 4.3... 10 4.4... 10 5. Beryll 14 5.1 Cyclone V GX FPGA... 14 5.2 FPGA ROM... Mpression Beryll Board Revision 1.0 2014/2 2014/2 Mpression by Macnica Group http://www.m-pression.com 1. 3 1.1.....3 1.2... 3 1.3... 5 2. 6 3. 8 4. Beryll 9 4.1... 9 4.2... 9 4.3... 10 4.4... 10 5. Beryll

More information

Triple 2:1 High-Speed Video Multiplexer (Rev. C

Triple 2:1 High-Speed Video Multiplexer (Rev. C www.tij.co.jp OPA3875 µ ± +5V µ RGB Channel OPA3875 OPA3875 (Patented) RGB Out SELECT ENABLE RED OUT GREEN OUT BLUE OUT 1 R G B RGB Channel 1 R1 G1 B1 X 1 Off Off Off 5V Channel Select EN OPA875 OPA4872

More information

JAJP.indd

JAJP.indd Agilent Data Sheet www.agilent.co.jp/find/pcie 2 Gen 2 Ready TCL Windows DCOM Agilent E2960B N2X E2960A PCIe TM 2.0 GUI PCIe 2.0 E2960B API E2960AGen 1 API Gen 1 Gen2 PCI Express Gen 1 E2960B PCI Express

More information

untitled

untitled http://www.riskdatabank.co.jp The of Japan, Ltd. All rights reserved. 2 The of Japan, Ltd. All rights reserved. 3 The of Japan, Ltd. All rights reserved. 4 The of Japan, Ltd. All rights reserved. 5 The

More information

特 長 LPDDR SDRAM LPDDR NVM mobile-ddr DRAM ボール グリッド ミッドバス プロービング 法 による 反 射 を 除 去 できます コネクタ アレイ(BGA)パッケージの 信 号 アクセス を 提 供 します プロービング 法 で 必 要 なボード スペースやト

特 長 LPDDR SDRAM LPDDR NVM mobile-ddr DRAM ボール グリッド ミッドバス プロービング 法 による 反 射 を 除 去 できます コネクタ アレイ(BGA)パッケージの 信 号 アクセス を 提 供 します プロービング 法 で 必 要 なボード スペースやト W2637A W2638A W2639A ロジック アナライザ/オシロスコープ 用 LPDDR BGA プローブ Data sheet 概 要 W2637A W2638A W2639A LPDDR BGA プローブを 使 用 することにより オシロスコープやロジック アナライ ザを BGA パッケージに 直 接 接 続 でき ます LPDDR BGA プ ロ ー ブ と Agilent 16900

More information

42

42 41 42 43 44 45 46 47 48 9,527 1,012 331 58 84 90 126 84 106 133 1,012 531 87 82 122 132 108 531 2,037 123 236 935 529 104 110 2,037 498 1,359 417 100 106 78 92 66 133 110 167 423 84 1,359 109 98 150 60

More information

- 2 Copyright (C) 2006. All Rights Reserved.

- 2 Copyright (C) 2006. All Rights Reserved. - 2 Copyright (C) 2006. All Rights Reserved. 2-3 Copyright (C) 2006. All Rights Reserved. 70-4 Copyright (C) 2006. All Rights Reserved. ...1...3...7...8 1...9...14...16 2...18...20...21 3...22...23...23...24

More information

23回会社説明会資料(HP用)

23回会社説明会資料(HP用) FFG Part FFG 09 09 1 20074 Core Core Bank Bank 170 50 32 12 68 IT 4050 4050 Core Core Value Value Part Part 2006 3 06/3 06/12 06/3 30.0% 4.5% 25.5% 26.2% 0.7% 47,500 6,300 41,200 42,200

More information

Audiophile USB

Audiophile USB Audiophile USB User's Guide Version 4.0 Avid Technology K.K. M-Audio Macintosh Support : mac-support@m-audio.co.jp Windows Support : win-support@m-audio.co.jp www.m-audio.co.jp Audiophile USB Audiophile

More information

ご飯調査報告書ver13境界線のみ.ppt

ご飯調査報告書ver13境界線のみ.ppt Q. 1 All Reserved by Kyodosenden Q. RST UP VP WP OP QP!" #$%!" #$%!" #$%!" #$%!" #$% & ' ( )*+, 73.3 -*., 70.8 /,01,2)*+, 69.7 34561* 63.5 789 63.4 :;< /,01,2)*+, 75.9 )*+, 75.0 -*., 71.7 =)1, 63.6 789

More information

MSM51V18165F

MSM51V18165F OKI 2008 10 1 OKI OKI OKI 2008 10 1 OKI 193-8550 550-1 http://www.okisemi.com/jp/ OKI MSM51V18165F FJDD51V18165F-03 2005 6 3 1,048,576-Word 16-Bit DYNAMIC RAM : EDO MSM51V18165F CMOS 1,048,576 16 4 2 CMOS

More information

1

1 005 11 http://www.hyuki.com/girl/ http://www.hyuki.com/story/tetora.html http://www.hyuki.com/ Hiroshi Yuki c 005, All rights reserved. 1 1 3 (a + b)(a b) = a b (x + y)(x y) = x y a b x y a b x y 4 5 6

More information

1 142

1 142 7 1 2 3 4 5 6 7 8 1 142 PhoenixBIOS Setup Utility MainSystem DevicesSecurityPowerOthersBootExit System Time: [XX:XX:XX] Item Specific Help System Date: [XX/XX/XXXX] Floppy Drive: 1.44MB, 3 1 / 2" Hard

More information

Tril Book3.3_J

Tril Book3.3_J PRELIMINARY USERS GUIDE 2003 Spectrasonics. All rights reserved. Japanese Edition Media Integration, Inc. Your Serial Number TABLE OF CONTENTS USERS GUIDE Frequently Asked Questions 2 Introduction 6 Mac

More information

(c) 2013 TOYOTA DIGITAL CRUISE, INC. All Rights Reserved.

(c) 2013 TOYOTA DIGITAL CRUISE, INC. All Rights Reserved. (c) 2013 TOYOTA DIGITAL CRUISE, INC. All Rights Reserved. (c) 2013 TOYOTA DIGITAL CRUISE, INC. All Rights Reserved. (c) 2013 TOYOTA DIGITAL CRUISE, INC. All Rights Reserved. (c) 2013 TOYOTA DIGITAL CRUISE,

More information

自動シャットタ<3099>ウンクイックインストールカ<3099>イト<3099>.indb

自動シャットタ<3099>ウンクイックインストールカ<3099>イト<3099>.indb OMRON Corporation. 2011 All Rights Reserved. 2 3 4 5 6 7 8 9 10 11 12 13 14 15 title Red Hat Enterprise Linux Server (2.6.18-8.el5xen serial) root (hd0,1) kernel /xen.gz-2.6.18-8.el5 console=vga xencons=ttys16

More information

端 子 図 (BOTTOM View) 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 U GND GND HLDAK# HLDRQ# FIRDIN# RTCRST# IRDOUT# POWERON VDD3 GNT0# REQ0# REQ2# PAR CBE0 CBE2 GND GND U T GND TXD RXD JTMS LEDOUT# JTCK JTDI/RMODE

More information

Microsoft PowerPoint - NxLec-2010-11-01.ppt

Microsoft PowerPoint - NxLec-2010-11-01.ppt 2010 年 後 学 期 レポート 問 題 計 算 機 アーキテクチャ 第 二 (O) 4. シングルサイクルプロセッサの 実 装 とパイプライン 処 理 大 学 院 情 報 理 工 学 研 究 科 計 算 工 学 専 攻 吉 瀬 謙 二 kise _at_ cs.titech.ac.jp S321 講 義 室 月 曜 日 5,6 時 限 13:20-14:50 1 1. 1から100までの 加 算

More information

.......p...{..P01-48(TF)

.......p...{..P01-48(TF) 1 2 3 5 6 7 8 9 10 Act Plan Check Act Do Plan Check Do 11 12 13 14 INPUT OUTPUT 16 17 18 19 20 21 22 23 24 25 26 27 30 33 32 33 34 35 36 37 36 37 38 33 40 41 42 43 44 45 46 47 48 49 50 51 1. 2. 3.

More information

PowerPoint プレゼンテーション

PowerPoint プレゼンテーション LSI Web Copyright 2005 e-trees.japan, Inc. all rights reserved. 2000 Web Web 300 Copyright 2005 e-trees.japan, Inc. all rights reserved. 2 LSI LSI ASIC Application Specific IC LSI 1 FPGA Field Programmable

More information

untitled

untitled FutureNet Microsoft Corporation Microsoft Windows Windows 95 Windows 98 Windows NT4.0 Windows 2000, Windows XP, Microsoft Internet Exproler (1) (2) (3) COM. (4) (5) ii ... 1 1.1... 1 1.2... 3 1.3... 6...

More information

Copyright All Rights Reserved. -2 -!

Copyright All Rights Reserved. -2 -! http://ameblo.jp/admarketing/ Copyright All Rights Reserved. -2 -! Copyright All Rights Reserved. -3- Copyright All Rights Reserved. -4- Copyright All Rights Reserved. -5 - Copyright All Rights Reserved.

More information

Copyright Qetic Inc. All Rights Reserved. 2

Copyright Qetic Inc. All Rights Reserved. 2 Copyright Qetic Inc. All Rights Reserved. 2 Copyright Qetic Inc. All Rights Reserved. 4 35% Copyright Qetic Inc. All Rights Reserved. 9 Copyright Qetic Inc. All Rights Reserved. 11 Copyright Qetic

More information

untitled

untitled TC78S6FTG TC78S6FTG TC78S6FTG 2 PWM 1-2 W1-2 2W1-24W1-2 (1) V CC 2.7~5.5 6 V VM 2.5~15 18 V : (2) / STBY = Low ENABLE = Low STBY = High ENABLE = High 1. 1. A (peak) 1 TC78S6FTG 2. PD-Ta Ta 85 Power dissipation

More information

CacheBusのご紹介

CacheBusのご紹介 高性能メモリコントローラ Multiple Cache Memory Controller MC 2 の紹介 ArchiTek 株式会社 2011.10.28 用途によって異なる メモリアーキテクチャへの要求 同時動作帯域 メモリ構成 コストマッピング プロセス レイアウト 検証 開発期間 メモリアーキテクチャの 必要機能を統合 従来のシステム例 提案するシステム例 CPU DSP CPU DSP

More information

httpredchk-j.pdf

httpredchk-j.pdf LocalDirector での HTTP リダイレクションの 設 定 方 法 (サーバ のアベイラビリティをチェックする) 目 次 概 要 ネットワーク ダイアグラム サーバのアベイラビリティをチェックする HTTP リダイレクションの 設 定 方 法 show コマンドとその 出 力 例 show version コマンド show configuration コマンド show statistics

More information

- 2 Copyright (C) 2009. All Rights Reserved.

- 2 Copyright (C) 2009. All Rights Reserved. - 2 Copyright (C) 2009. All Rights Reserved. - 3 Copyright (C) 2009. All Rights Reserved. - 4 Copyright (C) 2009. All Rights Reserved. - 5 Copyright (C) 2009. All Rights Reserved. - 6 Copyright (C) 2009.

More information

Microsoft Word - 最終版 バックせどりismマニュアル .docx

Microsoft Word - 最終版 バックせどりismマニュアル .docx ism ISM ISM ISM ISM ISM ISM Copyright (c) 2010 All Rights Reserved. Copyright (c) 2010 All Rights Reserved. Copyright (c) 2010 All Rights Reserved. ISM Copyright (c) 2010 All Rights Reserved. Copyright

More information

16soukatsu_p1_40.ai

16soukatsu_p1_40.ai 2 2016 DATA. 01 3 DATA. 02 4 DATA. 03 5 DATA. 04 6 DATA. 05 7 DATA. 06 8 DATA. 07 9 DATA. 08 DATA. 09 DATA. 10 DATA. 11 DATA. 12 DATA. 13 DATA. 14 10 11 12 13 COLUMN 1416 17 18 19 DATA. 15 20 DATA. 16

More information

DS04-21361-4

DS04-21361-4 Cypress () FUJITSU SEMICONDUCTOR DATA SHEET DS4 236 4 ASSPDTS Bi-CMOS PLL (. GHz PLL) MB5F7SL MB5F7SL,, MHz 2 PLL (Phase Locked Loop) LSI Bi CMOS, 5 ma (VCC 2.7 V), VCC 2.4 V,.5 ma, 6 ma 2, MB5F7SL,, MHz

More information

untitled

untitled 130105ィ 09ィ 3. 03ィ 08ィ ィャ02ィー0804 BIOS 00 05ィー06ィヲ 0005ィ 0902 ィャ04 0708ィィ09ィーィョ07ィィィャ ィコ 0102ィーィ 05ィケィェ06ィャィョ 08ィ 0909ィャ06ィー0802ィェィィ06 07ィ 08ィ ィャ02ィー080609 BIOS Setup, 07060006090608ィィィャ 06 0906040102ィヲ09ィー09ィィィィ

More information

how-to-decide-a-title

how-to-decide-a-title Contents 3 4 5 6 8 13 13 14 14 15 15 18 19 Copyright 2014 All Rights Reserved. 2 / 21 URL AdobeReader ( ) http://www.adobe.co.jp/products/acrobat/readstep2.html Copyright 2014 All Rights Reserved. 3 /

More information

= hυ = h c λ υ λ (ev) = 1240 λ W=NE = Nhc λ W= N 2 10-16 λ / / Φe = dqe dt J/s Φ = km Φe(λ)v(λ)dλ THBV3_0101JA Qe = Φedt (W s) Q = Φdt lm s Ee = dφe ds E = dφ ds Φ Φ THBV3_0102JA Me = dφe ds M = dφ ds

More information

ハイ・パフォーマンス カタログコネクティビティ・ソリューション

ハイ・パフォーマンス カタログコネクティビティ・ソリューション TM Technology for Innovators 1 C O N T E N T S 2 CIS 3 4 XIO2000A PCI EXPRESS TO PCI BRIDGE XIO2000 TM (MicroStar BGA ) XIO2000AZHH 175 (RoHS) Now Now Now XIO2000AZZZ 201 (RoHS) Now Now Now 5 XIO2200A

More information

Page 1

Page 1 ... 1... 3... 4... 6 0100... 8 0102... 11 0103 FTP... 12 0105... 13 0109... 14... 15 0130... 16 0150 STD... 17 0154 TXT... 18 0170... 19 0180 1... 20 0190 2... 21 0196 3... 22 0200... 23 0300... 24 0500

More information

URL AdobeReader http://www.adobe.co.jp/products/acrobat/readstep2.html - 2 Copyright (C) 2008. All Rights Reserved.

URL AdobeReader http://www.adobe.co.jp/products/acrobat/readstep2.html - 2 Copyright (C) 2008. All Rights Reserved. URL AdobeReader http://www.adobe.co.jp/products/acrobat/readstep2.html - 2 Copyright (C) 2008. All Rights Reserved. - 3 Copyright (C) 2008. All Rights Reserved. ASP() ASP PayPal - 4 Copyright (C) 2008.

More information

cover1.indd

cover1.indd OMRON Corporation. 2010 All Rights Reserved. Power Credit UPS PowerAct Pro Ver.4.x PA PowerAct Pro PA UPS Power Credit 2 3 4 5 6 7 8 9 10 11 12 13 title Red Hat Enterprise Linux Server (2.6.18-8.el5xen

More information

R70_Software_Manual_JP1.3

R70_Software_Manual_JP1.3 R70 Ethernet CAN (1.3 JP) R70 Ethernet CAN Version 1.3 JP, 08/2008, DOC01816 Copyright 2008 by d&b audiotechnik GmbH; all rights reserved. d&b audiotechnik GmbH Eugen-Adolff-Strasse 134, D-71522 Backnang,

More information

nakayama15icm01_l7filter.pptx

nakayama15icm01_l7filter.pptx Layer-7 SDN SDN NFV 50 % 3 MVNO 1 2 ICM @ 2015/01/16 2 1 1 2 2 1 2 2 ICM @ 2015/01/16 3 2 Service Dependent Management (SDM) SDM Simple Management of Access-Restriction Translator Gateway (SMART-GW) ICM

More information

Mvk-xf6k.pm6

Mvk-xf6k.pm6 1 2 3 MVK-XF6K 25 1 2 26 MVK-XF6K 3 MVK-XF6K 27 1 2 3 4 28 MVK-XF6K 1 2 3 4 MVK-XF6K 29 1 2 30 MVK-XF6K 1 2 MVK-XF6K 31 1 2 32 MVK-XF6K 3 4 MVK-XF6K 33 MEMO STANDARD COMS SETUP BIOS FEATURES SETUP BIOS

More information

S: E: O: C: V : 5

S: E: O: C: V : 5 ( ) 2004 1 S: E: O: C: V : 5 1 1 2 2 2.1.................................... 2 2.2........................ 2 2.3........................... 3 3 7 3.1.................................... 7 3.2....................................

More information

FileMaker Server Getting Started Guide

FileMaker Server Getting Started Guide FileMaker Server 11 2004-2010 FileMaker, Inc. All Rights Reserved. FileMaker, Inc. 5201 Patrick Henry Drive Santa Clara, California 95054 FileMaker FileMaker, Inc. FileMaker, Inc. FileMaker FileMaker,

More information

untitled

untitled mitsuya Copyright (C) 2007. All Rights Reserved. 1/1 mitsuya Copyright (C) 2007. All Rights Reserved. 2/2 mitsuya Copyright (C) 2007. All Rights Reserved. 3/3 mitsuya Copyright (C) 2007. All Rights Reserved.

More information

はじめに

はじめに hp rp2400 white paper hp-ux ... 2 hp server rp2400... 2 hp 2400... 3 rp2470... 3 rp2430... 3 hp... 4... 5... 6... 7... 7 I/O... 7 I/O... 9... 9... 9... 10 hp... 10... 10... 10... 11... 11 ECC... 11...

More information

PBASIC 2.5 PBASIC 2.5 $PBASIC directive PIN type New DEBUG control characters DEBUGIN Line continuation for comma-delimited lists IF THEN ELSE * SELEC

PBASIC 2.5 PBASIC 2.5 $PBASIC directive PIN type New DEBUG control characters DEBUGIN Line continuation for comma-delimited lists IF THEN ELSE * SELEC PBASIC 2.5 PBASIC 2.5 BASIC Stamp Editor / Development System Version 2.0 Beta Release 2 2.0 PBASIC BASIC StampR PBASIC PBASIC PBASIC 2.5 Parallax, Inc. PBASIC 2.5 PBASIC 2.5 support@microbot-ed.com 1

More information

1 1 2 2 2-1 2 2-2 4 2-3 11 2-4 12 2-5 14 3 16 3-1 16 3-2 18 3-3 22 4 35 4-1 VHDL 35 4-2 VHDL 37 4-3 VHDL 37 4-3-1 37 4-3-2 42 i

1 1 2 2 2-1 2 2-2 4 2-3 11 2-4 12 2-5 14 3 16 3-1 16 3-2 18 3-3 22 4 35 4-1 VHDL 35 4-2 VHDL 37 4-3 VHDL 37 4-3-1 37 4-3-2 42 i 1030195 15 2 10 1 1 2 2 2-1 2 2-2 4 2-3 11 2-4 12 2-5 14 3 16 3-1 16 3-2 18 3-3 22 4 35 4-1 VHDL 35 4-2 VHDL 37 4-3 VHDL 37 4-3-1 37 4-3-2 42 i 4-3-3 47 5 52 53 54 55 ii 1 VHDL IC VHDL 5 2 3 IC 4 5 1 2

More information

1 122

1 122 6 1 2 3 4 5 6 1 122 PhoenixBIOS Setup Utility MainAdvancedSecurityPowerExit MainSystem DevicesSecurityBootExit System Time: [XX:XX:XX] [XX:XX:XX] System Date: [XX/XX/XX] [XX/XX/XXXX] Item Specific Help

More information

R1EX24256BSAS0I/R1EX24256BTAS0I データシート

R1EX24256BSAS0I/R1EX24256BTAS0I データシート R1EX24256BSAS0I R1EX24256BTAS0I Two-wire serial interface 256k EEPROM (32-kword 8-bit) R10DS0003JJ0400 Rev.4.00 R1EX24xxx 2 EEPROM ROM MONOS CMOS 64 1.8V 5.5V 2 (I 2 C ) 400kHz 2.0μA (max) 1.0mA (max)

More information

Copyright Fujisawa City, All rights Reserved. ~ 15.53 38.23 10.0 84 15 15 15 15 15 20122411 ( ) ( ) 1.5 1.6 1.9 3.5 H9.5 H9.10 H11.5 H11.6 H11.6 H12.7 H14.2 H15.10 H16.4 H17.3 H25.7 H26.1 1 17 66

More information

untitled

untitled FXLI Discussion Paper 2009-001 2009 3 1998 1.2.3. 3 2 1998 2 1998 2 25 4. 5.6. 3 2009 Fuji Xerox Learning Institute Inc. All rights reserved. 1 1. 3 (1) 3 (2) 4 (3) 5 2. 7 (1) 7 (2) 9 (3) 11 3. 12 (1)

More information

102

102 5 102 5 103 q w 104 e r t y 5 u 105 q w e r t y u i 106 o!0 io!1 io q w e r t y 5 u 107 i o 108 q w e q w e r 5 109 q w 110 e r t 5 y 111 q w e r t y u 112 i q w e r 5 113 q w e 114 r t 5 115 q w e 116

More information

091118ET2009発表資料

091118ET2009発表資料 20091118 2009 2009.11.18 #1 1. DDR3-SDRAM 2. PCI Express Gen2 3. LSI 4. BGA 2009 2009.11.18 #2 Vtt Zs Rs Z0 Rt ZL Z0 ZsRs = Z0 Z0=Rt 2009 2009.11.18 #3 FR4 r =4.5 @1MHz 0 eff C 0 eff 141mm/nsec 7.1nsec/m

More information

HA1631S01/02/03/04シリーズ データシート

HA1631S01/02/03/04シリーズ データシート H1631S1/2/3/4 CMOS (/ ) R3DS85JJ5 Rev.5. 215.7.1 H1631S1/2/3/4 CMOS IC 1.8V H1631S1/2 H1631S3/4 CMPK-5 SOP-8 1/8 H1631S1/3 : I DDtyp = 5μ () H1631S2/4 : I DDtyp = 5μ () : V DD = 1.8 5.5V : V IOmax = 5mV

More information

消火まえがき.qxd

消火まえがき.qxd 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 1100 1200 1300 1400 1500 1600 1700 1800 1900 2000 2100 1032MHz 1489MHz 1895MHz 2150MHz 142 143 144 145 146 147

More information

9BBH3A8_P0000

9BBH3A8_P0000 02 Yamaha CSR Report 2007 03 Yamaha CSR Report 2007 04 Yamaha CSR Report 2007 Yamaha CSR Report 2007 05 06 Yamaha CSR Report 2007 Yamaha CSR Report 2007 07 08 Yamaha CSR Report 2007 09 Yamaha CSR Report

More information