PIC24F Family Reference Manual

Size: px

Start display at page:

Download "PIC24F Family Reference Manual"

さあしゃおまた
7 years ago
Views:

1 第章ハイライト本章では次のトピックについて説明します.1 のアドレスマッププログラムカウンタからのデータアクセスデータ空間からのプログラム空間可視化への書き込みテーブル命令の動作フラッシュプログラミング動作レジスタマップ関連するアプリケーションノート改版履歴 Microchip Technology Inc. Advance Information DS39715A_JP - ページ -1

2 PIC2F ファミリリファレンスマニュアル.1 のアドレスマップ PIC2F デバイスは図 -2 に示すような最大 M x 2 ビットまでのアドレス空間を持つことができますこのプログラム空間をアクセスするためには 3 つの方法がありますビットのプログラムカウンタ (PC) による方法 2. テーブルリード (TBLRD)) とテーブルライト (TBLWT) 命令による方法 3. の任意の 32 K バイトセグメントをデータメモリアドレス空間にマッピングする方法マップはユーザープログラム空間とコンフィギュレーション空間に分けられますユーザープログラム空間 (000000h ~ 7FFFFFh) には RESET ベクタ割り込みベクタテーブルが含まれますデバイスコンフィギュレーションレジスタとデバイス ID 空間はコンフィギュレーション空間にマッピングされていますコンフィギュレーションビットとデバイス ID はこれらの場所から読み出すことができフラッシュコンフィギュレーションワードに望む値をプログラムすることでコンフィギュレーションビットをセットまたはクリアすることができますチップに実装されたの先頭の 2 ワードはコンフィギュレーション情報として予約されていますデバイスリセット時にコンフィギュレーション情報が対応するコンフィギュレーションレジスタにコピーされますコンフィギュレーションビットの詳細は 32.2 項デバイスコンフィギュレーションを参照して下さい.1.1 の構成空間はワードアドレスのブロックとして構成されていますこれは 2 ビット幅として扱われますが各のアドレスを上位ワードと下位ワードとし上位ワードの上位バイトは実装されていないとして考えた方が適切です下位ワードは常に偶数アドレスで上位ワードは奇数アドレス ( 図 -1) ですアドレスは常に下位ワードのワードへ配置されていてコード実行中にはアドレスは 2 ずつ増減します図 -1 の構成上位ワードアドレス上位ワード下位ワード PC のアドレス ( 下位ワードアドレス ) h h h h h h 00000h h ファントムバイト ( 読むと 0 ) 命令幅 DS39715A_JP - ページ -2 Advance Information 2007 Microchip Technology Inc.

3 第章 (1) 図 -2 プログラム空間メモリマップの例リセット GOTO 命令リセット GOTO アドレス予約発振器異常トラップベクタアドレスエラートラップベクタスタックエラートラップベクタ算術エラートラップベクタ予約予約予約割り込みベクタ割り込みベクタ 1 ~ 割り込みベクタテーブル ~ 割り込みベクタ 52 割り込みベクタ E 割り込みベクタ ~ ~ 割り込みベクタ FC 割り込みベクタ FE ユーザーメモリ空間予約予約予約発振器異常トラップベクタアドレスエラートラップベクタスタックエラートラップベクタ算術エラートラップベクタ予約予約予約割り込みベクタ割り込みベクタ 1 ~ ~ 代替割り込みベクタテーブル割り込みベクタ C 割り込みベクタ E 割り込みベクタ ~ ~ 割り込みベクタ FE 割り込みベクタユーザーフラッシュ (8K 命令 ) (2) 017FFE (2) 未実装 ( 読むと 0 ) FFFFE コンフィギュレーションメモリ空間予約データコンフィギュレーションレジスタ予約デバイス ID (2) F7FFFE F80000 F8000E F80010 FEFFFE FF0000 FFFFFE 注 1 メモリ範囲のサイズは比例していません 2 ユーザーフラッシュとフラッシュコンフィギュレーションメモリ間のアドレス境界は PIC2F デバイスにより異なります詳細は対応するデバイスのデータシートを参照して下さい 2007 Microchip Technology Inc. Advance Information DS39715A_JP - ページ -3

4 PIC2F ファミリリファレンスマニュアル.2 プログラムカウンタ PC( プログラムカウンタ ) はデータ空間アドレスとの整合性をとるために LSb を 0 にセットし 2 づつインクリメントします連続する命令ワードは PC<221> により M 空間にアドレスされますそれぞれの命令ワードは 2 ビット幅ですアドレスの LSb(PC<0>) はをプログラム空間可視化でデータ空間としてアクセスする場合あるいはテーブル命令でアクセスする場合のためにバイト選択ビットとして予約されています PC による命令フェッチのときにはバイト選択ビットは不要です従って PC<0> は常に 0 にセットされます命令フェッチの例を図 -3 に示します PC<221> を 1 づつインクリメントするのは PC<220> に 2 を加えることと同等である点に注意してください図 -3 命令フェッチの例 2 ビット 23 ユーザー +1 (1) 空間 0x 命令ラッチ 23 命令プログラムカウンタ (PC) x7FFFFE 注 1 PC<221> のインクリメントは PC<220> + 2 と同じこと.3 からのデータアクセスとデータメモリ空間の間のデータ転送に使用される方法として 2 つの方法がありますそれは特別なテーブル命令によるものとデータ空間の上位半分に 32K バイトのプログラム空間ページを再マッピングするものの 2 つです TBLRDL と TBLWTL 命令はデータ空間を経由することなくプログラム空間内のアドレスの下位ワード (lsw) を直接読み書きできるのでアプリケーションによっては非常に有利です TBLRDH と TBLWTH 命令はプログラムワードの上位 8 ビットをデータとしてアクセスする唯一の方法です.3.1 テーブル命令のまとめテーブル命令セットはプログラム空間とデータ空間の間でバイトまたはワードサイズのデータを移動するために提供されますテーブル読み出し命令は空間からデータメモリへの読み出しに使用されますテーブル書き込み命令によりデータメモリを空間へ書き込むことができます注テーブル命令の詳細なコード例が第 5 章フラッシュメモリ動作にあります使用できる種のテーブル命令は次の通りです TBLRDL テーブル読み出し下位 TBLWTL テーブル書き込み下位 TBLRDH テーブル読み出し上位 TBLWTH テーブル書き込み上位 DS39715A_JP - ページ - Advance Information 2007 Microchip Technology Inc.

5 第章テーブル命令ではは隣り合って存在する 2 つの 16 ビットワード幅のアドレス空間として見なされ図 - に示すようにそれらは同じアドレス範囲となります TBLRDL と TBLWTL はの下位ワード (lsw) をアクセスし TBLRDH と TBLWTH は上位ワード (msw) をアクセスしますは2 ビット幅ですのでこの後者の空間の上位のバイトはアドレスは可能ですが存在しませんしたがってファントムバイトと呼ばれます図 - テーブル操作の上位下位アドレス範囲 PC アドレス x x x x ファントムバイト ( 読むと 0 ) 上位テーブルアドレス範囲下位テーブルアドレス範囲.3.2 テーブルアドレスの生成すべてのテーブル命令では W レジスタアドレス値は 8 ビットのテーブルページアドレスポインタ TBLPAG と連結され図 -5 に示すように 23 ビットの有効プログラム空間アドレスおよびバイト選択ビットを構成します W レジスタから与えられるプログラム空間アドレスは 15 ビットありますので内のデータテーブルページは 32K ワードです図 -5 テーブル操作用のアドレスの生成 TBLPAG<7> はユーザー / コンフィギュレーション空間を選択する EA<0> はバイト選択 TBLPAG EA TBLPAG からの 8 ビット Wn からの 16 ビット 2 ビットの EA 2007 Microchip Technology Inc. Advance Information DS39715A_JP - ページ -5

6 PIC2F ファミリリファレンスマニュアル.3.3 の下位ワードアクセス TBLRDL と TBLWTL 命令はデータの下位 16 ビットをアクセスするために使用されます W レジスタアドレスの LSb はワード幅テーブルアクセス用としては無視されますバイト幅アクセスでは W レジスタアドレスの LSb はどちらのバイトを読み出すかを決定します図 -6 に TBLRDL と TBLWTL 命令でアクセスされるデータ領域を示します図 -6 プログラムデータテーブルのアクセス (lsw) PC アドレス x x x x ファントムバイト ( 読むと 0 ) TBLRDL.W TBLRDL.B (Wn<0> = 0) TBLRDL.B (Wn<0> = 1).3. の上位ワードアクセス TBLRDH と TBLWTH 命令はデータの上位 8 ビットをアクセスするために使用されますこれらの命令はまたワードまたはバイトアクセスモードの直交性をサポートしますが図 -7 に示すようにデータの上位バイトは常に 0 を返します図 -7 プログラムデータテーブルのアクセス (MSB) TBLRDH.W PC アドレス x x x x TBLRDH.B (Wn<0> = 0) ファントムバイト ( 読むと 0 ) TBLRDH.B (Wn<0> = 1).3.5 へのデータ保存アプリケーションの多くはデータ保存時にはが 16 ビット幅のデータメモリとして見えるようにし上位バイト (P<2316>) はデータとしては使われないと仮定していますプログラムデータの上位バイトは NOP (0x00 または 0xFF) または不正命令コード (0x3F) としてデバイスが偶発的に格納データを実行してしまうことを防止するようにします TBLRDH と TBLWTH 命令はデータを圧縮して格納する必要があるアプリケーションのため主にアレイのプログラム / ベリファイのために提供されています DS39715A_JP - ページ -6 Advance Information 2007 Microchip Technology Inc.

7 第章. データ空間からのプログラム空間可視化 PIC2F データメモリアドレス空間の上位 32K バイトはオプションで 16K ワードプログラム空間ページにマッピングすることができますこの動作モードはプログラム空間可視化 (PSV) と呼び特別な命令 ( 例えば TBLRD TBLWT 命令 ) を使用することなくデータ空間から格納された定数データに透明性のあるアクセスをすることができます..1 PSV 構成プログラム空間可視化は PSV ビット (CORCON<2>) をセットすることで有効になります CORCON レジスタの説明は第 2 章項 CPU にあります PSV が有効になるとデータメモリマップの上位半分 ( 上位側アドレスのデータメモリ ) にあるそれぞれのデータ空間アドレスはプログラムアドレスに直接マッピングされます ( 図 -8 参照 ) が PSV ウインドウで 2 ビットプログラムワードの下位 16 ビットにアクセスできますデータの上位 8 ビットは装置の堅牢性を維持するために構成的に無効命令または NOP になるようにプログラムする必要がありますテーブル命令だけがそれぞれのワードの上位 8 ビットを読み出す方法を提供します図 -9 項プログラム空間可視化のアドレス生成方法は PSV アドレスがどのように生成されるかを示しています PSV アドレスの下位 15 ビットは有効アドレスを含む W レジスタから提供されます W レジスタの最上位ビットは有効アドレスを形成するためには使用されませんその代わり最上位ビットはプログラム空間からの PSV アクセスを実行するかデータメモリ空間からの通常アクセスを実行するかを特定します 0x8000 以上の W レジスタ有効アドレスが使用されると PSV が有効な時はデータアクセスは空間から行われます W レジスタ実効アドレスが 0x8000 より小さい場合はすべてのアクセスがデータメモリから行われます残りのアドレスビットは図 -9 項プログラム空間可視化のアドレス生成方法に示すように PSVPAG レジスタ (PSVPAG<70>) により与えられます PSVPAG ビットは W レジスタの下位 15 ビットと結合され 23 ビットのアドレスを形成するための有効アドレスを保持します PSV は空間内の値をアクセスするときのみに使用されますユーザーコンフィギュレーション内の値をアクセスするためにはデーブル命令を使わなければなりません W レジスタ値の最下位ビットはバイト選択ビットとして使用され PSV を使用した命令がバイトまたはワードモード動作できるようにします 2007 Microchip Technology Inc. Advance Information DS39715A_JP - ページ -7

8 PIC2F ファミリリファレンスマニュアル図 -8 プログラム空間可視化の動作プログラム空間 0x データ空間 0x0000 EA<15> = 1 PSVPAG 0x01 0x x xFFFF データの上位 8 ビットはプログラム空間可視化では読み出すことができないデータ読み出し 0x017FFF 図 -9 プログラム空間可視化のアドレス生成方法 23 ビット選択 1 Wn PSVPAG レジスタ 8 ビット 15 ビット Wn<0> はバイト選択 23 ビット EA DS39715A_JP - ページ -8 Advance Information 2007 Microchip Technology Inc.

9 第章..2 PSV タイミング PSV を使用する命令は命令実行に 2 つの追加命令サイクルを必要としますただし MOV 命令 (MOV.D も含む ) は命令実行に1つだけの追加命令サイクルとなりますこの追加サイクルはバス上の PSV データをフェッチするために使用されます..2.1 REPEAT ループ内での PSV 使用 REPEAT ループ内で PSV を使用する命令ではアクセスからのデータアクセスのための追加命令サイクルを無くすことができその結果実行時間のオーバーヘッドがありませんただし次のような REPEAT ループ内での命令の繰り返しでは実行完了に 2 命令サイクルのオーバーヘッドを招きます最初の繰り返し最後の繰り返し割り込みによりループを抜け出す前の命令実行割り込み処理後にループに戻るときの命令実行..2.2 PSV と命令ストール PSV を使用したときの命令ストールについての詳細は第 2 章 CPU を参照して下さい.5 への書き込みこの項ではフラッシュへのプログラミングテクニックについて説明します PIC2F デバイスはユーザーコードを実行するための内蔵プログラマブルフラッシュメモリを持っていますこのメモリに書き込むにはつの方法があります実行時自己プログラミング (RTSP) インサーキットシリアルプログラミング (ICSP ) 改良インサーキットシリアルプログラミング (EICSP) JTAG プログラミング RTSP はユーザーソフトウェアで実行されます ICSP と EICSP はデバイスとのシリアルデータ接続で実行され RTSP よりかなり高速のプログラミングができます RTSP テクニックは本項で説明しています ICSP と EICSP プロトコルの詳細は PIC2FJXXXGA0XX Flash Programming Specification (DS39768) を参照してくださいマイクロチップのウエブサイト ( からダウンロードできます JTAG プログラミングについては IEEE , の IEEE Standard Test Access Port and Boundary Scan Architecture のプログラミングの章に定義されています 2007 Microchip Technology Inc. Advance Information DS39715A_JP - ページ -9

10 PIC2F ファミリリファレンスマニュアル.6 テーブル命令の動作テーブル命令は PIC2F デバイスの空間とデータメモリ空間の間のひとつのデータ転送手段を提供しますフラッシュのプログラミング中に使用されるテーブル命令の概略については本項の中に記述されていますつの基本的なテーブル命令があります TBLRDL テーブル読み出し下位 TBLRDH テーブル読み出し上位 TBLWTL テーブル書き込み下位 TBLWTH テーブル書き込み上位 TBLRDL と TBLWTL 命令は空間のビット <150> に対しての読み書きに使用され TBLRDL と TBLWTL はワードもしくはバイトモードでをアクセスできます TBLRDHとTBLWTH 命令は空間のビット <2316> に対しての読み書きをするために使用され TBLRDH と TBLWTH はワードもしくはバイトモードでをアクセスできますは 2 ビット幅しかありませんので TBLRDH と TBLWTH 命令はの存在しない上位バイトをアドレッシングすることができてしまいますこのバイトはファントムバイトと呼ばれますファントムバイトを読んでも 0x00 が戻るだけでありファントムバイトに書き込んでも影響はありません 2 ビットのは並列した 2 つの 16 ビットの空間と見なされ両空間は同じアドレス範囲を共有します従って TBLRDL と TBLWTL 命令は下位の空間 (PM<150>) をアクセスし TBLRDH と TBLWTH 命令は上位の空間 (PM<3116>) をアクセスします PM<312> への読み書きはファントム ( 未実装 ) バイトへのアクセスになりますバイトモードにおいて任意のテーブル命令が使用される時にはテーブルアドレスの最下位ビットはバイト選択ビットとして使用されます最下位ビットは空間の上位もしくは下位のどちらのバイトをアクセスするかを決定します図 -10 にテーブル命令を使用してがどのようにアドレッシングされるかを示します 2 ビットのアドレスは TBLPAG<70> ビットとテーブル命令で指定される W レジスタの有効アドレス (EA) で構成されます図 -10 には 2 ビットのプログラムカウンタも参考として示します EA の上位 23 ビットは位置の選択に使用されますバイトモードのテーブル命令では W レジスタの EA の最下位ビットは 16 ビットワードのどちらのバイトをアドレスするかを選ぶために使用されます 1 はビット <158> を 0 はビット <70> を選択します W レジスタの EA の最下位ビットはワードモードのテーブル命令では無視されますアドレスに加えてテーブル命令は W レジスタ ( またはメモリ位置への W ポインタ ) の指定も行いますそれは書き込まれるべきデータのソースとなったりもしくは読み出し用の読み出し先となりますバイトモードでのテーブル書き込み動作では作業ソースレジスタのビット <158> は無視されます DS39715A_JP - ページ -10 Advance Information 2007 Microchip Technology Inc.

11 第章図 -10 テーブルレジスタのアドレッシングプログラムカウンタを使用する 0 2 ビットプログラムカウンタ 0 作業レジスタ EA テーブル命令が使用する 1/0 TBLPAG レジスタ 8 ビット 16 ビットユーザー / コンフィギュレーション空間の選択 2 ビット EA バイト選択.6.1 テーブル読み出し命令の使い方テーブル読み出しには 2 つのステップが必要です第一に TBLPAG レジスタと W レジスタの 1 つを使用してアドレスポインタを設定しますそれからそのアドレス位置にあるの内容を読み出しますテーブル命令を使ったの読み出し次のコード例はテーブル命令のワード / バイトモードを使ってどのようにからワードを読み出すかを示しています例 -1 ワードモードの読み出し ; Setup the address pointer to program space MOV #tblpage(prog_addr),w0 ; get table page value MOV W0,TBLPAG ; load TBLPAG register MOV #tbloffset(prog_addr),w0 ; load address LS word ; Read the program memory location TBLRDH [W0],W3 ; Read high byte to W3 TBLRDL [W0],W ; Read low word to W Equivalent C Code int addroffset; int VarWord; int VarWord1; { } TBLPAG = ((PROG_ADDR & 0x7F0000)>>16); addroffset = (PROG_ADDR & 0x00FFFF); asm("tblrdh.w [%1], %0" "=r"(varword1) asm("tblrdl.w [%1], %0" "=r"(varword) "r"(addroffset)); "r"(addroffset)); 注すべての作業レジスタは使用する前に保存すること 2007 Microchip Technology Inc. Advance Information DS39715A_JP - ページ -11

12 PIC2F ファミリリファレンスマニュアル例 -2 バイトモードの読み出し ; Setup the address pointer to program space MOV #tblpage(prog_addr),w0 ; get table page value MOV W0,TBLPAG ; load TBLPAG register MOV #tbloffset(prog_addr),w0 ; load address LS word ; Read the program memory location TBLRDH.B [W0],W3 ; Read high byte to W3 TBLRDL.B [W0++],W ; Read low byte to W TBLRDL.B [W0++],W5 ; Read middle byte to W5 Equivalent C Code int addroffset; char VarByte1; char VarByte2; char VarByte3; { TBLPAG = ((PROG_ADDR & 0x7F0000)>>16); addr = (PROG_ADDR & 0x00FFFF); asm("tblrdl.b [%1], %0" "=r"(localvarbyte1) "r"(addroffset)) ; // Read low byte asm("tblrdl.b [%1], %0" "=r"(localvarbyte2) "r"(addroffset +1)) ;//Read middle byte asm("tblrdh.b [%1], %0" "=r"(localvarbyte3) "r"(addroffset)) ; // Read high byte } 注すべての作業レジスタは使用する前に保存すること DS39715A_JP - ページ -12 Advance Information 2007 Microchip Technology Inc.

13 第章例 -1 と例 -2 のコード例では下位バイトの読み出しの後置インクリメントにより作業レジスタ内のアドレスが + 1 されますこれにより EA<0> は 1 となり 3 番目の書き込み命令で真中のバイトにアクセスします最後の後置インクリメントにより W0 は偶数アドレスにもどり次の位置を指します注 PIC2F 用のマイクロチップアセンブラには tblpage() と tbloffset() 擬似命令が提供されていますこれらの擬似命令はアドレス値からテーブル命令用の TBLPAG と W レジスタの適切な値を選択します詳しくは MPLAB ASM 30, MPLAB LINK30 and Utilities User s Guide (DS51317) を参照してください.6.2 テーブル書き込み命令の使い方テーブル書き込み保持ラッチテーブル書き込み命令は不揮発性に直接書き込みはしません代わりにテーブル書き込み命令は書き込みデータを保持ラッチにロードします保持ラッチはメモリ空間上にマッピングされておらずテーブル命令だけがアクセスできますすべての保持ラッチにデータがロードされたら特別な命令シーケンスを実行することにより実際のメモリプログラミング動作が開始されますさらに詳細な情報については個別デバイスのデータシートを参照して下さいワード / バイトモードでの 1 個のラッチへの書き込み方ワードモードで 1 個のラッチに書き込むには次のコードシーケンスが使用できます例 -3 ワードモード書き込み ; Setup the address pointer to program space MOV #tblpage(prog_addr),w0 ; get table page value MOV W0,TBLPAG ; load TBLPAG register MOV #tbloffset(prog_addr),w0 ; load address LS word ; Load write data into W registers MOV #PROG_LOW_WORD,W2 MOV #PROG_HI_BYTE,W3 ; Perform the table writes to load the latch TBLWTL W2, [W0] TBLWTH W3, [W0++] Equivalent C Code int VarWord1 = 0xXXXX; int VarWord2 = 0xXXXX; int addroffset; { TBLPAG = ((PROG_ADDR & 0x7F0000)>>16); addroffset = (PROG_ADDR & 0x00FFFF); asm("tblwtl %1, [%0]" "=r"(addroffset) "d"(varword)) ; asm("tblwth %1, [%0]" "=r"(addroffset) "d"(varword1)) ; } 注すべての作業レジスタは使用する前に保存することこの例では W3 の上位バイトの内容はファントムバイト位置に書き込まれるので関係ありません W0 は 2 番目の TBLWTH 命令の後で 2 だけ後置インクリメントされ次の位置に書き込む準備をします 2007 Microchip Technology Inc. Advance Information DS39715A_JP - ページ -13

14 PIC2F ファミリリファレンスマニュアルバイトモードで 1 個のラッチに書き込むには次のコードシーケンスが使用できます例 - バイトモードの書き込み ; Setup the address pointer to program space MOV #tblpage(prog_addr),w0 ; get table page value MOV W0,TBLPAG ; load TBLPAG register MOV #tbloffset(prog_addr),w0 ; load address LS word ; Load data into working registers MOV #LOW_BYTE,W2 MOV #MID_BYTE,W3 MOV #HIGH_BYTE,W ; Write data to the latch TBLWTH.B W, [W0] ; write high byte TBLWTL.B W2, [W0++] ; write low byte TBLWTL.B W3, [W0++] ; write middle byte Equivalent C Code char VarByte1 = 0xXX; char VarByte2 = 0xXX; char VarByte3 = 0xXX; { TBLPAG = ((PROG_ADDR & 0x7F0000)>>16); addr = (PROG_ADDR & 0x00FFFF); asm("tblwtl.b %1, [%0]" "=r"(addr) "d"(varbyte1)) ;//Low Byte asm("tblwth.b %1, [%0]" "=r"(addr) "d"(varbyte3)) ;//Upper Byte addr++; asm("tblwtl.b %1, [%0]" "=r"(addr) "d"(varbyte2)) ;//Middle Byte } 注すべての作業レジスタは使用する前に保存すること上記コード例では下位バイトに書き込みを行う際の後置インクリメントにより W0 のアドレスが + 1 されますこれにより 3 番目の書き込み命令で真中のバイトにアクセスするため EA<0>= l が設定されます最後の後置インクリメントにより W0 は偶数アドレスに戻り次の位置を示します DS39715A_JP - ページ -1 Advance Information 2007 Microchip Technology Inc.

15 第章.6.3 実行時自己プログラミング (RTSP) RTSP によりユーザーコードでフラッシュの内容を変更できます RTSP は TBLRD ( テーブル読み出し ) と TBLWT ( テーブル書き込み ) 命令および NVM コントロールレジスタを使用して遂行することができます RTSP によりユーザーはの 8 行 (6x8 = 512 命令 ) を一度に消去できデータの 1 行 (6 命令 ) を一度にプログラムできます RTSP の動作 PIC2F フラッシュメモリアレイは 6 命令つまり 192 バイトの行で構成されています RTSP によりユーザーは一度に 8 行のブロック (512 命令 ) を消去でき一度に 6 命令をプログラムできます 8 行の消去ブロックと 1 行の書き込みブロックはのはじめから端を揃えて配置されそれぞれ 1536 バイトと 192 バイトが境目となりますは 6 命令のプログラミングデータを保持できる保持バッファを内蔵しています実際のプログラミング動作前に書き込みデータを順番にバッファにロードします命令ワードは常に 6 境界のグループでロードします RTSP プログラミングの基本のシーケンスはテーブルポインタを設定してから TBLWT 命令で連続してバッファにロードしますプログラミングは NVMCON レジスタの制御ビットをセットすることで実行されます全部で 6 個の TBLWTL と TBLWTH 命令が命令のロードに必要とされますすべてのテーブル書き込み動作はバッファに書くだけなので 1 ワード書き込み (2 命令サイクル ) です各行のプログラミングにはプログラミングサイクルが必要です注行ブロック保持ラッチの数はデバイスごとに異なります実際の数についてはそのデバイス個別のデータシートを参照して下さい.6. 制御レジスタプログラムフラッシュメモリの読み書きには NVMCON と NVMKEY という 2 個の SFR が使用されます NVMCON レジスタ ( レジスタ -1) ではどのブロックを消去するかどのメモリタイプの書き込みかそしてプログラミングサイクルの開始を制御します NVMKEY は書き込み専用レジスタで書き込み保護に使われますプログラムや消去シーケンスを開始するにはユーザーは NVMKEY レジスタに 55h と AAh を連続して書き込む必要があります.6..1 NVMCON レジスタ NVMCON レジスタはフラッシュと EEPROM のプログラム / 消去動作の主制御レジスタですこのレジスタは消去動作あるいはプログラム動作のどちらを実行するかを選択したりプログラムや消去サイクルを開始するために使われます NVMCON レジスタをレジスタ -1 に示します NVMCON の下位バイトは実行される NVM 動作のタイプを構成します 2007 Microchip Technology Inc. Advance Information DS39715A_JP - ページ -15

16 PIC2F ファミリリファレンスマニュアルレジスタ -1 NVMCOM 不揮発性フラッシュメモリ制御レジスタ R/SO-0 (1) R/W-0 (1) R/W-0 (1) U-0 U-0 U-0 U-0 U-0 WR WREN WRERR ビット 15 ビット 8 U-0 R/W-0 (1) U-0 U-0 R/W-0 (1) R/W-0 (1) R/W-0 (1) R/W-0 (1) ERASE NVMOP3 (2) NVMOP2 (2) NVMOP1 (2) NVMOP0 (2) ビット 7 ビット 0 凡例 SO = 設定のみ R = 読み出し可 W = 書き込み可 U = 未実装 ( 読むと 0 -n = POR 後の値 1 = セット 0 = クリア x = 不定 bit 15 WR 書き込み制御ビット (1) 1 = フラッシュメモリのプログラムまたは消去を開始する動作は自己のタイミングで行われ動作完了するとハードウェアでクリアされる 0 = プログラムまたは消去が完了し実行中ではない bit 1 WREN 書き込み有効化ビット (1) 1 = フラッシュのプログラム / 消去動作を有効とする 0 = フラッシュのプログラム / 消去動作を禁止する bit 13 WRERR 書き込みシーケンスエラーフラグビット (1) 1 = 不適切なプログラムまたは消去シーケンスが行われたか中断された ( ビットはWRビットをセットしようとすると常に自動的にセットされる ) 0 = プログラムまたは消去動作が正常に完了した bit 12-7 未実装読むと 0 bit 6 ERASE 消去 / プログラム有効化ビット (1) 1 = NVMOP3NVMOP0 で指定された消去動作を次の WR コマンドで実行する 0 = NVMOP3NVMOP0 で指定されたプログラム動作を次の WR コマンドで実行する bit 5- 未実装読むと 0 bit 3-0 NVMOP3NVMOP0 NVM 動作選択ビット (2) 1111 = メモリバルク消去動作 (ERASE = 1) または動作なし (ERASE = 0) (3) 0011 = メモリワードプログラム動作 (ERASE = 0) または動作なし (ERASE = 1) 0010 = メモリページ消去動作 (ERASE = 1) または動作なし (ERASE = 0) 0001 = メモリ行プログラム動作 (ERASE = 0) または動作なし (ERASE = 1) 注 1 これらのビットは POR でのみリセットされる 2 NVMOP3NVMOP0 の他の組み合わせはすべて未実装 3 この動作は ICSP モードのみで有効 DS39715A_JP - ページ -16 Advance Information 2007 Microchip Technology Inc.

17 第章.6..2 NVMKEY レジスタ NVMKEY は書き込み専用レジスタで偶発的にフラッシュメモリが書き込まれたり消去されたりすることを防止するために使用されますプログラムまたは消去シーケンスを開始するには次のステップを示した順序で正確に実行する必要があります 1. NVMKEY に 0x55 を書き込む 2. NVMKEY に 0xAA を書き込む 3. 2 つの NOP 命令を実行するこのシーケンス後にNVMCONレジスタへの書き込みが1 命令サイクルだけ許可されますほとんどの場合ユーザーはプログラムまたは書き込みサイクルを始めるためには NVMCON レジスタの WR ビットを単純にセットして下さい割り込みはこのアンロックシーケンスの間は禁止して下さい次のコード例はアンロックシーケンスがどのように実行されるかを示したものです例 -5 アンロックシーケンスの実行 ; PUSH SR ; Disable interrupts, if enabled MOV #0x00E0,W0 IOR SR MOV #0x55,W0 MOV #0xAA,W0 MOV W0,NVMKEY MOV W0,NVMKEY ; NOP not required BSET NVMCON,#WR ; Start the program/erase cycle NOP NOP POP SR ; Re-enable interrupts Equivalent C Code NVMKEY = 0x55; NVMKEY = 0xAA; NVMCONbits.WR=1; Nop(); Nop(); 注すべての作業レジスタは使用する前に保存することそのほかのプログラミング例については.7 項フラッシュプログラミング動作を参照して下さい 2007 Microchip Technology Inc. Advance Information DS39715A_JP - ページ -17

18 PIC2F ファミリリファレンスマニュアル.7 フラッシュプログラミング動作 RTSP モードで内蔵フラッシュをプログラミングあるいは消去するためには完全なプログラミングシーケンスを実行する必要がありますプログラミング動作は標準で ms (1) かかりこの動作が完了するまでの間プロセッサはストール ( 待ち状態 ) となります WR ビット (NVMCON<15>) をセットすると動作を開始し WR ビットは動作完了で自動的にクリアされます注 1 プログラミング時間はデバイスごとに異なります正確な値についてはそのデバイスの個別データシートを参照して下さいフラッシュプログラミング動作は次の不揮発性メモリ (NVM) 制御レジスタで行います NVMCON NVMKEY.7.1 フラッシュプログラミングアルゴリズムユーザーはプログラムフラッシュメモリを行単位でプログラムできますこのためには対応する行を含む 8 行単位の消去ブロックを消去する必要があります一般的な手順は次の通りです 1. の 8 行 (512 命令 ) を読み出してデータ RAM に保存する 2. RAM 内のプログラムデータを新データで更新する 3. ブロックを消去する a) ブロック消去のコンフィギュレーションをするため NVMOP ビット (NVMCOM<30>) を 0010 にセットする ERASE (NVMCOM<6>) ビットと WREN (NVMCOM<1>) ビットをセットする b) 消去するブロックの開始アドレスを TBLPAG と W レジスタにセットする c) 55h を NVMKEY に書く d) AAh を NVMKEY に書く e) WR ビット (NVMCOM<15>) をセットする消去サイクルが開始され CPU は消去サイクルの間ストールする消去が完了すると WR ビットが自動的にクリアされる. データ RAM 内の最初の 6 命令をバッファに書き込む (.5 項への書き込み参照 ) 5. プログラムブロックをフラッシュメモリに書き込む a) 行プログラミングのコンフィギュレーションをするために NVMOP ビットを 0001 にセットする ERASE ビットをクリアし WREN ビットをセットする b) 55h を NVMKEY に書く c) AAh を NVMKEY に書く d) WR ビットをセットプログラミングサイクルが開始され CPU は書き込みサイクルの間ストールするフラッシュへの書き込み完了で WR ビットが自動的にクリアされる 6. TBLPAG の値をインクリメントしてデータ RAM 内ブロックの次の 6 命令をステップと 5 を繰り返して書き込み 512 命令すべてがフラッシュメモリに書き戻されるまで繰り返す偶発的な動作を防止するためいかなる消去あるいはプログラム動作に対しても NVMKEY への書き込み起動シーケンスを使用しなければなりませんプログラミングコマンドを実行後はプログラミング動作が完了するまで待つ必要がありますプログラミングシーケンスを開始した後の 2 命令サイクルは.6..2 項 NVMKEY レジスタに示したように NOP とする必要があります注 1 フラッシュメモリプログラミングのより詳しいリファレンスコードはそのデバイスの個別のデータシートを参照して下さい 2 行ブロック保持ラッチの数はデバイスごとに異なります実際の数についてはそのデバイスの個別のデータシートを参照して下さい DS39715A_JP - ページ -18 Advance Information 2007 Microchip Technology Inc.

19 2007 Microchip Technology Inc. Advance Information DS39715A_JP- ページレジスタマップ PIC2F のに関連する特殊機能レジスタのまとめを表 -1 に示しますファイル名ビット 15 ビット 1 表 -1 に関連する特殊機能レジスタ (1) ビット 13 ビット 12 ビット 11 ビット 10 ビット 9 ビット 8 ビット 7 ビット 6 ビット 5 ビットビット 3 ビット 2 ビット 1 ビット 0 TBLPAG テーブルページアドレスポインタ 0000 NVMCON WR WREN WRERR ERASE NVMOP3 NVMOP2 NVMOP1 NVMOP NVMKEY NVMKEY<70> 0000 凡例 = 未実装で読むと 0 リセット後の値は 16 進数で示す注 1 メモリマップの詳細はそのデバイスの個別のデータシートを参照して下さい 2 リセット後の値は POR のみを示すリセット後の値はリセット時のメモリ書き込みまたは消去動作状態に依存しますリセット後 (2) 第章

20 PIC2F ファミリリファレンスマニュアル.9 関連するアプリケーションノートこの項ではマニュアルのこの章に関連するアプリケーションノートをリストアップしますこれらのアプリケーションノートは特に PIC2F デバイスファミリー用に書かれているわけではありませんがその概念は適切であり変更あるいは制限事項も考慮に入れて使用可能です現状に関連するアプリケーションノートは次の通りですタイトルアプリケーションノート # 現在関連するアプリケーションノートはありません注 PIC2F ファミリデバイスに関するその他のアプリケーションノートやコード例についてはマイクロチップウェブサイト ( をご覧下さい DS39715A_JP - ページ -20 Advance Information 2007 Microchip Technology Inc.

21 第章.10 改版履歴リビジョン A (2007 年 1 月 ) 本文書の初版リリース 2007 Microchip Technology Inc. Advance Information DS39715A_JP - ページ -21

22 第章 2007 Microchip Technology Inc. Advance Information DS39715A_JP - ページ -22

39733a.fm

39733a.fm 注意 : この日本語版文書は参考資料としてご利用ください最新情報は必ずオリジナルの英語版をご参照願いますセクション 45. 拡張データ空間 (EDS) を備えたデータメモリハイライト本セクションには下記の主要項目を記載しています 45.1 はじめに... 45-2 45.2 データメモリの構成... 45-3 45.3 拡張データ空間... 45-7 45.4 データ配置... 45-14