?????????UART

Save this PDF as:
 WORD  PNG  TXT  JPG

Size: px
Start display at page:

Download "?????????UART"

Transcription

1 参考資料

2 µ NC D4 D3 D2 D1 D0 RI DCD DSR CTS NC D5 D6 D7 RCLK NC SIN SOUT CS0 CS1 CS2 BAUDOUT NC MR OUT1 DTR RTS OUT2 INTRPT RXRDY A0 A1 A2 NC NC XIN XOUT WR1 WR2 V SS RD1 RD2 NC DDIS TXRDY ADS VCC NC 2

3 RHB PACKAGE (TOP VIEW) DSR DCD RI V CC D0 D1 D2 D NC NC RD1 V SS WR1 XOUT XIN NC D4 NC D5 D6 D7 SIN SOUT CS2 CTS MR DTR RTS INTRPT A0 A1 A2 3

4 4

5 5

6 6 Receiver Buffer Register Divisor Latch (LS) Divisor Latch (MS) Baud Generator Receiver FIFO Line Status Register Transmitter Holding Register Modem Control Register Modem Status Register Line Control Register Transmitter FIFO Interrupt Enable Register Interrupt Identification Register FIFO Control Register Select and Control Logic Interrupt Control Logic S e l e c t Data Bus Buffer BAUDOUT SIN RCLK SOUT CTS DTR DSR DCD RI OUT1 OUT2 INTRPT A0 28 D(7-0) Internal Data Bus A1 A2 CS0 CS1 CS2 ADS MR RD1 RD2 WR1 WR2 DDIS TXRDY XIN XOUT RXRDY S e l e c t Receiver Shift Register Receiver Timing and Control Transmitter Timing and Control Transmitter Shift Register Modem Control Logic V CC V SS Power Supply RTS 32 Autoflow Control (AFE)

7 7 Receiver Buffer Register Divisor Latch (LS) Divisor Latch (MS) Baud Generator Receiver FIFO Line Status Register Transmitter Holding Register Modem Control Register Modem Status Register Line Control Register Transmitter FIFO Interrupt Enable Register Interrupt Identification Register FIFO Control Register Select and Control Logic Interrupt Control Logic S e l e c t Data Bus Buffer SIN SOUT CTS DTR DSR DCD RI INTRPT A0 19 D(7-0) 5-3, Internal Data Bus A1 A2 CS2 MR RD1 WR1 XIN XOUT S e l e c t Receiver Shift Register Receiver Timing and Control Transmitter Timing and Control Transmitter Shift Register Modem Control Logic V CC V SS Power Supply RTS 21 Autoflow Control (AFE)

8 8

9 9

10 I/O 10

11 11

12 ± ± ± 12

13 µ ± µ µ ± µ 13

14 µ ± µ 14

15 µ パラメータ 略号 図番 テスト条件 最小 最大 単位 15

16 16

17 17

18 N t w1 t w2 XIN t d1 t d2 BAUDOUT (1/1) t d1 t d2 BAUDOUT (1/2) t w3 t w4 BAUDOUT (1/3) BAUDOUT (1/N) (N > 3) 2 XIN Cycles (N -2) XIN Cycles 18

19 t w5 ADS t su1 t h1 A0 A2 Valid Valid t su2 t h2 CS0, CS1, CS2 Valid Valid t h3 t w6 t d4 t h4 t d5 t d6 WR1, WR2 Active t su3 t h5 D7 D0 Valid Data 19

20 t w5 ADS t su1 t h1 A0 A2 Valid Valid t su2 t h2 CS0, CS1, CS2 Valid Valid t h6 t d8 t d7 t w7 t h7 t d9 RD1, RD2 Active t dis(r) t dis(r) DDIS t d10 t d11 D7 D0 Valid Data 20

21 RCLK 8 CLKs t d12 Sample Clock TL16C450 Mode: SIN Start Data Bits 5-8 Parity Stop Sample Clock INTRPT (data ready) t d13 t d14 INTRPT (RCV error) RD1, RD2 (read RBR) Active RD1, RD2 (read LSR) Active t d14 21

22 SIN Data Bits 5-8 Stop Sample Clock Trigger Level INTRPT (FCR6, 7= 0, 0) (FIFO at or above trigger level) (FIFO below trigger level) INTRPT Line Status Interrupt (LSI) t d13 (see Note A) t d14 t d14 RD1 (RD LSR) Active RD1 (RD RBR) Active 22

23 SIN Stop Sample Clock Time-Out or Trigger Level Interrupt t d13 (see Note A) t d14 (FIFO at or above trigger level) (FIFO below trigger level) Line Status Interrupt (LSI) Top Byte of FIFO t d13 t d14 RD1, RD2 (RD LSR) RD1, RD2 (RD RBR) Active Previous Byte Read From FIFO Active RD1 (RD RBR) Active SIN (first byte) Stop See Note A Sample Clock t d13 (see Note B) t d14 RXRDY 23

24 RD1 (RD RBR) SIN (first byte that reaches the trigger level) Active See Note A Sample Clock t d13 (see Note B) t d14 RXRDY 24

25 WR1 (WR THR) Byte 1 SOUT Data Parity Stop Start t d20 t d21 TXRDY WR1 (WR THR) Byte 16 SOUT Data Parity Stop Start t d20 t d21 TXRDY FIFO Full 25

26 WR2 (WR MCR) t d22 t d22 RTS, DTR, OUT1, OUT2 CTS, DSR, DCD t d23 INTRPT (modem) t d24 RD2 (RD MSR) t d23 RI t su4 CTS t d25 SOUT Midpoint of Stop Bit Midpoint of Stop Bit SIN t d26 t d27 RTS RD1 (RD RBR) 26

27 Midpoint of Data Bit 0 SIN 15th Character 16th Character t d28 t d29 RTS RD1 (RD RBR) C P U B u s D7 -D0 MEMR or I/OR MEMW or I/ON INTR RESET A0 A1 A2 D7 -D0 RD1 WR1 INTRPT MR A0 A1 A2 TL16C550D (UART) SOUT SIN RTS DTR DSR DCD CTS RI EIA-232-D Drivers and Receivers ADS XIN CS L WR2 RD2 CS2 XOUT MHz CS1 BAUDOUT H CS0 RCLK 27

28 C P U B u s D7 -D0 MEMR or I/OR MEMW or I/ON INTR RESET A0 A1 A2 D7 -D0 RD1 WR1 INTRPT MR A0 A1 A2 TL16C550D (UART) SOUT SIN RTS DTR DSR DCD CTS RI EIA-232-D Drivers and Receivers XIN MHz CS CS2 XOUT WR Receiver Disable WR1 TL16C550D (UART) Microcomputer System Data Bus Data Bus D7 -D0 8-Bit Bus Transceiver Driver Disable DDIS 28

29 TL16C550D XIN 14 Alternate Crystal Control A16 -A23 CPU Address Decoder A16-A CS0 CS1 CS2 XOUT BAUDOUT RCLK ADS RSI/ABT ADS MR DTR RTS OUT1 OUT AD0-AD7 A0-A2 PHI1 AD0-AD15 PHI2 Buffer D0-D7 RI DCD DSR CTS PHI1 PHI2 ADS TCU RSTO RD WR AD0-AD RD1 WR1 RD2 WR2 SOUT SIN INTRPT TXRDY DDIS RXRDY GND (V SS ) V CC EIA-232-D Connector 29

30 TL16C550D XIN 10 Alternate Crystal Control A16 -A23 A16 -A23 XOUT 11 Address Decoder 8 CS2 CPU ADS DTR RTS RSI/ABT 23 MR AD0 -AD7 A0-A2 PHI1 AD0-AD15 PHI2 Buffer D0-D7 RI DCD DSR CTS PHI1 PHI2 ADS TCU RSTO RD WR AD0 -AD RD1 WR1 SOUT SIN INTRPT GND 9, 13 2, 28 (V SS ) V CC 7 1 EIA-232-D Connector 30

31 31

32 レジスタ アドレス 0 DLAB = 0 0 DLAB = 0 1 DLAB = DLAB = 1 1 DLAB = 1 ビット番号 レシーバ バッファ レジスタ ( 読み取りのみ ) トランスミッタ ホールディング レジスタ ( 書き込みのみ ) 割り込みイネーブルレジスタ 割り込み識別レジスタ ( 読み取りのみ ) FIFO 制御レジスタ ( 書き込みのみ ) ライン制御レジスタ モデム制御レジスタ ライン ステータス レジスタ モデム ステータス レジスタ スクラッチ レジスタ ディバイザ ラッチ (LSB) ディバイザ ラッチ (MSB) RBR THR IER IIR FCR LCR MCR LSR MSR SCR DLL DLM 0 データビット 0 データビット 0 受信データ在り割り込みイネーブル (ERBI) 0 の場合ペンディング割り込み在り FIFO イネーブル ワード長選択ビット 0 (WLS0) データ ターミナル レディ (DTR) データ レディ (DR) デルタ送信クリア (ΔCTS) ビット 0 ビット 0 ビット 8 1 データビット 1 データビット 1 トランスミッタ ホールディング レジスタ エンプティ割り込みイネーブル (ETBEI) 割り込み ID ビット 1 レシーバ FIFO リセット ワード長選択ビット 1 (WLS1) 送信リクエスト (RTS) オーバーラン エラー (OE) デルタ データ設定レディ (ΔDSR) ビット 1 ビット 1 ビット 9 2 データビット 2 データビット 2 レシーバライン ステータス割り込みイネーブル (ELSI) 割り込み ID ビット 2 トランスミッタ FIFO リセット ストップ ビット数 (STB) OUT1 パリティ エラー (PE) トレーリング エッジリング インジケータ (TERI) ビット 2 ビット 2 ビット 10 3 データビット 3 データビット 3 モデム ステータス割り込みイネーブル (EDSSI) 割り込み ID ビット 3 ( 注意 4 参照 ) DMA モード選択 パリティ イネーブル許可 (PEN) OUT2 デルタ フレーミング データ エラーキャリア検出 (FE) (ΔDCD) ビット 3 ビット 3 ビット 11 4 データビット 4 データビット 予約 偶数パリティ選択 (EPS) ループ ブレーク割り込み (BI) 送信クリア (CTS) ビット 4 ビット 4 ビット 12 5 データビット 5 データビット 予約 スティック パリティ 自動フロー制御イネーブル (AFE) トランスミッタ ホールディング レジスタ (THRE) データ設定レディー (DSR) ビット 5 ビット 5 ビット 13 6 データビット 6 データビット 6 0 FIFO 使用イネーブル ( 注 4 参照 ) レシーバ トリガー (LSB) ブレーク制御 0 送信エンプティ (TEMT) リング インジケータ (RI) ビット 6 ビット 6 ビット 14 7 データビット 7 データビット 7 0 FIFO 使用イネーブル ( 注 4 参照 ) レシーバ トリガー (MSB) ディバイザ ラッチ アクセスビット (DLAB) 0 RCVR FIFO エラー ( 注意 4 参照 ) データ キャリア検出 (DCD) ビット 7 ビット 7 ビット 15 32

33 33

34 34

35 35

36 割り込み識別レジスタ ビット3 ビット2 ビット1 ビット 優先順位割り込みタイプ割り込みソース割り込みリセット方法 無し無し無し無し レシーバライン ステータス 受信データ在り オーバーラン エラー パリティ エラー フレーミング エラー またはブレーク割り込み TL16C450 モードでレシーバデータ在りまたは FIFO モードでトリガーレベル到達 ライン ステータス レジスタの読み取り レシーバ バッファ レジスタの読み取り キャラクタ タイムアウト トランスミッタ ホールディング レジスタ エンプティ 最後の 4 キャラクタ期間中 レシーバ FIFO からキャラクタが取り除かれることなく 入力されたキャラクタもありません この期間中 最低 1 つのキャラクタが FIFO の中にあります トランスミッタ ホールディング レジスタ エンプティ レシーバ バッファ レジスタを読み取り 割り込み識別レジスタを読み取り ( 割り込みソースの場合 ) またはトランスミッタ ホールディング レジスタに書き込み モデム ステータス 送信クリア データ設定レディ リング インジケータ またはデータキャリア検出 モデム ステータス レジスタの読み取り ビット 1 ビット 0 ワード長 36

37 37

38 38

39 39

40 40

41 41

42 Driver V CC V CC External Clock XIN C1 XIN Crystal Optional Clock Output Optional Driver XOUT Oscillator Clock to Baud Generator Logic R P C2 RX2 XOUT Oscillator Clock to Baud Generator Logic 42

43 43

44 44

45 注文可能デバイス ステータス (1) パッケージ パッケージ ピンパッケージ Ecoプラン (2) リード / ボール (3) MSL ピーク温度 タイプ 図面 Qty 仕上げ TL16C550DIPFB ACTIVE TQFP PFB Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR no Sb/Br) TL16C550DIPFBR ACTIVE TQFP PFB Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR no Sb/Br) TL16C550DIPT ACTIVE LQFP PT Green (RoHS & CU NIPDAU Level-3-260C-168 HR no Sb/Br) TL16C550DIPTG4 ACTIVE LQFP PT Green (RoHS & CU NIPDAU Level-3-260C-168 HR no Sb/Br) TL16C550DIPTR ACTIVE LQFP PT Green (RoHS & CU NIPDAU Level-3-260C-168 HR no Sb/Br) TL16C550DIPTRG4 ACTIVE LQFP PT Green (RoHS & CU NIPDAU Level-3-260C-168 HR no Sb/Br) TL16C550DIRHB ACTIVE QFN RHB Pb-Free (RoHS) CU NIPDAU Level-2-260C-1 YEAR TL16C550DPFB ACTIVE TQFP PFB Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR no Sb/Br) TL16C550DPFBR ACTIVE TQFP PFB Green (RoHS & CU NIPDAU Level-2-260C-1 YEAR no Sb/Br) TL16C550DPT ACTIVE LQFP PT Green (RoHS & CU NIPDAU Level-3-260C-168 HR no Sb/Br) TL16C550DPTG4 ACTIVE LQFP PT Green (RoHS & CU NIPDAU Level-3-260C-168 HR no Sb/Br) TL16C550DPTR ACTIVE LQFP PT Green (RoHS & CU NIPDAU Level-3-260C-168 HR no Sb/Br) TL16C550DPTRG4 ACTIVE LQFP PT TBD Call TI Call TI TL16C550DRHB ACTIVE QFN RHB Pb-Free (RoHS) CU NIPDAU Level-2-260C-1 YEAR ACTIVE: LIFEBUY: NRND: PREVIEW: OBSOLETE: TBD: Pb-Free (RoHS): Green (RoHS & no Sb/Br): 重要情報と免責条項 : 45

46 46

47 47

48 PT (S-PQFP-G48) PLASTIC QUAD FLATPACK 0,27 0,50 0,08 M 0, ,13 NOM 1,45 1,35 5,50 TYP 7,20 6,80 9,20 8,80 SQ SQ 0,05 MIN 0,25 Gage Plane 0-7 Seating Plane 0,75 0,45 1,60 MAX 0, /C 11/96 48

49 PFB (S-PQFP-G48) PLASTIC QUAD FLATPACK 0,27 0,50 0,08 M 0, ,13 NOM 1,05 0,95 5,50 TYP 7,20 6,80 9,20 8,80 SQ SQ 0,05 MIN 0,25 Gage Plane 0-7 Seating Plane 0,75 0,45 1,20 MAX 0, /B 10/96 (SLLS597C_2005, 07) 49

50 IMPORTANT NOTICE

ハイ・パフォーマンス カタログコネクティビティ・ソリューション

ハイ・パフォーマンス カタログコネクティビティ・ソリューション TM Technology for Innovators 1 C O N T E N T S 2 CIS 3 4 XIO2000A PCI EXPRESS TO PCI BRIDGE XIO2000 TM (MicroStar BGA ) XIO2000AZHH 175 (RoHS) Now Now Now XIO2000AZZZ 201 (RoHS) Now Now Now 5 XIO2200A

More information

Triple 2:1 High-Speed Video Multiplexer (Rev. C

Triple 2:1 High-Speed Video Multiplexer (Rev. C www.tij.co.jp OPA3875 µ ± +5V µ RGB Channel OPA3875 OPA3875 (Patented) RGB Out SELECT ENABLE RED OUT GREEN OUT BLUE OUT 1 R G B RGB Channel 1 R1 G1 B1 X 1 Off Off Off 5V Channel Select EN OPA875 OPA4872

More information

Unidirectional Measurement Current-Shunt Monitor with Dual Comparators (Rev. B

Unidirectional Measurement Current-Shunt Monitor with Dual Comparators (Rev. B www.tij.co.jp INA206 INA207 INA208 INA206-INA208 INA206-INA208 V S 1 14 V IN+ V S 1 10 V IN+ OUT CMP1 IN /0.6V REF 2 3 1.2V REF 13 12 V IN 1.2V REF OUT OUT CMP1 IN+ 2 3 9 8 V IN CMP1 OUT CMP1 IN+ 4 11

More information

HN58C256A シリーズ/HN58C257A シリーズ データシート

HN58C256A シリーズ/HN58C257A シリーズ データシート HN58C256A HN58C257A 256k EEPROM (32-kword 8-bit) Ready/Busy and RES function (HN58C257A) RJJ03C0133-0600Z Rev. 6.00 2006. 10. 26 HN58C256A HN58C257A 32768 8 EEPROM ROM MNOS CMOS 64 5V±10% 85ns/100ns (max)

More information

RMWV3216A Series Datasheet

RMWV3216A Series Datasheet 32Mbit 低 消 費 電 力 SRAM (2M word 16bit) R10DS0259JJ0100 Rev.1.00 概 要 RMWV3216A シリーズは 2,097,152 ワード 16 ビット 構 成 の 32M ビットスタティック RAM です Advanced LPSRAM 技 術 を 採 用 し 高 密 度 高 性 能 低 消 費 電 力 を 実 現 しております したがって RMWV3216A

More information

DB0

DB0 IRQ CS# A0 RD# WR# DB0- CPU I/F FIFO/RAM 88 Timing Control Key In Control Scan Counter SHIFT CNTl/STB RL0-# SL0- BD# RESET CLK Display RAM 8 Display Drive OUTB0- OUTA0- RL# RL# RL# RL# RESET RD# WR# GND

More information

R1LV0816ASB データシート

R1LV0816ASB データシート R1LV0816ASB 5SI, 7SI 8Mb Advanced LPSRAM (512k word x 16bit) RJJ03C0292-0100 Rev.1.00 2009.11.30 概 要 R1LV0816ASB は シリコンゲート 0.15µm CMOS プロセス 技 術 を 用 いた 524,288 語 16 ビット 構 成 を 持 ち 単 一 電 源 で 動 作 する 非 同 期

More information

RMLV0816BGBG Datasheet

RMLV0816BGBG Datasheet 8Mbit 低 消 費 電 力 SRAM (512k word 16bit) R10DS0229JJ0200 Rev.2.00 概 要 RMLV0816BGBG は 524,288 ワード 16 ビット 構 成 の 8M ビットスタティック RAM です Advanced LPSRAM 技 術 を 採 用 し 高 密 度 高 性 能 低 消 費 電 力 を 実 現 しております したがって RMLV0816BGBG

More information

Untitled

Untitled R1LV0816ABG -5SI, 7SI 8Mb Advanced LPSRAM (512k word x 16bit) RJJ03C0295-0100 Rev.1.00 2009.12.14 R1LV0816ABG 0.15µm CMOS 524,288 16 RAM TFT R1LV0816ABG R1LV0816ABG 7.5mm 8.5mm BGA (f-bga [0.75mm, 48 ])

More information

電源監視回路

電源監視回路 TPS3820-xx,TPS3823-xx TPS3824-xx,TPS3825-xx TPS3828-xx www.tij.co.jp µ TYPICAL APPLICATION TPS3820, TPS3823, TPS3828: DBV PACKAGE (TOP VIEW) GND MR 1 2 3 5 4 VDD WDI TPS3824: DBV PACKAGE (TOP VIEW) 1 5

More information

LM9822 3 Channel 42-Bit Color Scanner Analog Front End (jp)

LM9822 3 Channel 42-Bit Color Scanner Analog Front End (jp) LM9822 LM9822 3 Channel 42-Bit Color Scanner Analog Front End Literature Number: JAJS680 LM9822 3 42 LM9822 AFE CIS CCD CDS / LM9822 14 6MHz ADC 600 / CCD CDS CCD CIS TTL/CMOS 14 6MHz 5V 5% I/O 3.3V 10%

More information

-2 外からみたプロセッサ GND VCC CLK A0 A1 A2 A3 A4 A A6 A7 A8 A9 A10 A11 A12 A13 A14 A1 A16 A17 A18 A19 D0 D1 D2 D3 D4 D D6 D7 D8 D9 D10 D11 D12 D13 D14 D1 MEMR

-2 外からみたプロセッサ GND VCC CLK A0 A1 A2 A3 A4 A A6 A7 A8 A9 A10 A11 A12 A13 A14 A1 A16 A17 A18 A19 D0 D1 D2 D3 D4 D D6 D7 D8 D9 D10 D11 D12 D13 D14 D1 MEMR 第 回マイクロプロセッサのしくみ マイクロプロセッサの基本的なしくみについて解説する. -1 マイクロプロセッサと周辺回路の接続 制御バス プロセッサ データ バス アドレス バス メモリ 周辺インタフェース バスの基本構成 Fig.-1 バスによる相互接続は, 現在のコンピュータシステムのハードウェアを特徴づけている. バス (Bus): 複数のユニットで共有される信号線システム内の データの通り道

More information

DS90CP04 1.5 Gbps 4x4 LVDS Crosspoint Switch (jp)

DS90CP04 1.5 Gbps 4x4 LVDS Crosspoint Switch (jp) 1.5 Gbps 4x4 LVDS Crosspoint Switch Literature Number: JAJS984 1.5Gbps 4 4 LVDS 4 4 (LVDS) ( ) 4 4:1 4 1 MODE 4 42.5Gb/s LVDS 20010301 33020 23900 11800 ds200287 2007 12 Removed preliminary. Removed old

More information

R1EX24256BSAS0I/R1EX24256BTAS0I データシート

R1EX24256BSAS0I/R1EX24256BTAS0I データシート R1EX24256BSAS0I R1EX24256BTAS0I Two-wire serial interface 256k EEPROM (32-kword 8-bit) R10DS0003JJ0400 Rev.4.00 R1EX24xxx 2 EEPROM ROM MONOS CMOS 64 1.8V 5.5V 2 (I 2 C ) 400kHz 2.0μA (max) 1.0mA (max)

More information

目 次 1. 適 用... 2 2. 製 品 仕 様... 2 2-1.タッチパネルボード 仕 様... 2 2-3. 電 気 仕 様... 3 2-3-1. 最 大 絶 対 定 格... 3 2-3-2.DC 特 性... 3 2-4.コネクタピンアサイン... 5 2-4-1.コネクタ 情 報.

目 次 1. 適 用... 2 2. 製 品 仕 様... 2 2-1.タッチパネルボード 仕 様... 2 2-3. 電 気 仕 様... 3 2-3-1. 最 大 絶 対 定 格... 3 2-3-2.DC 特 性... 3 2-4.コネクタピンアサイン... 5 2-4-1.コネクタ 情 報. 投 影 型 静 電 容 量 タッチパネルコントローラボード DUS4000 製 品 仕 様 書 目 次 1. 適 用... 2 2. 製 品 仕 様... 2 2-1.タッチパネルボード 仕 様... 2 2-3. 電 気 仕 様... 3 2-3-1. 最 大 絶 対 定 格... 3 2-3-2.DC 特 性... 3 2-4.コネクタピンアサイン... 5 2-4-1.コネクタ 情 報...

More information

1

1 PalmGauss SC PGSC-5G Instruction Manual PalmGauss SC PGSC-5G Version 1.01 PalmGauss SC PGSC5G 1.... 3 2.... 3 3.... 3 3.1... 3 3.2... 3 3.3 PalmGauss... 4 3.4... 4 3.4.1 (Fig. 4)... 4 3.4.2 (Fig. 5)...

More information

3 ? 1 DVI/HDMI ????

3 ? 1 DVI/HDMI ???? 341 < Ω DVD Player PC or Game Machine STB 341 Digital TV A14 B14 A13 B13 A1 B1 A11 B11 VCC (3.3 V) RINT Rx w/ RINT Rx w/ RINT Rx w/ RINT Rx w/ PRE (3.3 V) VSADJ A4 B4 A3 B3 A B Rxw/ Rxw/ Rx w/ 3-to-1 MUX

More information

電気的特性 (Ta=25 C) 項目 記号 条件 Min. Typ. Max. 単位 読み出し周波数 * 3 fop khz ラインレート * Hz 変換ゲイン Gc ゲイン =2-5 - e-/adu トリガ出力電圧 Highレベル Vdd V -

電気的特性 (Ta=25 C) 項目 記号 条件 Min. Typ. Max. 単位 読み出し周波数 * 3 fop khz ラインレート * Hz 変換ゲイン Gc ゲイン =2-5 - e-/adu トリガ出力電圧 Highレベル Vdd V - CCD イメージセンサ S11850-1106, S11511 シリーズ用 は 当社製 CCDイメージセンサ S11850-1106, S11511 シリーズ用に開発された駆動回路です USB 2.0インターフェースを用いて とPCを接続することにより PCからの制御でセンサのアナログビデオ信号をデジタル出力に変換し PCに取り込むことができます は センサを駆動するセンサ基板 センサ基板の駆動と

More information

端 子 図 (BOTTOM View) 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 U GND GND HLDAK# HLDRQ# FIRDIN# RTCRST# IRDOUT# POWERON VDD3 GNT0# REQ0# REQ2# PAR CBE0 CBE2 GND GND U T GND TXD RXD JTMS LEDOUT# JTCK JTDI/RMODE

More information

CSS のスパニングツリー ブリッジの設定

CSS のスパニングツリー  ブリッジの設定 CHAPTER 2 CSS では Spanning Tree Protocol(STP; スパニングツリープロトコル ) ブリッジの設定をサポートしています スパニングツリーブリッジは ネットワークのループを検出して防止します ブリッジ経過時間 転送遅延時間 ハロータイム間隔 最大経過時間など CSS のグローバルスパニングツリーブリッジオプションを設定するには bridge コマンドを使用します

More information

スライド 1

スライド 1 RX62N 周辺機能紹介 TMR 8 ビットタイマ ルネサスエレクトロニクス株式会社ルネサス半導体トレーニングセンター 2013/08/02 Rev. 1.00 00000-A コンテンツ TMR の概要 プログラムサンプル (1) パルス出力機能 (8 ビットモード ) プログラムサンプル (2) インターバルタイマ機能 (16 ビット コンペアマッチカウントモード ) プログラムサンプルのカスタマイズ

More information

LTC 単一5VAppleTalk トランシーバ

LTC 単一5VAppleTalk トランシーバ LTC µ µ µ µ TYPICAL APPLICATI O LTC 0.µF CHARGE PMP CPEN EN EN O O 0 DO 0 V µf 0.µF µf D D = Ω TO 0Ω Ω TO 0Ω 00pF LTC TA0 - LTC ABSOLTE AXI RATI GS Supply Voltage ( )... V Input Voltage Logic Inputs...

More information

A Responsive Processor for Parallel/Distributed Real-time Processing

A Responsive Processor for Parallel/Distributed Real-time Processing E-mail: yamasaki@{ics.keio.ac.jp, etl.go.jp} http://www.ny.ics.keio.ac.jp etc. CPU) I/O I/O or Home Automation, Factory Automation, (SPARC) (SDRAM I/F, DMAC, PCI, USB, Timers/Counters, SIO, PIO, )

More information

(LCC-48P-M03) 2

(LCC-48P-M03) 2 DS05 20846 4 (LCC-48P-M03) 2 A 15 A 14 A 13 A 12 A 11 A 10 A 9 A 8 A 19 N.C. WE RESET N.C. N.C. RY/BY A 18 A 17 A 7 A 6 A 5 A 4 A 3 A 2 A 1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24

More information

DS04-21361-4

DS04-21361-4 Cypress () FUJITSU SEMICONDUCTOR DATA SHEET DS4 236 4 ASSPDTS Bi-CMOS PLL (. GHz PLL) MB5F7SL MB5F7SL,, MHz 2 PLL (Phase Locked Loop) LSI Bi CMOS, 5 ma (VCC 2.7 V), VCC 2.4 V,.5 ma, 6 ma 2, MB5F7SL,, MHz

More information

1. 使用する信号 1.1. UART 信号 UART 通信に使用する信号と接続相手との接続は以下の通りです UART 信号表 番号 CPU 機能名 CPU 信号名 基板コネクタピン番号 方向 接続相手の信号名 1 USART1_TX PA9 CN > RxD 2 USART1_R

1. 使用する信号 1.1. UART 信号 UART 通信に使用する信号と接続相手との接続は以下の通りです UART 信号表 番号 CPU 機能名 CPU 信号名 基板コネクタピン番号 方向 接続相手の信号名 1 USART1_TX PA9 CN > RxD 2 USART1_R TrueSTUDIO 用 L152CD_UART1 の説明 V001 2014/10/22 UART( 非同期シリアル通信 ) で送受信を行う STM32L152C-DISCO のプロジェクトサンプルです STM32L152C-DISCO は STMicroelectronics 社製の Cortex-M3 ARM CPU である STM32L152RCT6 を搭載した基板です 試用版の開発ツール

More information

Plastic Package (Note 12) Note 1: ( ) Top View Order Number T or TF See NS Package Number TA11B for Staggered Lead Non-Isolated Package or TF11B for S

Plastic Package (Note 12) Note 1: ( ) Top View Order Number T or TF See NS Package Number TA11B for Staggered Lead Non-Isolated Package or TF11B for S Overture 68W ( ) 0.1 (THD N) 20Hz 20kHz 4 68W 8 38W SPiKe (Self Peak Instantaneous Temperature ( Ke)) SOA (Safe Operating Area) SPiKe 2.0 V ( ) 92dB (min) SN 0.03 THD N IMD (SMTPE) 0.004 V CC 28V 4 68W

More information

XAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices

XAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices XAPP858 (v1.1) 2007 1 9 : Virtex-5 FPGA Virtex-5 DDR2 SDRAM : Karthi Palanisamy Maria George (v1.1) DDR2 SDRAM Virtex -5 I/O ISERDES (Input Serializer/Deserializer) ODDR (Output Double Data Rate) DDR2

More information

ECO-MODE? ???1.5A?60V?????SWIFT??DC/DC ?????

ECO-MODE? ???1.5A?60V?????SWIFT??DC/DC ????? TPS54160 www.tij.co.jp Ω µ µ VIN PWRGD µ µ TPS54160 90 EN BOOT 85 SS/TR RT/CLK COMP PH VSENSE GND Efficiency - % 80 75 70 65 60 V I = 12V, 55 V O = 3.3V, f sw = 1200kHz 50 0 0.25 0.50 0.75 1 1.25 1.50

More information

untitled

untitled PS2 Scan CodeASCII PS2 Scan Code ASCII PS2 ASCII Pin IC TTL C 1byte ASCII 2byte(FunctionKey ) Shift,Ctrl,Alt,CapsLock,NumLock Function Key Pin Vcc(V) GND N.C PIC12F629 Or PS2 Clock PIC12F675 Out Put Enable

More information

1. UART について UART は Universal Asynchronous Receiver Transmitter の頭文字をとったもので 非同期シリアル通信と呼ばれます シリアル通信とは 一本の信号線でデータをやりとりするために 1bit ずつデータを送出することをいいます データを受

1. UART について UART は Universal Asynchronous Receiver Transmitter の頭文字をとったもので 非同期シリアル通信と呼ばれます シリアル通信とは 一本の信号線でデータをやりとりするために 1bit ずつデータを送出することをいいます データを受 STM32L_UART1 の説明 V004 2014/03/30 STM32L-Discovery の UART 1 の送受信を行うプログラムです 無料の開発ツール Atollic TrueSTUDIO for ARM Lite( 試用版 ) で作成したプロジェクトです プログラムの開始番地は 0x08000000 です デバッグが可能です PC アプリケーションの Access_SerialPort

More information

I2Cコントローラ、ハード・プロセッサ・システム(HPS)のテクニカル・リファレンス・マニュアル(TRM)

I2Cコントローラ、ハード・プロセッサ・システム(HPS)のテクニカル・リファレンス・マニュアル(TRM) 11? 2012? cv_54020-1.2 cv_54020-1.2 I 2 C コントローラは ボード上の集積回路との間の通信リンクを提供しています 温度センサ および電圧レベル変換などのようなアプリケーションから EEPROM A/D と D/A コンバータ コーデック および多くのマイクロプロセッサの種類に使用され シリアル データ ライン (SDA) とシリアル クロック (SCL) のシンプルな

More information

ELCODIS.COM - ELECTRONIC COMPONENTS DISTRIBUTOR

ELCODIS.COM - ELECTRONIC COMPONENTS DISTRIBUTOR IC : = 2 MHz Max 2 : : TSSOP-20 RJJ03D0873-0200 Rev.2.00 2008.07.01 VIN Vout + DC 5 V DC 5 V DC 5 V DC 5 V DC 5 V Vbias (DC 12 V) VCC OUT -A GND OUT -B CS RAMP R2A20121 RT SYNC SS FB (+) OUT -C DELAY -1

More information

ディジタルシステム設計

ディジタルシステム設計 Z80 Z80 Z80 Z80 ROM RAM I/O 8255 8251 Z80PIO Z80CTC Z80SIO R C L Tr OP TTL MCB Z MC Z Z80 Z80 TMPZ84015BF KL5C8012 64180 H8 H8 PIC Microchip Technology PIC Z80 F A A' ALU B D H C E L IX IY SP PC C E L

More information

DL1720/DL1740ディジタルオシロスコープユーザーズマニュアル

DL1720/DL1740ディジタルオシロスコープユーザーズマニュアル DL1720/DL1740 IM 701710-01 http://www.yokogawa.co.jp/measurement/ 0120-137046 tmi-cs@csv.yokogawa.co.jp FAX 0422-52-6624 Disk No. DL30 2nd Edition : July 2001 (YK) All Rights Reserved, Copyright 2001 Yokogawa

More information

LM4663 2 Watt Stereo Class D Audio Pwr Amp w/Stereo Headphone Amplifier (jp)

LM4663 2 Watt Stereo Class D Audio Pwr Amp w/Stereo Headphone Amplifier (jp) 2 Watt Stereo Class D Audio Power Amplifier with Stereo Headphone Amplifier Literature Number: JAJS693 Boomer 2006 4 A very minor text edit (typo). (MC) Converted to nat2000 DTD. Few edits on Table 1 and

More information

DS90LV011A 3V LVDS 1 回路入り高速差動出力ドライバ

DS90LV011A 3V LVDS 1 回路入り高速差動出力ドライバ 3V LVDS Single High Speed Differential Driver Literature Number: JAJS962 Single High Speed Differential Driver 19961015 23685 ds200149 Input Voltage changed to 3.6V from 5V Updated DC and AC typs basic

More information

c 2014 2 t WC 1 2: SRAM 1.2 DRAM DRAM DRAM DRAM 3 4M 1 DRAM 22 1 A0 A10 11 DRAM 22 DIN DOUT 1 DRAM

c 2014 2 t WC 1 2: SRAM 1.2 DRAM DRAM DRAM DRAM 3 4M 1 DRAM 22 1 A0 A10 11 DRAM 22 DIN DOUT 1 DRAM 2014/4/22 1 1.1 SRAM SRAM 1 128K 1M 128K 8 17 8 SRAM CS 1 OE 2 WE 3 CS OE WE V CC V SS 1: SRAM SRAM 2 2 (a) t ACC t RC 1 2 (b) t CSW CS 1 chip select 2 output enable 3 write enable 1 c 2014 2 t WC 1 2:

More information

「FPGAを用いたプロセッサ検証システムの製作」

「FPGAを用いたプロセッサ検証システムの製作」 FPGA 2210010149-5 2005 2 21 RISC Verilog-HDL FPGA (celoxica RC100 ) LSI LSI HDL CAD HDL 3 HDL FPGA MPU i 1. 1 2. 3 2.1 HDL FPGA 3 2.2 5 2.3 6 2.3.1 FPGA 6 2.3.2 Flash Memory 6 2.3.3 Flash Memory 7 2.3.4

More information

mbed祭りMar2016_プルアップ.key

mbed祭りMar2016_プルアップ.key 1 2 4 5 Table 16. Static characteristics (LPC1100, LPC1100L series) continued T amb = 40 C to +85 C, unless otherwise specified. Symbol Parameter Conditions Min Typ [1] Max Unit Standard port pins, RESET

More information

Microsoft Word - ArmadilloHard112a.doc

Microsoft Word - ArmadilloHard112a.doc HT1070 hardware manual Version 1.12 2005 年 3 月 20 日 http://www.umezawa.co.jp http://www.atmark-techno.com http://armadillo.atmark-techno.com Armadillo hardware manual ver.1.12 1. 1 2. 2 2.1. 2 2.2. 2

More information

untitled

untitled LVDS 1 ( LVDS) / 50% 2 ( LVDS) / 50% 3 USB2.0 480Mbps Serial ATA Gen1 1.5Gbps PCI Express Gen1 2.5Gbps 4 Host Data Device Clock 5 Data Skew Host Data Device Clock Setup Hold Data Skew 6 Host Data Device

More information

ATLAS アップグレードに向けた ミューオン検出器読み出し回路の研究開発

ATLAS アップグレードに向けた ミューオン検出器読み出し回路の研究開発 Open It FPGA 研 究 会 汎 用 VME マザーボード PT6 の 開 発 東 京 大 学 大 学 院 理 学 系 研 究 科 物 理 学 専 攻 素 粒 子 物 理 国 際 研 究 センター 坂 本 研 究 室 神 谷 隆 之 2011 年 2 月 16 日 2011/2/16 1 1. 開 発 の 背 景 2011/2/16 2 LHC と ATLAS のアップグレード LHC 加

More information

Microsoft Word - TIPS Cat 3&4 external wiring.doc

Microsoft Word - TIPS Cat 3&4 external wiring.doc IAI America, Inc. www.intelligentactuator.com 1261 Hamilton Parkway Itasca, IL 60143 Tel: 800.944.0333 630.467.9900 Fax: 630.467.9912 Subject: Safety Category 3 & 4 compliant external wiring example February

More information

定電流駆動 LED ドライバ

定電流駆動 LED ドライバ TPS0 www.tij.co.jp µ µ L. µh D. V to V C IN. µf SW OVP GND LED FB C O 00 nf V Enable/PWM Brightness Control 00 Hz to 0 khz Ω µ. http://www.ti.com/lit/gpn/tps0 () T A PACKAGE PACKAGE MARKING 0 C C TPS0DRB

More information

High-Voltage (100V

High-Voltage (100V www.tij.co.jp ± ± ± ± ± IN +IN Status Flag Enable/Disable (E/D) V O Enable/Disable Common (E/D Com) PRODUCT DESCRIPTION OPA445 (1) 8V, 15mA OPA452 8V, 5mA OPA547 6V, 75mA OPA548 6V, 3A OPA549 6V, 9A OPA551

More information

2 5 6 9 19 20 23 31 32 35 39 40 41 47 48 51 52 55 1 2 1 2 3 3 4 1 2 3 4 5 5 1 2 3 6 4 5 6 7 7 8 8 1 2 3 9 4 5 6 7 8 10 9 10 11 11 1 2 3 4 12 5 6 7 8 13 1 2 14 3 4 15 1 2 3 4 16 5 17 18 19 1 2 20 1 2 3

More information

10ビットPWM機能によるデューティパルス出力

10ビットPWM機能によるデューティパルス出力 お 客 様 各 位 カタログ 等 資 料 中 の 旧 社 名 の 扱 いについて 2010 年 4 月 1 日 を 以 ってNECエレクトロニクス 株 式 会 社 及 び 株 式 会 社 ルネサステクノロジ が 合 併 し 両 社 の 全 ての 事 業 が 当 社 に 承 継 されております 従 いまして 本 資 料 中 には 旧 社 名 での 表 記 が 残 っておりますが 当 社 の 資 料 として

More information

= hυ = h c λ υ λ (ev) = 1240 λ W=NE = Nhc λ W= N 2 10-16 λ / / Φe = dqe dt J/s Φ = km Φe(λ)v(λ)dλ THBV3_0101JA Qe = Φedt (W s) Q = Φdt lm s Ee = dφe ds E = dφ ds Φ Φ THBV3_0102JA Me = dφe ds M = dφ ds

More information

6

6 Stellaris LM3S9B96 Microcontroller 23 章 直 交 エンコーダ インターフェイス(QEI) JAJU124 SPMS182D 翻 訳 版 (23 章 ) 最 新 の 英 語 版 : http://www.ti.com/lit/gpn/lm3s9b96 この 資 料 は Texas Instruments Incorporated(TI)が 英 文 で 記 述 した

More information

目 次 第 1 章 はじめに... 3 1-1. 本 紙 について...3 1-2. COM ポートリダイレクターについて...3 第 2 章 準 備... 4 2-1. COM ポートリダイレクターのインストール...4 2-2. 本 機 の 設 定...4 第 3 章 COM ポートリダイレクタ

目 次 第 1 章 はじめに... 3 1-1. 本 紙 について...3 1-2. COM ポートリダイレクターについて...3 第 2 章 準 備... 4 2-1. COM ポートリダイレクターのインストール...4 2-2. 本 機 の 設 定...4 第 3 章 COM ポートリダイレクタ COM ポートリダイレクター 利 用 ガイド ご 注 意 䦟 䦟 本 書 の 内 容 の 全 部 または 一 部 を 無 断 で 転 載 あるいは 複 製 することは 法 令 で 別 段 の 定 めがあ るほか 禁 じられています 䦟 䦟 本 書 で 使 用 されている 会 社 名 および 製 品 名 は 各 社 の 商 標 または 登 録 商 標 です 䦟 䦟 本 書 の 内 容 および 製 品

More information

Unitech PA950 ユニテック ジャパン 株 式 会 社 400365 REV A 1 PA950 + + + TAB + + + 7 + 8 + 9 LCD LCD LCD / LCD ディスプレィのバックライトをオン / / Alpha + * + # * # +Func 1 2 3 4 1 2 3 4 1 1 F1 + - + - + - + - 2 2 F2 a

More information

( ) (I) (AT) (I) E DC 0A ECU I NO. 0A STO. A IN TC SI C S A A Stop amp S A A A(A) Junction Connector 0 M E E Q ( ) ack Up amp S A A A(A) Junction Conn

( ) (I) (AT) (I) E DC 0A ECU I NO. 0A STO. A IN TC SI C S A A Stop amp S A A A(A) Junction Connector 0 M E E Q ( ) ack Up amp S A A A(A) Junction Conn (AT) (AT) (AT) ( ). A AM NO. 0A ECU 0A AMT : Z FE, Z FE : ND T : w/ Entry & Start System ( ) ( ) AE ( ) C ST AM Y ( ) H E0(A), E(), E(C) Main ody ECU 0 AM A ( ) H K E ower S SS 0 ( ) H ( ) SS SS ( ) H

More information

RF2_BIOS一覧

RF2_BIOS一覧 Main Main Menu System Time System Date hh:mm:ss( 時 :00~23/ 分 :00~59/ 秒 :00~59) www mm/dd/yyyy ( 曜日 : 自動設定 / 月 :01~12/ 日 :01~31/ 年 :1980~2099) Advanced Internal Pointing Device Enabled Enabled/Disabled

More information

プロセッサ・アーキテクチャ

プロセッサ・アーキテクチャ 2. NII51002-8.0.0 Nios II Nios II Nios II 2-3 2-4 2-4 2-6 2-7 2-9 I/O 2-18 JTAG Nios II ISA ISA Nios II Nios II Nios II 2 1 Nios II Altera Corporation 2 1 2 1. Nios II Nios II Processor Core JTAG interface

More information

Technische Beschreibung P82R SMD

Technische Beschreibung P82R SMD P26 halstrup-walcher GmbH http://www.krone.co.jp/ Stegener Straße 10 D-79199 Kirchzarten, Germany 124-0023 2-22-1 TEL:03-3695-5431 FAX:03-3695-5698 E-MAIL:sales-tokyo@krone.co.jp 530-0054 2-2-9F TEL:06-6361-4831

More information

PC-AOA-01 ハードウェアマニュアル

PC-AOA-01 ハードウェアマニュアル Android Open Accessory-シリアル 変 換 ユニット Hardware Manual 1 版 ALPHA PROJECT ご 使 用 になる 前 に このたびは をお 買 い 上 げいただき 誠 にありがとうございます 本 製 品 をお 役 立 て 頂 くために このマニュアルを 十 分 お 読 みいただき 正 しくお 使 い 下 さい 今 後 共 弊 社 製 品 をご 愛 顧

More information

<4D6963726F736F667420576F7264202D204146393732338356838A8341838B92CA904D837D836A83858341838B5F92C78B4C2E646F63>

<4D6963726F736F667420576F7264202D204146393732338356838A8341838B92CA904D837D836A83858341838B5F92C78B4C2E646F63> 文 書 番 号 :D1100166 PC プログラマ シリアル 通 信 手 順 書 第 1 版 2011 年 07 月 フラッシュサポートグループ 株 式 会 社 1/28 目 次 1. 対 象 プログラマ 3 2. 対 象 OS 3 3.シリアルケーブルの 準 備 4 4.コマンドプロンプトを 使 用 したデータの 送 受 信 6 4.1 パソコンとプログラマの 接 続 6 4.2 パソコンの 設

More information

SED1353 Technical Manual

SED1353 Technical Manual SED1353 Series Dot Matrix Graphics LCD Controller MF119-1b 1. 2. 3. 4. 5. 6. MS-DOS Windows Microsoft PC/AT VGA IBM International Business Machines SEIKO EPSON CORPORATION 1997 SED1353 Series Dot Matrix

More information

デザインパフォーマンス向上のためのHDLコーディング法

デザインパフォーマンス向上のためのHDLコーディング法 WP231 (1.1) 2006 1 6 HDL FPGA TL TL 100MHz 400MHz HDL FPGA FPGA 2005 2006 Xilinx, Inc. All rights reserved. XILINX, the Xilinx logo, and other designated brands included herein are trademarks of Xilinx,

More information

基準電圧源の選択における基本事項

基準電圧源の選択における基本事項 Literature Number: JAJA416 Expert tips, tricks, and techniques for powerful designs No. 13... 110 David Megaw, Design Engineer... REF REF Dn Dn1 Dn Dn Dn3 Dn1 D1 Dn Dn3 D1 ADC DAC Figure 1. ADC/DAC national.com

More information

高速データ変換

高速データ変換 Application Report JAJA206 V+ R 5 V BIAS Q 6 Q R R 2 Q 2 Q 4 R 4 R 3 Q 3 V BIAS2 Q 5 R 6 V Ω Q V GS + R Q 4 V+ Q 2 Q 3 + V BE V R 2 Q 5 R Op Amp + Q 6 V BE R 3 Q 7 R 4 R 2 A A 2 Buffer 2 ± Ω Ω R G V+ Q.4.2

More information

WAGO PROFIBUS バスカプラ/コントローラと、QJ71PB92Dとのコンフィグレーションマニュアル

WAGO PROFIBUS バスカプラ/コントローラと、QJ71PB92Dとのコンフィグレーションマニュアル < 概要 > WAGO-I/O-SYSTEM750 シリーズ PROFIBUS バスカプラ / コントローラと 三菱電機 製 PROFIBUS ユニット QJ71PB92D とのコンフィグレーション手順を説明しております < 使用機器接続図 > 下記機器を準備し 図の通り接続しました WAGO-I/O-SYSTEM PROFIBUS バスカプラ / コントローラ 750-xxx および I/O モジュール

More information

MAX7219 DS Rev4.J

MAX7219 DS Rev4.J 9-4452; Rev 4; 7/3 MA729/MA722 μ μ μ μ PART TEMP RANGE PIN-PACKAGE MA729CNG MA729CWG MA729C/D C to +7 C C to +7 C C to +7 C 24 Narrow Plastic DIP 24 Wide SO Dice* MA729ENG -4 C to +5 C 24 Narrow Plastic

More information

Robot Driver RD Series User's Manual Japanese

Robot Driver RD Series User's Manual Japanese YAMAHA MOTOR CO., LTD. RD series 1 2 w c 1 w 1-1 1 c c 1-2 c 1 w c 1-3 1 c w c 1-4 2 RDX 2-1 X05 05 X 0001 2 X05 X10 X20 P05 P10 P20 RDX-05 RDX-10 RDX-20 RDP-05 RDP-10 RDP-20 1 to 9 O X Y 2-2

More information

遠隔表示型ディジタルリニアゲージ

遠隔表示型ディジタルリニアゲージ DIGITAL LINEAR GAUGE ディジタルリニアゲージ GS/BS series DG series CONTENTS 6 4 G LINEAR GAUGE SENSOR 13 mm LINEAR GAUGE SENSOR 30 mm LINEAR GAUGE SENSOR 13 mm LINEAR GAUGE SENSOR 30 mm LINEAR GAUGE

More information

スライド 1

スライド 1 8. ステッピングモータの制御を学ぼう 秋月電子通商 PIC ステッピングモータドライバキット ( 小型モータ付き ) を参照しました. 回路製作の詳細は第 0 章を参照してください. 1 2 第 0 章図 28 より完成写真 ( マイコン回路 + ステッピングモータ駆動回路 ) PIC マイコンによるステッピングモータの制御 PIC16F84 R 1 R 2 RB6 RB0 ステッピングモータ S

More information

TMSx70 MCU の RTI(リアルタイム割り込み)を使用してオペレーティングシステムの Tick を発生させる方法

TMSx70 MCU の RTI(リアルタイム割り込み)を使用してオペレーティングシステムの Tick を発生させる方法 参考資料 Application Report JAJA237 TMSx70 MCU の RTI( リアルタイム割り込み ) を使用してオペレーティングシステムの Tick を発生させる方法 Hari Udayakumar 要約 このアプリケーションノートの目的は T M S x70 シリーズ MCU の RTI モジュールの設定方法の一助となることである TI の TMSx70 ファミリーの MCU

More information

ECO-MODE™ 搭載、1.5A、42V、降圧型 SWIFT™ DC/DC コンバータ

ECO-MODE™ 搭載、1.5A、42V、降圧型 SWIFT™ DC/DC コンバータ www.tij.co.jp TPS54140 Ω µ µ µ µ VIN PWRGD TPS54140 EN BOOT PH 90 85 80 SS /TR RT /CLK COMP VSENSE GND Efficiency - % 75 70 65 60 55 V= I 12 V, V O = 3.3 V, f sw = 1200 khz 50 0 0.25 0.50 0.75 1 1.25 1.50

More information

MAX4814E DS.J

MAX4814E DS.J 19-106; Rev 0; 11/07 ± μ ± PART TEMP RANGE PIN- PACKAGE * PKG CODE ECB+ -40 C to +8 C 64 TQFP-EP* C64E-10 4.V TO.V 0.1μF DVI/HDMI 1 DVI/HDMI 2 V DD A B MODE V DD SW0 SW1 SW2 SW3 DVI/HDMI 1 DVI/HDMI 2 DVI/HDMI

More information

Цифровой спутниковый ресивер Lumax DV 2400 IRD

Цифровой спутниковый ресивер Lumax DV 2400 IRD 13... 3 1.... 5 1.1 1.2... 5... 6 2.... 7 2.1 2.2 2.3... 7... 8... 9 3.... 10 3.1... 10 3.1.1 RF...10 3.1.2 SCART...11 3.2... 12 3.2.1 DISH IN...12 3.2.2 DiSEqC...13 4..... 14 4.1 0003.... 15 4.1.1...15

More information

I2C バスソリューション

I2C バスソリューション Technology for Innovators TM May 2007 http://www.tij.co.jp/logic/ V CC1 I/O Expanders VCC2 LED Blinkers Bus Expander Repeater Translator VCC I 2 C Slave Device Bus Controllers Processors Multiplexers

More information

非圧縮の1080p60ビデオをサポートする3Gbps SDIコネクティビティ・ソリューション

非圧縮の1080p60ビデオをサポートする3Gbps SDIコネクティビティ・ソリューション LMH0340,LMH0341 Literature Number: JAJA432 SIGNAL PATH designer Tips, tricks, and techniques from the analog signal-path experts No. 113... 1-5...4... 7 1080p60 3Gbps SDI Mark Sauerwald, SDI Applications

More information

3-D Unitary ESPRIT 2 BS(Rx) 120 MS(Tx) A/D ( ) ( ) 2 2 λ/ 3 λ 5.85[GHz] 20 500[kHz] 9.5[MHz] 12bit 20Ms/s 60[deg] 100[ns] Rb atomic osc. 10MHz IF Local 880MHz RF Local 4970MHz 2 way Power Splitter RF

More information

MSM51V18165F

MSM51V18165F OKI 2008 10 1 OKI OKI OKI 2008 10 1 OKI 193-8550 550-1 http://www.okisemi.com/jp/ OKI MSM51V18165F FJDD51V18165F-03 2005 6 3 1,048,576-Word 16-Bit DYNAMIC RAM : EDO MSM51V18165F CMOS 1,048,576 16 4 2 CMOS

More information

N12866N2P-H.PDF

N12866N2P-H.PDF 16Mx64bits PC133 SDRAM SO DIMM Based on 16Mx16 SDRAM with LVTTL, 4 banks & 8K Refresh (16M x 16bit) /. / 1 A0 ~ A12 BA0, BA1 CK0, CK1 CKE0 /S0 /RAS /CAS /WE DQM0 ~ DQM7 DQ0 ~ DQ63 SA0~2 SDA SCL VCC 3.3

More information

HME DX200 HME Original Version Copyright HM Electronins, Inc. Studio Equipment Corp.

HME DX200 HME Original Version Copyright HM Electronins, Inc. Studio Equipment Corp. DX200 Wireless Intercom 154-0002 5-2-10 Phone 03-3795-3111 FAX 03-3795-3353 http://www.studioequipment.co.jp/ HME#400G627 Rev B 1/14/10 HME DX200 HME Original Version Copyright HM Electronins, Inc. Studio

More information

6

6 Stellaris LM3S9B96 Microcontroller 17 章 Inter-Integrated Circuit Sound(I 2 S) インターフェイス JAJU151 SPMS182D 翻 訳 版 (17 章 ) 最 新 の 英 語 版 : http://www.ti.com/lit/gpn/lm3s9b96 この 資 料 は Texas Instruments Incorporated(TI)が

More information

TN-12-15: N25QとSpansion S25FL フラッシュ デバイスの比較

TN-12-15: N25QとSpansion S25FL フラッシュ デバイスの比較 テクニカルノート TN-12-15: と Spansion フラッシュ デバイスの 比 較 はじめに Comparing Micron and Spansion Flash Devices はじめに 本 テクニカルノートは Micron (32Mb または 64Mb) と Spansion フラッ シュ メモリ デバイスの 機 能 を 比 較 することを 目 的 としています 比 較 した 機 能

More information

Audiophile USB

Audiophile USB Audiophile USB User's Guide Version 4.0 Avid Technology K.K. M-Audio Macintosh Support : mac-support@m-audio.co.jp Windows Support : win-support@m-audio.co.jp www.m-audio.co.jp Audiophile USB Audiophile

More information

Microsoft PowerPoint - arch5kai.ppt [互換モード]

Microsoft PowerPoint - arch5kai.ppt [互換モード] コンピュータアーキテクチャ 第 5 回 割 り 込 み その2 天 野 hunga@am.ics.keio.ac.jp ac 割 り 込 み(Interrupt) I/O 側 からCPUに 対 して 割 り 込 みを 要 求 CPUはこれを 受 け 付 けると 自 動 的 にPCを 割 り 込 み 処 理 ルーチンの 先 頭 に 変 更 戻 り 番 地 はどこかに 保 存 割 り 込 み 処 理 ルーチンを

More information

untitled

untitled NJU7704/05 C-MOS ( ) ±1.00.9µA DSP SOT-23-5 SC88A 2 DSP NJU7704/05F NJU7704/05F3 ±1.0 0.9µA typ ( ) 1.5 6.0(0.1 step) ( C ) ( ) Active "L" : NJU770****A Active "H" : NJU770****B Nch : NJU7704 C-MOS : C-MOS

More information

mobicom.dvi

mobicom.dvi 13Dynamic Voltage Scaling on a Low-Power Microprocessor Johan Pouwelse 5 Koen Langendoen Henk Sips Faculty of Information Technology and Systems Delft University of Technology, The Netherlands 1 78724

More information

1 124

1 124 7 1 2 3 4 5 6 7 8 9 10 11 12 1 124 Phoenix - AwardBIOS CMOS Setup Utility Integrated Peripherals On-Chip Primary PCI IDE [Enabled] IDE Primary Master PIO [Auto] IDE Primary Slave PIO [Auto] IDE Primary

More information

EPOS Application Note

EPOS Application Note Data Recording Positioning Controller Application Note "データ レコーディング" Edition December 2011 EPOS 24/1, EPOS2 Module 36/2, EPOS2 24/5, EPOS2 50/5, EPOS2 70/10 全 ての Firmware version EPOS2 24/2 Firmware version

More information

imai@eng.kagawa-u.ac.jp No1 No2 OS Wintel Intel x86 CPU No3 No4 8bit=2 8 =256(Byte) 16bit=2 16 =65,536(Byte)=64KB= 6 5 32bit=2 32 =4,294,967,296(Byte)=4GB= 43 64bit=2 64 =18,446,744,073,709,551,615(Byte)=16EB

More information

untitled

untitled TC78S6FTG TC78S6FTG TC78S6FTG 2 PWM 1-2 W1-2 2W1-24W1-2 (1) V CC 2.7~5.5 6 V VM 2.5~15 18 V : (2) / STBY = Low ENABLE = Low STBY = High ENABLE = High 1. 1. A (peak) 1 TC78S6FTG 2. PD-Ta Ta 85 Power dissipation

More information

Microsoft PowerPoint - dsp12_2006.ppt

Microsoft PowerPoint - dsp12_2006.ppt 第 12 回 信 号 処 理 演 習 割 り 込 み 処 理 プログラミング 教 官 : 小 澤 助 教 授 渡 邉 ( 非 常 勤 講 師 ) 2007/01/25 本 日 の 予 定 ポーリングと 割 り 込 み 割 り 込 み 処 理 の 仕 組 み 割 り 込 み 処 理 による アナログループバックの 作 成 ボイスチェンジャーの 作 成 2 ポーリング (Polling) 目 的 ある

More information

Xilinx XAPP645 Virtex-II Pro デバイス アプリケーション ノート『シングル エラー訂正およびダブル エラー 検出』

Xilinx XAPP645 Virtex-II Pro デバイス アプリケーション ノート『シングル エラー訂正およびダブル エラー 検出』 アプリケーションノート : Virtex-II Pro および Virtex-4 ファミリ R XAPP5 (v2.1) 2005 年 7 月 20 日 著者 : Simon Tam 概要 このアプリケーションノートでは Virtex -II Virtex-II Pro または Virtex-4 デバイスにおける Error Correction Control (ECC) モジュールのインプリメンテーションについて説明します

More information

...5...6...7...8...9...10...12...12...12...18...21...23...23...23...24...24...24...24...25...26...26...26...27...33...33...33...33...33...34...35...36

...5...6...7...8...9...10...12...12...12...18...21...23...23...23...24...24...24...24...25...26...26...26...27...33...33...33...33...33...34...35...36 REVISION 2.85(6).H ...5...6...7...8...9...10...12...12...12...18...21...23...23...23...24...24...24...24...25...26...26...26...27...33...33...33...33...33...34...35...36...36...36...37...38...39 2 ...39...42...42...42...43...43...44...45...46...46...47...48...48...49...50...51...52...53...55...56...56...58...60...62...64...66...68...68...69...71...71...71...71...72...72...73...74...74...74...74

More information

プログラミング可能なソフト・スタート機能を備えた1.5A LDO リニア・レギュレータ

プログラミング可能なソフト・スタート機能を備えた1.5A LDO リニア・レギュレータ TPS743xx TPS743xx TPS743xx www.tij.co.jp ADJUSTABLE VOLTAGE VERSION V IN IN IN PG V PG V EN TPS7431 R 5 V R 1 V TRAK R 3 TRAK GND FB R 2 I = 5mA R 4 Optional V PG V TRAK V IN FIXED VOLTAGE VERSION 5mV/div

More information

L C -6D Z3 L C -0D Z3 3 4 5 6 7 8 9 10 11 1 13 14 15 16 17 OIL CLINIC BAR 18 19 POWER TIMER SENSOR 0 3 1 3 1 POWER TIMER SENSOR 3 4 1 POWER TIMER SENSOR 5 11 00 6 7 1 3 4 5 8 9 30 1 3 31 1 3 1 011 1

More information

LT1017/LT マイクロパワー・デュアル・コンパレータ

LT1017/LT マイクロパワー・デュアル・コンパレータ 特長 概要 LT0/LT0 マイクロパワー デュアル コンパレータ 最大オフセット電圧 : 最大バイアス電流 :na 標準出力ドライブ :0mA.V~0V で動作 内部プルアップ電流 出力は V 以上の負荷をドライブ可能 消費電流 :0μA(lT0) 0μA(lT0) ピン PDIP ピン プラスチック SO および ピン プラスチック SO パッケージ アプリケーション 電源モニタ リレー駆動 発振器

More information

<4D6963726F736F667420506F776572506F696E74202D20836F835883588343836283602083418376838A8350815B835683878393836D815B836720323031312D31323235205B8CDD8AB78382815B83685D>

<4D6963726F736F667420506F776572506F696E74202D20836F835883588343836283602083418376838A8350815B835683878393836D815B836720323031312D31323235205B8CDD8AB78382815B83685D> 東 芝 半 導 体 アプリケーションノート バススイッチの 使 用 上 の 注 意 点 2011/12/25 株 式 会 社 東 芝 セミコンダクター&ストレージ 社 ディスクリート 半 導 体 事 業 部 Copyright 2010, Toshiba Corporation. バススイッチとは 機 械 スイッチ バススイッチ スイッチを 押 すと 信 号 伝 達 (オン) 入 出 力 スイッチ

More information

UIOUSBCOM.DLLコマンドリファレンス

UIOUSBCOM.DLLコマンドリファレンス UIOUSBCOM.DLL UIOUSBCOM.DLL Command Reference Rev A.1.0 2008/11/24 オールブルーシステム (All Blue System) ウェブページ : www.allbluesystem.com コンタクト :contact@allbluesystem.com 1 このマニュアルについて...3 1.1 著作権および登録商標...3 1.2

More information

スライド 1

スライド 1 RX ファミリ用コンパイラスタートアップの紹介 ルネサスエレクトロニクス株式会社ルネサス半導体トレーニングセンター 2013/08/02 Rev. 1.00 00000-A コンテンツ スタートアップの概要 スタートアッププログラム例 外部メモリを利用する場合の設定 2 スタートアップの概要 3 処理の流れとファイル構成例 パワーオン リセット Fixed_Vectors ( 固定ベクタテーブル )

More information