Slide 1

Transcription

1 F-4 今 日 の 標 準 的 インタフェースであるPCI ExpressGe1/Gen2の 測 定 鈴 木 克 彦

2 本 日 の 内 容 1. 規 格 レビュー 特 徴 Base Specification CEM Specification 2. PCI Express 物 理 層 コンプライアンス( 信 号 品 質 テスト)および 測 定 コンプライアンス テスト 主 な 測 定 内 容 必 要 な 機 材 差 動 プローブ 3. 補 足 資 料 2

3 規 格 レビュー PCI Expressの 特 徴 汎 用 IOインターコネクト 技 術 として 色 々なアプリケーションに 採 用 され PCのグラフ ィックス チップセットのインタフェースにも 使 用 される 昨 年 登 場 したインテル 社 の 第 3 世 代 Coreプロセッサ(Ivy Bridge)によりRev.3.0(8Gbps) 時 代 が 本 格 到 来 インテル 社 の 最 新 第 4 世 代 Coreプロセッサ(Haswell)のグラフィックスにRev.3.0(8Gbps)が チップ セット(Lynxpoint)にはRev.2.0(5Gbps)が 使 用 される 標 準 IOとしてハードウェア マクロでPCI Expressを 内 蔵 したFPGAが 多 く 登 場 し PCI Expressを 手 軽 に 導 入 できる 環 境 が 整 う(コモディティ 化 ) 2.5Gbps 5Gbpsのみならず8Gbpsも 物 理 層 3 シリアル 化 パラレル レーンでのスキュー 問 題 を 解 消 スケーラブルなデータ レート Rev 1.x:2.5 Gbps Rev 2.0:5 Gbps Rev 3.0:8 Gbps Rev 4.0:16 Gbps (プレス リリース: 2011/11/29 ) スケーラブルなレーン 幅 : レーン( レーン) AC 結 合

4 規 格 レビュー PCI Expressの 特 徴 物 理 層 ( 続 き) Tx 信 号 振 幅 : mV(ノーマル) mV(ハーフ スイング) 2.5Gbps 5Gbps 8Gbps 8B/10B 符 号 化 (20%オーバーヘッド)+スクランブル による 遷 移 密 度 向 上 とエラー 検 証 ディエンファシス :3.5dB(2.5Gbps) 5Gbps:3.5dBまたは6dB 128B130B 符 号 化 (1.5%オーバーヘッド)+スクランブル ディエンファシス:2.5dB 3.5dB 4.4dBまたは6dB プリシュート:1.9dB 2.5dBまたは3.5dB スペクトラム 拡 散 クロッキング (30~33kHzの0~-5000PPMのダウンスプレッド) ケーブルからリファレンス クロックを 削 除 することで ケーブルのコスト ダウン 新 規 格 SATA Express 対 応 4 送 受 信 間 のトレランスは±300PPM リファレンス クロック 方 式 クロック 共 有 コモン クロック: SSC クロック 非 共 有 データ クロック: SSC セパレート クロック:No SSC(SRNS) ディエンファシス:20log10Vb/Va プリシュート: 20log10Vc/VB セパレート クロック: with SSC(2013 年 2 月 のECN) Separate Refclk With Independent SSC (SRIS) セパレート クロック セパレート クロック データ クロック コモン クロック with SSC ECN: Engineering change notice

5 規 格 レビュー PCI Expressの 特 徴 物 理 層 ( 続 き) デュアル シンプレックス 通 信 ( 双 対 単 方 向 伝 送 ) 独 立 したアップストリームとダウンストリーム 最 高 データ レートで 双 方 向 同 時 通 信 が 可 能 Tx Rx SERDES Rx Tx デュアル シンプレックス SERDES 電 力 管 理 モード:L0 L0s L1 L2 他 の 規 格 への 展 開 (Rev 3.0:8 Gbpの 物 理 層 採 用 ) SATA Express SAS over PCI Express SATA Express ホスト コネクタ コネクタ ケーブルを 含 む 多 くのフォーム ファクタを 様 々な 規 格 団 体 が 規 定 PCI-SIG PICMG Add-in Card CompactPCI Express Mini-Card COM Express Wireless Form Factor ASI Express Module (Server I/O Module) MXM-SIG External Cable MXM M.2 その 他 USB-IF(PCMCIAから 移 管 ) ATI-XGP Express Card VITA Plextor 社 M.2 ES 5

6 M.2 従 来 のPCI Express Mini Cardは M.2 厚 さ5mm -> 厚 さ5mmでUltraBookには 厚 い 幅 2 種 類 (33mm 44,4mm) 長 さ2 種 類 (56mm 31.9mm)に5タイプ -> 大 容 量 化 が 困 難 想 定 アプリケーション: LAN Wi-Fi Bluetooth PCI Express USB2.0 Display Port -> 1レーンのPCI Expressのためレーン 拡 張 性 に 制 約 片 面 で 厚 さ2.5mm 以 下 両 面 で3.65mm 以 下 msata(4.85mm)に 比 較 して 小 型 化 幅 4 種 類 長 さ8 種 類 に11タイプ(ソルダー イン3タイプ) 様 々な 機 能 モジュールを 想 定 Wi-Fi Bluetooth GPS NFC WiGig WWAN(2G, 3G 4G) SSD PCI Express Mini Card 幅 (mm) 高 さ (mm) 上 記 を 実 現 するために 様 々な インタフェースに 対 応 PCI Express 2または 4 SATA 1 DisplayPort USB2.0 USB3.0 SSIC (MIPI) SDIO UART PCM/I 2 S I 2 C M.2のフォームファクタ WiGig: Wireless Gigabit WWAN: Wireless Wide Area Network

7 最 新 第 4 世 代 インテルCoreプロセッサ (Haswell) 用 チップセット ブロック 図 Z87(Lynx Point)の 例 Haswell PCI Express Rev.3.0をサポ ート( 第 3 世 代 から) グラフィックス 性 能 の 向 上 低 消 費 電 力 化 LPDDR3メモリのサポート Lynx Point(8シリーズ) PCI Express Rev.2.0(8x1 2x4 1x8) SATA 6Gbps 最 大 6ポート USB3.0 最 大 6ポート PCIバス サポートの 廃 止 7

8 組 込 みでの 実 現 方 法 8 標 準 IOとしてハードウェアでPCI Expressを 内 蔵 したFPGAも 普 及 し PCI Express を 手 軽 に 導 入 できる 環 境 が 整 う(コモディティ 化 ) Before After PCI Expressを 実 現 できる 高 性 能 トランシーバを 内 蔵 したFPGAは 高 価 低 コストのソリューションは 外 付 けPHYの 使 用» MAC 層 までFPGAで 実 現» PIPEの 配 線 が 複 雑 ソフトウェアIPの 購 入 が 必 要 試 作 少 量 の 場 合 に 障 壁 ハードウェア ブロックを 内 蔵 IP 購 入 が 不 要 に 外 付 けPHYも 不 要 高 性 能 版 のみならず 低 価 格 版 も 登 場 PCI Expressを 内 蔵 した 組 込 み 用 CPUも 登 場 ASIC FreeScale Semiconductor 社 PowerQUICCⅢ ルネサスエレクトロニクス 株 式 会 社 SH-4A(SH7786) Altera 社 FPGA PCI Express Stratix V GT/GX/GS (Rev.3.0) Stratix Ⅳ GX/GT Arria ⅡGZ (Rev.2.0) Arria ⅡGX Cyclone IV GX (Rev.1.1) Xilinx 社 Virtex-7 (Rev.3.0) Kintex-7 Virtex-6 (Rev.2.0) Artix-7 Virtex-5 Spartan-6 (Rev.1.1) 一 部 のFPGAはソフトウェアIPで 上 位 の PCI Expressに 対 応 可 能 MAC : Media Access Controller PIPE : PHY Interface for the PCI Express

9 Thunderbolt Technologyにも ホスト ASIC チップセットetc PCとぺリフェラル 間 の 接 続 用 インタコネクト 1 本 のケーブルでデュアル プロトコルを サポート PCI Express 2.0 DisplayPort 1.1a 低 レイテンシ(8ns) ディジ チェーン トポロジ 7ホップ 上 位 から 見 るとPCI Expressのスイッチ Thunderboltの 物 理 層 を 意 識 する 必 要 がない Mini DPコネクタを 使 用 Thunderbolt Technologyとネイティブの DisplayPort(DP++)を 共 用 Gbps 2 双 対 単 方 向 伝 送 64B/66B 符 号 伝 送 距 離 銅 線 ケーブルで3m(アクティブ) AOC(Active Optical Cable)にて10m 以 上 10Wまでの 電 力 供 給 可 能 DisplayPort DisplayPort (ネイティブ DP++) 4 Thunderbolt 物 理 層 ペリフェラル DisplayPort Thunderbolt コントローラ Thunderbolt コントローラ PCI Express PCI Express 数 字 はレーン 数 を 示 す 9

10 PCI Express: 電 気 的 仕 様 Base Specification 最 小 0.8Vp-p 最 大 1.2Vp-p 最 初 の ビット 変 化 Rev.1.1:0.25 UI 送 信 側 Rev.1.1:0.75 UI ディエンファシス -3.5dB±0.5dB (2.5Gbps 5Gbps) -6dB±0.5dB (5Gbps) すべての 変 化 しないビット SerDes デバイスA 1 UI = 400 ps ±300PPM (2.5Gbps) 200ps ±300PPM (5Gbps) SerDes デバイスB 最 小 175mVp-p (2.5Gbps) 最 小 120mVp-p (5Gbps) すべてのビット Rev.2.0から 低 電 力 モードが 正 式 に 規 格 化 差 動 振 幅 は1.2V~0.4V ディエンファシスなし 減 衰 量 最 大 [email protected] 9.2dB@ 625MHz 0.60 UI 受 信 側 UI シリアル 伝 送 : 信 号 の 損 失 と ジッタの 評 価 が 重 要 10

11 PCI Expressのインタコネクト CEM=Card ElectroMechanical 3 種 類 に 分 類 1. コネクタなし - Base Spec 2. コネクタあり - CEM 3. ケーブル 接 続 - Cable Base CEM Cable 11 どの 測 定 ポイントの 規 格 を 使 うかを 決 定

12 Base Specification ( 送 信 端 受 信 端 ) デバイスの 仕 様 (Rev.1.x) デバイス ベンダ 送 信 端 測 定 基 準 点 :トランスミッタ 出 力 SerDes デバイス Tx Rx シンボル 規 格 R=50Ω R=50Ω V TX-DIFFp-p-MIN ( 遷 移 ビット) V TX-DIFFp-p-MIN ( 非 遷 移 ビット) 800 mv 505 mv~566 mv 受 信 端 感 度 ジッタ 耐 性 T TX-EYE Rev.1.0a 280 ps (0.7UI) Rev.1.1 BER ps (0.75UI) 測 定 基 準 点 :レシーバ 入 力 SerDes デバイス Tx Rx R=50Ω R=50Ω シンボル V RX-DIFFp-p-MIN 規 格 175 mv 50cm 以 下 T RX-EYE Rev.1.0 Rev.1.1 BER ps (0.4UI) 12

13 CEM Specification (コネクタ 部 ) システム ボード/アドイン カード 仕 様 (Rev.1.x) コンプライアンス テストの 測 定 ポイント システム ボード:アイ 電 圧 幅 測 定 基 準 点 :アドイン カードのエッジ 上 部 システム ボード SerDes デバイス Tx 30cm 以 下 R=50Ω Rx R=50Ω CEM=Card ElectroMechanical シンボル 規 格 VtxS 274 mv VtxS_d 253 mv Rev.1.0a 183 ps T txs 1,000,000 UI 246 ps Rev.1.1 BER ps アドイン カード:アイ 電 圧 幅 13 測 定 基 準 点 :アドイン カードのエッジ 上 部 R=50Ω R=50Ω アドイン カード Tx 8.9cm 以 下 SerDes デバイス シンボル VtxA VtxA_d 規 格 514 mv 360 mv Rev.1.0a 237 ps T txa 1,000,000 UI 287 ps Rev.1.1 BER ps

14 Rev.2.0 CEM Specification (コネクタ 部 ) システム ボード/アドイン カード 仕 様 (Rev.2.0) システム ボード:アイ 電 圧 アイ 幅 SerDes デバイス 測 定 基 準 点 :アドイン カードのエッジ 上 部 Tx システム ボード コンプライアンス テストの 測 定 ポイント R=50Ω Rx R=50Ω パラメータ VtxS VtxS_d CEM=Card ElectroMechanical 規 格 300 mv 300 mv クロストーク 含 む 95ps (Dj:57ps) T txs BER10-12 クロストークなし 108ps (Dj:44ps) 14 アドイン カード:アイ 電 圧 アイ 幅 測 定 基 準 点 :アドイン カードのエッジ 上 部 R=50Ω R=50Ω Tx SerDes デバイス アドイン カード パラメータ 3.5dB 6dB VtxA VtxA_d 規 格 380 mv 380 mv クロストーク 含 む 123ps (Tj:77ps Dj:57ps) T txa BER10-12 クロストークなし 126ps (Tj:74ps Dj:54ps) VtxA VtxA_d 306 mv 260 mv クロストーク 含 む 123ps (Tj:77ps Dj:57ps) T txa BER10-12 クロストークなし 126ps (Tj:74ps Dj:54ps)

15 PCI Express 測 定 クロック リカバリ 条 件 1.5MHz1 次 PLL(20dB/dec.) アドイン カードのRev.1.1/2.5Gbpsコンプライア ンス テストでCBBとともに 使 用 SSC(30kHz~33kHz)の 高 調 波 やリファレンス クロックの 低 周 波 ジッタが 影 響 しないようジッタの ない クリーン クロック の 使 用 時 のみ 1.5MHz3 次 PLL(60dB/dec.) システム ボードのRev.1.1/2.5Gbpsコンプライ アンス テストで 使 用 クリーン クロックの 入 力 改 造 が 困 難 SSCが オフできない 実 システムのリファレンス クロッ ク(ダーティ クロック)でのテスト 用 Rev.1.0aで のクロック リカバリ 1.5MHzブリック ウオールを 使 用 Rev.2.0/5Gbpsコンプライアンス テストで 使 用 さらにシステム ボードではデュアル ポート 測 定 法 を 使 用 db 1.5MHz1 次 PLL 1.5MHz3 次 PLL ジッタ 伝 達 関 数 Hz 1.5MHz ブリック ウオール PCI-SIG 15

16 規 格 はコンプライアンス パターンで 規 定 測 定 規 格 はすべてコンプライアンス パターンにて 指 定 の 測 定 点 で 終 端 した 状 態 で 測 定 レシーバ 検 出 後 トランスミッタからのトレーニング シーケンスに 応 答 がない 場 合 Polling.Complianceへ 移 行 し コンプライアンス パターンの 出 力 が 規 格 化 されている シンボル K28.5- D21.5 K28.5+ D10.2 現 在 のディスパリティ パターン

17 PCI Express 物 理 層 コンプライアンス( 信 号 品 質 テスト) および 測 定 について

18 インターオペラビリティとコンプライアンス テスト インターオペラビリティを 確 保 するためには 最 低 限 コンプライアンス 項 目 を 満 たしている 必 要 がある コンプライアンス テスト( 認 証 試 験 )の 実 施 コンプライアンス テストに 合 格 すると 規 格 団 体 としてお 墨 付 きを 受 けたことになる 証 明 の 仕 方 は 規 格 団 体 による ロゴ 添 付 インテグレーターズ リストへの 掲 載 コンプライアンス テスト(ロゴ 認 証 )を 受 ける 方 法 年 に 数 回 規 格 団 体 により 開 催 されるプラグ フェスタに 実 機 を 持 ち 込 む PCI Express SATA USB2.0/3.0など 規 格 団 体 が 承 認 した 民 間 認 証 会 社 でのテストを 受 ける SATA USB2.0/3.0 HDMIなど セルフ コンプライアンス 社 内 でテストを 実 施 し テスト 結 果 を 規 格 団 体 に 提 出 IEEE1394など ほとんどの 規 格 は ロゴなしで 製 品 出 荷 販 売 可 能 ロゴ 認 証 必 須 なのはThunderbolt HDMI( 事 実 上 )など ただし 製 品 保 証 の 観 点 から 社 内 あるいは 民 間 認 証 会 社 でコンプライアンスに 準 ずる 測 定 をしておくことは 重 要 18

19 PCI Expressのコンプライアンス テストの 内 容 PCI-SIG 主 催 年 に 数 回 米 国 Milpitas 市 台 湾 で 開 催 テスト 対 象 はシステム ボード(マザーボード)とアドイン カ ード 内 容 Physical Layer:オシロスコープなどを 使 っての 信 号 の 電 気 的 なテスト Configuration Space:メモリ 上 のコンフィギュレーション 空 間 のフィー ルドと 値 の 検 証 Link & Transaction Layer(2 種 類 ):プロトコルの 境 界 条 件 のテスト およびエラー 注 入 とエラー ハンドリングの 確 認 Platform Configuration: PCI ExpressデバイスのBIOSハンドリング のチェック 80%のインターオペラビリティで 合 格 19

20 トランスミッタ 測 定 項 目 例 :PCI Express Rev Gbps コンプライアンス テスト 物 理 層 アイ ダイアグラム: 遷 移 ビット 非 遷 移 ビット (ディエンファシス)を 分 離 しての 評 価 アイ 高 さ アイ マスク テスト:マスク ヒット ユニット インターバル(UI): 周 期 ジッタ Median-to-Maxジッタ リファレンス クロック(システム ボード) ジッタ アイ 高 さ ( 遷 移 ビットの 最 小 信 号 レベル) アイ 高 さ ( 非 遷 移 ビット/ディエンファシス ビットの 最 小 信 号 レベル) Min Max Median-to-Max ジッタ P-P ジッタ 分 布 Max Min Median 中 央 値 2 アイ マスク ヒット 20

21 Rev.2.0(5Gbps)での 変 更 点 (CEM 測 定 上 ) 測 定 に 必 要 なオシロスコープの 周 波 数 帯 域 を 明 確 に 第 5 次 高 調 波 で 規 定 2.5Gbps: 6.25GHz 5Gbps: 12.5GHz 新 しいTx 測 定 Rj/Dj(δ-δ) 分 離 Tj@BER10-12 新 しいCDR 関 数 (1.5MHzブリックウォール) システム テストではデュアル ポート 測 定 リファレンス クロック ベースでのデータの アイ ダイアグラムとジッタ 測 定 リファレンス クロック 測 定 Rev.2.0からはBase Specificationに 指 定 のジッタ 伝 達 関 数 適 用 後 にて PLLループ 帯 域 幅 測 定 (アドイン カード) TDR* CDR 特 性 * 参 考 テストのみ 伝 送 線 路 は85Ω 差 動 インピーダンスに Tx/Rx 終 端 抵 抗 は 変 更 なし(100Ω 差 動 ) レシーバ テスト* ジッタ ストレス テストとエラー カウント PCI Express Base Specification, Rev2.0 21

22 PCI Express Rev.2.0 物 理 層 信 号 測 定 項 目 5Gbps コンプライアンス テスト 1. アイ ダイアグラム 遷 移 ビット 非 遷 移 ビット(ディエンファシス)を 分 離 してのアイ ダイアグラム 評 価 アイ 高 さ アイ アイ (5Gbps) マスク テスト:マスク ヒット(2.5Gbps) 2. ユニット インターバル(UI): 周 期 (SSC) 3. ジッタ 2.5Gbps:Median-to-Maxジッタ 5Gbps:ランダム ジッタ(Rj (δ-δ) ) デターミニ ステック ジッタ(Dj (δ-δ) ) トータル 測 定 以 上 1から3は1M-UI 捕 捉 し ソフトウェアでリカバリされたクロッ クを 基 準 に 測 定 4. リファレンス クロック ジッタ(システム ボード 2.5Gbps) 5. PLLループ 帯 域 幅 ピーキング 測 定 (ア ドイン カード) アイ 高 さ( 遷 移 ビットの 最 小 信 号 レベル) バスタブ プロット: アイ アイ 高 さ( 非 遷 移 ビット/ディ エンファシス ビットの 最 小 信 号 レベル) ジッタ スペクトラム: ジッタの 周 波 数 成 分 を 表 示 ( 規 格 とは 無 関 係 ) 22

23 デュアル ポート 測 定 5Gbps コンプライアンス テスト PCI Express CEM Specification Rev.2.0のシステム ボー ドでのジッタ 測 定 方 法 データ クロックを 別 々に 測 るのではなく 同 時 に 測 定 クロック ジッタの 影 響 を 受 けて 発 生 するデータ ジッタを 除 去 SSC システムでは クリーン クロック 入 力 が 困 難 なため データ クロックを40GS/s 以 上 で 同 時 に 捕 捉 する 必 要 あり 擬 似 差 動 の 場 合 には4チャンネル 必 要 1M-UI 長 の 単 発 捕 捉 リファレンス クロックを50 逓 倍 化 し タイミング リファレンスと して 使 用 リファレンス クロック ジッタ:リファレンス クロックに 依 存 しないデータ ジッタ:データ ジッタ:リファレンス クロック データ(レーン0) 23

24 ゲイン(dB) PLLループ 帯 域 幅 ピーキング 測 定 (アドイン カード) Rev.2.0 コンプライアンス テスト 測 定 の 必 要 性 は アドイン カードのトランスミッタはクリーン クロックで 測 定 リファレンス クロックの 影 響 を 含 めない システムのリファレンス クロックは 別 途 測 定 し ジッタを 制 御 残 りはトランスミッタのPLLのジッタ 伝 達 特 性 ジッタを 増 加 させるピーキングが3dB 以 内 であること 2.5Gbps:ループ 帯 域 幅 (-3dB) ピーキング3dB 以 内 :1.5-22MHz 5Gbps:ループ 帯 域 幅 (-3dB) ピーキング1dB 以 内 :5-16MHz ピーキング3dB 以 内 :8-16MHz 8Gbps:ループ 帯 域 幅 (-3dB) ピーキング2dB 以 内 :~4MHz ピーキング1dB 以 内 :~5MHz Rev.2.0よりコンプライアンス テスト 項 目 に 現 在 2 種 類 の 方 法 がSIGで 承 認 スペクトラム アナライザ 測 定 法 クロック リカバリ 法 リファレンス クロックの 低 周 波 ジッタに 対 してPLLは 追 従 その 結 果 リファレ ンス クロックの 低 周 波 ジ ッタはそのままTx 出 力 に 重 畳 される 形 に その 他 弊 社 ではAWG 任 意 波 形 ジェネレータを 使 用 した 方 法 も 可 能 リファレン クリーン スクロック 100MHz ジッタ 伝 達 関 数 どこまでジッタを 通 すか 周 波 数 帯 域 (f) 2.5G/5Gbps PLL Tx リファレンス クロックの 高 周 波 ジッタに 対 してPLLは 追 従 しない その 結 果 リファレ ンス クロックの 高 周 波 ジッタ はTx 出 力 に 重 畳 されない 24

25 必 要 な 機 材 (Rev.1.1:2.5 Gbps) コンプライアンス テスト( 信 号 品 質 ) 物 理 層 測 定 デジタル オシロスコープ:6GHz 帯 域 20GS/s 以 上 下 記 いずれかの 機 種 DSA70804C 型 8GHz25GS/sデジタル シリアル アナライザ DSA70604C 型 6GHz25GS/sデジタル シリアル アナライザ SMAケーブル(CLB10/CBB11) コンプライアンス テスト ソフトウェア SIGTEST Clock Jitter Tool(Rev.1.1システム ボードのみ) SIGのWebよりダウンロード DPOJET ジッタ&アイ ダイアグラム 解 析 ソフトウェア 1 opt.pce3 PCI Express 自 動 化 ソリューション プローブ: 必 要 に 応 じて 下 記 いずれかの 機 種 P7580 型 8GHz 差 動 プローブ P7560 型 6GHz 差 動 プローブ P7380SMA 型 8GHz SMA 入 力 差 動 プローブ 1.DSAシリーズには 標 準 付 属 25

26 DSA70000Cシリーズ デジタル シリアル アナライザ 最 高 の 波 形 特 性 と 強 力 な 解 析 能 力 型 名 DSA72004C 型 DSA71604C 型 DSA71254C 型 DSA70804C 型 DSA70604C 型 DSA70404C 型 最 高 周 波 数 帯 域 20GHz 16GHz 12.5GHz 8GHz 6GHz 4GHz 最 高 サンプル レート 最 大 レコード 長 垂 直 軸 ノイズ(フルスケール に 対 するp-p) 0.77% 0.43% 0.38% 0.35% 0.32% 0.28% フラットネス ±0.5dB( 最 高 周 波 数 帯 域 の 半 分 までで) ジッタ ノイズ フロア(rms) 290fs 270fs 300fs 340fs デルタ 時 間 測 定 確 度 (rms) 1.43ps 1.15ps 1.23ps 1.24ps 1.33ps 1.48ps DSA70000D/C MSO70000Cシリーズ 共 通 主 な 機 能 ( 標 準 ) サーチ&マーク コミュニケーション マスク テスト ジッタ/アイ ダイアグラム 解 析 6.25Gbpsコミュ ニケーション トリガ シリアル パターン トリガ/プロトコル デコード&サーチ(PCIe rev.1/2/3など) 主 な 機 能 (オプション) フレーム&ビット エラー ディテクタ ビジュアル トリガ I 2 C SPI RS-232/422/485/UART MIPI D-PHY USB2.0デコード&トリガ DDR 解 析 シリアル データ リンク 解 析 パワー 解 析 ベクトル シグナル 解 析 UWB 解 析 周 波 数 帯 域 のアップグレード その 他 毎 秒 30 万 波 形 取 込 みレート DSP 特 性 補 正 DSP 帯 域 拡 張 (DSA72004C 型 ) 周 波 数 帯 域 選 択 機 能 ArbFilter 機 能 26

27 必 要 な 機 材 (Rev.2.0:5 Gbps) コンプライアンス テスト( 信 号 品 質 ) 物 理 層 測 定 デジタル オシロスコープ:12.5GHz 帯 域 40GS/s 以 上 下 記 いずれかの 機 種 DSA73304D 型 : 33GHz50GS/s@4チャンネル100GS/s@2チャンネル デジタル シリアル アナライザ DSA72504D 型 : 25GHz50GS/s@4チャンネル100GS/s@2チャンネル デジタル シリアル アナライザ DSA72004C 型 : 20GHz50GS/s@4チャンネル100GS/s@2チャンネル デジタル シリアル アナライザ DSA71604C 型 : 16GHz50GS/s@4チャンネル100GS/s@2チャンネル デジタル シリアル アナライザ DSA71254C 型 : 12.5GHz50GS/s@4チャンネル100GS/s@2チャンネル デジタル シリアル アナライザ ケーブル(CLB2/CBB2) SMAケーブル SMA-SMP 変 換 アダプタ SMA-SMPケーブル コンプライアンス テスト ソフトウェア SIGTEST Clock Jitter Tool SIGのWebよりダウンロード DPOJET ジッタ&アイ ダイアグラム 解 析 ソフトウェア 1 opt.pce3 PCI Express 自 動 化 ソリューション シリアル データ リンク 解 析 ソフトウェア 2 Opt.SLA SDLAシリアル データ リンク 解 析 ソフトウェア 1.DSAシリーズには 標 準 付 属 2.Base Specificationでのトランスミッタ 測 定 でディエンベッドする 場 合 27

28 DSA70000Dシリーズ デジタル シリアル アナライザ 最 高 の 波 形 特 性 と 強 力 な 解 析 能 力 型 名 DSA7334D 型 DSA72504D 型 最 高 周 波 数 帯 域 2ch(RT) 4ch(ET アンダー サンプリング) 4ch(RT) 33GHz 23GHz 25GHz 立 上 り 時 間 (20%-80%) 9ps 12ps 最 高 サンプル レート 最 大 レコード 長 垂 直 軸 ノイズ (フルスケールに 対 するp-p) フラットネス ジッタ ノイズ フロア(rms) 0.58% 0.58% ±0.5dB( 最 高 周 波 数 帯 域 の 半 分 までで) 250fs デルタ 時 間 測 定 確 度 (rms) 347fs 330fs 垂 直 軸 感 度 オフセット レンジ 終 端 電 圧 レンジ 6.25mV/div~120mV/div (62.5mV~1.2Vフルスケール +3.4~-3.4V IBM 社 SiGe 8HP BiCMOSプロ セスによる 新 設 計 のフロントエ ンドにより 33GHzで 必 要 とさ れる 垂 直 ノイズとジッタ ノイズ フロアの 低 減 化 を 実 現 終 端 電 圧 機 能 によりバイアス Tee DCブロックを 併 用 すること なく DCバイアス 回 路 を 直 結 可 能 28

29 テスト フィクスチャ CEM : PCI-SIGより 購 入 Compliance Base Board (アドイン カード) CBB1 Rev. 1.1 CBB2 External Cable : Molex 社 より 購 入 リンク 数 Molex 社 部 品 番 号 x X X X Compliance Load Board (システム ボード) CLB1 x4/x8 CLB2 x1/x16 CLB2 1 8 ExpressCard : PCMCIAより 購 入 アドイン カード PXM-1A Mini Card CEM : Allion 社 より 購 入 システム ボード PMA-2 EC-SI-P PEC-1X 29

30 テスト フィクスチャ 使 用 形 態 (CEM Specification) CLB(Compliance Load Board) CLB システム ボード (マザー ボード) オシロスコープ 5Gbpsのみ アドイン カード CBB CBB(Compliance Base Board) オシロスコープ 30

31 Compliance Workshopでの 標 準 コンプライアンス テスト ソフトウェアSigTest Ver PCI-SIGが 各 社 のオシロスコープ 用 に 用 意 (テクトロニクス アジレント テクノロジー レクロイに 対 応 ) PCI-SIGサイトからメンバーは 無 料 でダウンロード 可 能 Microsoft Windows 7/XP/2000 上 で 動 作 テスト 手 順 書 (Signal Quality Test Methodology)を 用 意 測 定 項 目 を 自 動 的 に 測 定 し 規 格 に 対 して 測 定 結 果 のパス/フェイル 判 定 を 表 示 遷 移 ビット 非 遷 移 ビットを 識 別 し 各 ビット 別 に 測 定 ( 電 圧 )とアイ ダイアグラムとマスク テストを 実 行 結 果 をHTML 形 式 で 出 力 波 形 データをいったんファイルに 落 とす 必 要 がある -> 作 業 性 が 悪 い* 5Gbps 用 新 機 能 Rj Dj(Dual Dirac) 測 定 Tj@BER 測 定 デュアル ポート 測 定 テスト 結 果 ヘッダ 部 非 遷 移 ビット アイ ダイアグラム コントロールと 測 定 画 面 レポート 遷 移 ビット アイ ダイアグラム 31

32 Compliance Workshopでの 標 準 リファレンス クロック テスト ソフトウェアClock Jitter Tool 規 格 指 定 のジッタ 伝 達 関 数 (フィルタ)を 適 用 し パス/フェイルを 判 定 入 力 ファイル 各 社 のジッタ 解 析 ソフトウェアからのPeriod Clossover 測 定 ファイル 波 形 データ PCI-SIGサイトから 無 料 でダウンロード 可 能 最 新 版 はVer.1.3 Microsoft Windows XPで 動 作 32

33 33 DSA70000C/Dシリーズ 標 準 DPOJETジッタ&アイ ダイアグラム 解 析 ソフトウェア 汎 用 (デバッグ バリデーション)+ 特 定 用 途 (DDR PCI Express USB3.0などのコンプライアンス テ スト) 周 波 数 / 周 期 振 幅 タイミングおよびジッタとア イ ダイアグラム 測 定 データ クロックおよびクロック - データ 間 ジッタ 成 分 の 詳 細 な 解 析 Rj/Dj 測 定 特 定 BERでのトータル ジッタ 真 のRj/Dj 測 定 とRj (δδ) /Dj (δδ) 測 定 Diの 成 分 をBUJ Pj DCDj DDjに 分 離 測 定 有 界 非 相 関 ジッタ(BUJ:Bounded Uncorrelated Jitter)の 測 定 クロストーク 起 因 のジッタ 課 題 を 解 決 アイ アイ 高 さ@BER 差 動 クロスオーバ 様 々なデータ 解 析 を 可 能 にする 複 数 のプロット 表 示 アイ ダイアグラム ヒストグラム スペクトラム バ ス タブ サイクル トレンド ジッタ 発 生 源 の 特 定 など SigTestとの 使 い 分 けは? プリテストはDPOJETで コーナ ケースをSigTestで 評 価 レポート 生 成 機 能 MHTML 形 式 (MIME Encapsulation of aggregate HTML)* セットアップ ファイル リミット ファイルの 提 供 で 標 準 規 格 に 対 応 SAS Fibre Channel DisplayPort PCI Express USB3.0 MIPI *HTML ファイルや 画 像 デ ータを 単 一 のアーカイブに まとめて 保 存 できる 形 式

34 オプションPCE3 PCI Express 自 動 化 ソリューション 34 コンプライアンス テストの 完 全 自 動 化 ソリューション SigTestベースの 測 定 完 全 統 合 現 在 :DLLのみ 次 期 (2013 年 7 月 ):DLLに 加 え コマンド ラインによるSigTest.exe 実 行 を 選 択 可 能 完 全 自 動 化 のためにはAFG3252C 型 任 意 波 形 /ファンクション ジェネレータを 推 奨 データ レートおよびディエンファシス レベルを 変 更 してのテストや プリセット テストに モード 変 更 が 必 要 DUTのRxに 対 する100MHzパルス バーストを 生 成 Rxへ 直 接 入 力 してモードを 自 動 変 更 次 期 (2013 年 7 月 )ではAWGシリーズも 使 用 可 能 に 所 望 のケーブル セットが 必 要 DPOJET 用 PCI Expressモジュール 付 属 ( 旧 オプションPCE3 相 当 ) ベースおよびケーブルなどその 他 の 仕 様 更 なる 解 析 はDPOJET PCI Express モジュールで SR-PCIE PCI Expressシリアル 解 析 標 準 付 属 (Windows 7 版 搭 載 機 種 のみ) 次 スライド 参 照 コンプライアンス パターンの 自 動 検 証 に 利 用 -> テストの 信 頼 性 向 上 既 存 のOpt.PCE3ユーザは 無 償 でアップ グレード 可 能 SR-PCIEは 別 途 購 入 M.2など 小 型 のモジュールでは テスト フィクスチャにテスト モ ード 切 替 機 能 を 持 たせる 事 が 困 難 なケースがあるため DUTのRxに 直 接 パルス バー ストを 入 力 する 方 法 が 効 果 的

35 SR-PCIE PCI Expressシリアル デコード サーチ&トリガ オーダード セット 識 別 を 含 む8B/10Bレベルでのデコード&トリガ(2.5Gbps 5Gbps) および128B/130Bレベルでのデコード(8Gbps) ディスクランブルされた およびディスクランブルされない 双 方 のデータ 表 示 バス 波 形 表 示 イベント テーブル 表 示 :テキストとしてエクスポート 可 能 ディスパリティ シンボル エラー 表 示 アドバンスト サーチ&マーク 機 能 によるデータ シンボルおよびオーダード セット エ ラーのマークとサーチ(2.5Gbps 5Gbps) 6.25 Gbps 8b/10bシリアル プロトコル トリガ/デコード 機 能 によるキャラクタ シンボ ルおよびオーダード セット エラーによるトリガ(オプションDSAU DSAH STU ある いはST6Gが 必 要 :DSA 標 準 装 備 MSOは 現 在 標 準 装 備 ) 波 形 表 示 内 にテーブルをドッキング 可 能 に さらにドッキング 後 波 形 表 示 領 域 の 高 さが 可 変 に 35

36 PLLループ 帯 域 幅 ピーキング 測 定 クロック リカバリ 法 :BERTScope CR125A Tx PLLループ 帯 域 幅 テストが1 台 (+PC)で 可 能 PCI Express 用 100MHz 変 調 クロックを 発 生 (オプション) 25MHzまでジッタを 重 畳 25MHzまでのジッタ 伝 達 特 性 PCIe CLK+ PCIe CLK- 入 力 信 号 100MHzクロック+ Sj CBB Ref_CLK 外 部 クロックを 入 力 できるように 改 造 が 必 要 36

37 プロービング 擬 似 差 動 接 続 2チャンネル 使 い 差 動 信 号 の+(P)と-(N)を 直 接 オシロスコープへ 入 力 Ch1 Ch2 内 部 で 波 形 演 算 でシングルエンド 化 :Math=Ch1 -Ch2 コネクタ SMA コネクタ 50Ω 終 端 目 的 コンプライアンス テスト デバイス 評 価 SerDes 基 板 Tx テスト フィスクチャ 50ΩSMA ケーブル V DIFF = Ch1-Ch3 = Math1 プローブ 接 続 差 動 プローブによる 信 号 ピックアップ ECB コネクタ ECB 目 的 シグナル インテグリティ SerDes Tx Rx SerDes トラブルシューティング デバッグ 差 動 アクティブ プローブ Ch1 V DIFF = Ch1 37

38 差 動 プローブによる 観 測 の 注 意 点 実 デバイスでの 規 定 測 定 の 問 題 点 プローブを 使 っての 測 定 受 信 端 のアイがエラーとなる 本 当 にエラーか? 実 デバイス 環 境 ではデバイス 入 力 の 容 量 により 高 周 波 領 域 でのインピーダンスが 変 動 デバイスの 入 力 は 並 列 容 量 成 分 を 持 つ その 結 果 規 格 は 一 般 的 に 理 想 終 端 (50Ω)での 仕 様 のため 信 号 振 幅 が 変 動 ( 一 般 的 に 下 がる) 伝 送 路 の 途 中 にプロービングした 場 合 入 射 波 に 対 して 反 射 波 が 重 畳 入 射 波 ZL Z ideal Lstray ZL 反 射 波 Zo Cin 仕 様 は50Ω 終 端 として 規 定 レシーバ 接 続 状 態 では ない ゆえにコンプライアンス テストでは 実 デバイスではなく 理 想 終 端 で 測 定 オシロスコープの50Ω 入 力 で 終 端 テスト フィクスチャを 併 用 デバッグや 参 考 測 定 ではプローブを 使 用 コネクタ SMA コネクタ Ch1 Ch3 50Ω 終 端 SerDes Tx 50ΩSMA ケーブル 38 市 販 テスト フィクスチャ 例 (SATA DisplayPort PCI Exprsss) ECB テスト フィスクチャ

39 実 デバイス 入 力 容 量 の 反 射 除 去 シリアル データ リンク 解 析 ビジュアライザ( SDLA Visualizer )による 反 射 除 去 実 デバイスの 入 力 容 量 による 反 射 を 除 去 して 実 デバイス レシーバ 点 の 信 号 をシミュレ ーション 観 測 したいのは 実 デバイス レシーバ 点 の 信 号 -> 伝 送 路 の 途 中 で 観 測 した 時 の 反 射 を 除 去 2.5Gbps 信 号 2.5Gbps 信 号 入 射 波 プローブ 点 Lstray ZL 反 射 波 伝 送 路 Cin レシーバ 点 マスクヒット SDLA Visualizerの 設 定 C: 1 pf 終 端 : 50 Ω 伝 送 路 距 離 : 95 ps 39

40 差 動 プローブによる 測 定 実 リンク(IDLE) 中 の 信 号 測 定 デバ ッグを 行 いたい DPOJETジッタ&アイ ダイアグラム 解 析 アプリケーションによる 汎 用 測 定 解 析 とデバッグ アイ ダイアグラムとジッタ タイムトレン ド グラフ ジッタ スペクトラムなどの 同 時 表 示 による 解 析 Pass/Fail 自 動 判 定 と 詳 細 / 統 計 解 析 HTML 形 式 のレポート 実 インタフェースの 測 定 やデバッグ に 最 適 な 高 性 能 差 動 プローブ マスク テスト エラー 箇 所 の 波 形 解 析 も 可 能 ジッタ スペクトラム ジッタ 周 波 数 成 分 の 詳 細 解 析 ジッタ タイム トレンド ジッタの 変 動 プロファイルの 解 析 ジッタ ヒストグラム Pass/Fail 自 動 判 定 と 詳 細 / 統 計 解 析 40

41 まとめ PCI Expressアプリケーションの 拡 がり PC / サーバー インタフェース 組 込 み 機 器 ストレージ 新 規 格 (Thunderbolt M.2など) 3 種 類 のインタコネクト コンプライアンス テストはCEMで 実 施 Physical Layer Configuration Space Link & Transaction Layer(2 種 類 ) Platform Configuration テスト フィクスチャ: CLBとCBB Rev Gbps Rev.2.0 5Gbpsのコンプライアンス テスト( 物 理 層 ) アイ ダイアグラム UI リファレンス クロック ジッタ(システム ボード)など 2.5Gbps: Median-to-Maxジッタの 測 定 5Gbps: Rj(δ-δ) Dj(δ-δ) トータル ジッタ@BER10-12の 測 定 デュアル ポート 測 定 PLLループ 帯 域 幅 測 定 などが 追 加 DPOJET SigTest と Clock Jitter Tool CEMで 測 定 できないケースは 差 動 プローブによる 測 定 デバッグ( 非 コンプライアンス テスト) 41

42 補 足 資 料

43 PCI Express 4.0: 更 なる 高 速 化 16GT/s(16Gbps)に 決 定! 128b/130b 3タップ ディエンファシスはそのまま 実 現 にあたっての 検 討 されている 技 術 DFEの 必 須 化 とマルチタップ 化 (8Gbpsでは1タップでオプション) パッケージ 特 性 の 改 善 基 板 素 材 の 変 更 リタイマの 併 用 その 他 43

44 物 理 層 回 路 と 共 通 基 盤 技 術 (PCI Express USB3.0 ) 小 振 幅 差 動 伝 送 送 信 と 受 信 の 双 方 での 終 端 レシーバ 検 出 トランスミッタ パルスを 定 期 的 に 送 信 し レシ Tx + ーバの 接 続 を 立 上 り 時 間 の 変 動 で 検 出 - AC 結 合 Vcc コモン 電 圧 非 依 存 テストの 容 易 化 ( 計 測 器 に 直 接 接 続 して 終 端 可 能 ) ピア ツー ピア 接 続 分 岐 配 線 による 多 重 反 射 の 抑 制 デュアル シンプレックス 通 信 ( 双 対 単 方 向 伝 送 ) 独 立 したアップストリームとダウ ンストリーム 最 高 データ レートで 双 方 向 同 時 通 信 が 可 能 Rx レシーバ + - V_Bias A Gnd A レシーバ 検 出 ソース nF(Rev.3.0より 2.5/5Gbps: nF 2.5/5/8Gbps: nF) D+ D- D+ D- 伝 送 ライン 伝 送 ライン nF(Rev.3.0より 2.5/5Gbps: nF 2.5/5/8Gbps: nF) ターミネーション レシーバ 検 出 PCI Express USB3.0で 採 用 されている 技 術 50 Gnd B 50 V_Bias B レシーバ Tx - Rx トランスミッタ 44

45 Base SpecificationとCEM Specificationの 関 係 1.2~0.8Vp-p J ST L ST J AR L AR Base Specification ( 送 信 ) J AT L AT J SR L SR Base Specification ( 受 信 ) CEM Specification (コネクタ 部 ) 0.175Vp-p トランスミッタ インタコネクト ロス:13.2dB 以 下 レシーバ 0.8~ 0.532Vp-p 0.7 UI(Rev.1.0a) 0.75 UI(Rev.1.1) 3dB±0.5dB ジッタ: 0.3 UI ( Rev.1.0a) UI (Rev.1.1) 以 下 0.4UI 単 純 に13.2dB/50cm 0.35UI/50cmを 伝 搬 距 離 に 応 じて 比 例 配 分 45

46 DPOJET PCI Expressコンプライアンス セットアップ 複 雑 な 物 理 層 の 測 定 を 簡 単 に 実 施 するツール 遷 移 ビット アイ 幅 高 さ 非 遷 移 ビット アイ 幅 高 さ 立 上 り 時 間 立 下 り 時 間 UI 差 動 電 圧 TIEジッタ アイ 開 トータル Rj (δ-δ) /Dj (δ-δ) 測 定 DPOJETレポート 結 果 :MHTML 形 式 (MIME Encapsulation of aggregate HTML) HTML ファイ ルや 画 像 データを 単 一 のアーカイブにまとめて 保 存 46

47 Rev.2.0 用 CLB/CBBテスト フィクスチャ Rev.1 用 テスト フィクスチャからの 変 更 点 アドイン カード(CBB):Rev1.1と 同 等 オンボード クリーン クロックによるテスト システム ボード(CLB) x16/x1カードとx4/x8カードの2 構 成 に レセプタクルをSMAからSMPに 変 更 SMP(SMA): 挿 抜 回 数 1000 回 以 上 (500 回 ) 40 GHz 帯 域 (18GHz) 占 有 面 積 6.5 mm 2 (12.7mm 2 ) 85Ω 差 動 トレース インピーダンス モード スイッチ(Rxにパルス バーストを 入 力 ) 2.5Gbps 3.5dBディエンファシス 5Gbps 3.5dBディエンファシス 5Gbps 6dBディエンファシス 発 注 に 関 する 詳 細 テスト フィクスチャ 資 料 2_rev_1.0.pdf 47

48 コンプライアンスはケーブル 直 結 デバッグ トラブルシューティングにはプローブが 必 要 P75xxシリーズTriMode 差 動 プローブ 型 名 P7630 型 P7520A 型 P7516 型 P7513A 型 P7508 型 P7506 型 P7504 型 周 波 数 帯 域 30GHz 20/25 GHz * 16 GHz 13 GHz 8 GHz 6GHz 4GHz 10~90% 立 上 り 時 間 ( 代 表 値 ) 20~80% 立 上 り 時 間 ( 代 表 値 ) 差 動 動 作 入 力 レ ンジ 16ps 以 下 27ps 以 下 31ps 以 下 40 ps 以 下 55 ps 以 下 75ps 以 下 105ps 以 下 12ps 以 下 18ps 以 下 23ps 以 下 30 ps 以 下 35 ps 以 下 50 ps 以 下 75ps 以 下 2V p-p(p76ca) 10V p-p(p76ta) オフセット レンジ ±4V ±625mV(5:1) ±1.6V(12.5:1) ±750mV(5:1) ±1.75V(12.5:1) +2.5~-1.5V(A-Bモード) +3.4~-1.8V(その 他 のモード) ケーブル 長 1.2m 1m 1.3m *: P75PST 型 の 使 用 において25GHz 業 界 初 Z-Active プローブ アーキテクチャ TriMode 接 続 形 態 標 準 :はんだ 付 け オプション: P75PDPM 型 ハンドヘルド/プロービング アーム 抵 抗 ソルダ チップ ロング リーチ ソルダ チップ 恒 温 槽 その 他 48

49 シリアル データ リンク 解 析 :エンベッド レシーバ 端 波 形 の 規 格 照 合 レシーバ 端 の 規 格 は 実 デバイスではなく 理 想 終 端 での 仕 様 レシーバを 実 装 した 状 態 での 測 定 結 果 と 規 格 は 一 致 しない あくまでも 参 考 測 定 例 としてPCI Expressでは 手 前 の 測 定 ポイント( 例 :CEMのシステム External Cable Rx)で 測 定 した 結 果 をアドイン カード サブシステムのレシーバ パッドまで のトレースの 損 失 特 性 を 加 算 (エンベッド)することで 測 定 可 能 損 失 特 性 (Sパラメータ)は VNA TDRで 測 定 したり シミュレーションで 求 めておく 測 定 点 :アドイン カードのエッジ 上 部 本 来 測 定 したい 点 システム ボード SerDes デバイス Tx 損 失 Rx アドイン カード Rx R=50Ω R=50Ω R=50Ω R=50Ω 49

50 本 テキストの 無 断 複 製 転 載 を 禁 じます テクトロニクス/ケースレーインスツルメンツ Copyright Tektronix, Keithley Instruments. All rights reserved. Facebook 50