HN58X2502/HN58X2504I

Similar documents
R1RW0408D シリーズ

R1RW0416DI シリーズ

HN58V256Aシリーズ/HN58V257Aシリーズ データシート

HN58C256A シリーズ/HN58C257A シリーズ データシート

R1LV0416Dシリーズ データシート

R1RP0416D シリーズ

R1LV1616H-I シリーズ

M51953A,B/M51954A,B データシート

M5291P/FP データシート

M54640P データシート

HN58X2402SFPIAG/HN58X2404SFPIAG

M51132L/FP データシート

HA17458シリーズ データシート

R1EV5801MBシリーズ データシート

M51995AP/AFP データシート

M52042FP データシート

R1LV1616Rシリーズ

R1EX24256BSAS0I/R1EX24256BTAS0I データシート

R1LV0816ASB データシート

R1LV3216R データシート

R1RP0416DIシリーズデータシート

HD74LS73A データシート

HD74LV2G74A

R1WV6416R データシート

HD74LS54 データシート

HD74LV2GT34A

Untitled

HD74HC139 データシート

RMLV0816BGBG Datasheet

HA178L00 シリーズ

RMWV3216A Series Datasheet

HD74HC4017 データシート

HD74LS123 データシート

HD74HC4051 データシート

LT 低コスト、シャットダウン機能付き デュアルおよびトリプル300MHz 電流帰還アンプ

HA17555シリーズ データシート

R1LP5256E Series Datashet

RMLV0416E Series Datasheet

M63154AFP

2SJ160,2SJ161,2SJ162 データシート

2SJ351,2SJ352 データシート

2SK1056,2SK1057,2SK1058 データシート

DS90LV V or 5V LVDS Driver/Receiver (jp)

HD74AC86, HD74ACT86

HD74HCT564, HD74HCT574

MSM514400E/EL

2SC1213, 2SC1213A データシート

2SD667. 2SD667A データシート

LTC 自己給電絶縁型コンパレータ

2SC458, 2SC2308 データシート

LTC ビット、200ksps シリアル・サンプリングADC

2SC460, 2SC461 データシート

HD74AC74

RNA51xxシリーズ データシート

LM2940

LM358

LM150/LM350A/LM350 3A 可変型レギュレータ

2SJ181(L),2SJ181(S) データシート

RNA52A10MM データシート

2SK1669 データシート

2SK2796(L),2SK2796(S) データシート

untitled

LTC 単一5VAppleTalk トランシーバ

DS90LV011A 3V LVDS 1 回路入り高速差動出力ドライバ

Triple 2:1 High-Speed Video Multiplexer (Rev. C

HA1631S01/02/03/04シリーズ データシート

ADM3070E/ADM3071E/ADM3072E/ADM3073E/ADM3074E/ADM3075E/ADM3076E/ADM3077E/ADM3078E: 3.3 V、±15 kV ESD 保護付き、半/全二重、RS-485 / RS-422 トランシーバ

MO 2 E 2 POM -248/16 ev. 1.3_2 L D WP V GND 2* D IN LOD / W D OU OMP LOD 3 Min. yp. Max. V IN Y V IH V = V V = V V IL V = V 2 V =

Unidirectional Measurement Current-Shunt Monitor with Dual Comparators (Rev. B

AD8212: 高電圧の電流シャント・モニタ

LM35 高精度・摂氏直読温度センサIC

CR02AM-8 データシート <TO-92>

16-Bit, Serial Input Multiplying Digital-to-Analog Converter (Rev. B

HD74AC00 データシート

MSM51V18165F

2SJ529(L),2SJ529(S) データシート

untitled

LMC6022 Low Power CMOS Dual Operational Amplifier (jp)

RW1097-0A-001_V0.1_170106

LP3470 Tiny Power On Reset Circuit (jp)

mbed祭りMar2016_プルアップ.key

H5N2509PF データシート

HD74HC4052,HD74HC4053 データシート

HD26LS31

2SJ505(L),2SJ505(S) データシート

LM193/LM293/LM393/LM 回路入り低動作電圧低オフセット電圧コンパレータ

RD2.0S~RD150S DS

DAC121S101/DAC121S101Q 12-Bit Micro Power, RRO Digital-to-Analog Converter (jp)


XAPP858 - High-Performance DDR2 SDRAM Interface In Virtex-5 Devices

DS90LV047A

MR45V100A

LM2940.fm

OPA134/2134/4134('98.03)

LMV851/LMV852/LMV854 8 MHz Low Power CMOS, EMI Hardened Operational Amplifi(jp)

LMC6082 Precision CMOS Dual Operational Amplifier (jp)

LTC 高効率同期整流式降圧スイッチング・レギュレータ

HA17431Hシリーズ データシート

uPA2000 Series DS

LM837 Low Noise Quad Operational Amplifier (jp)

Transcription:

お客様各位 カタログ等資料中の旧社名の扱いについて 2010 年 4 月 1 日を以って NE エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com) 発行 ルネサスエレクトロニクス株式会社 (http://www.renesas.com) 問い合わせ先 http://japan.renesas.com/inquiry Not recommend for new design 2010 年 4 月 1 日ルネサスエレクトロニクス株式会社

Not recommend 2. 3. 4. 5. 6. 7. OA AV 8. 9. 10. RoH 11. 12. for new design 1. 2. 1

erial Peripheral Interface 2k EEPROM (256-word 8-bit) 4k EEPROM (512-word 8-bit) Electrically Erasable and Programmable Read Only Memory RJJ030090-0200 Rev.2.00 2005.07.05 HN58X25xxx EEPROM ROM MONO MO 16 1.8V 5.5V PI PI 0 (0, 0) 3 (1, 1) 5MHz 5.5V) 3MHz (2.5V (1.8V 5.5V) 3 µa (max) 2mA (max) 2.5mA (max) 16 5ms ) (2.5V / 8ms (1.8V ) 100 10 OP8 TOP8 TOP8 3000I/real OP8 2500I/real 40 +85 Type No. Internal organization Operating voltage Frequency Package HN58X2502FPIE 2k bit (256 8-bit ) HN58X2504FPIE HN58X2502TIE HN58X2504TIE 4k bit (512 8-bit ) 2k bit (256 8-bit ) 4k bit (512 8-bit ) 1.8 V to 5.5 V 1.8 V to 5.5 V 5 MHz (2.5 V to 5.5 V) 3 MHz (1.8 V to 5.5 V) 5 MHz (2.5 V to 5.5 V) 3 MHz (1.8 V to 5.5 V) 150mil 8-pin plastic OP PRP0008F-B (FP-8BV) 8-pin plastic TOP PTP0008J-B (TTP-8AV) Rev.2.00, 2005.07.05, page 1 of 18

8-pin OP/TOP 1 8 V 2 7 HOL W 3 6 V 4 5 (Top view) Pin name W HOL V V Function erial clock erial data input erial data output hip select Write protect Hold upply voltage Ground High voltage generator V V W HOL ontrol logic Address generator X decoder Y decoder Memory array Y-select & ense amp. erial-parallel converter Rev.2.00, 2005.07.05, page 2 of 18

Parameter ymbol Value Unit upply voltage relative to V V 0.6 to +7.0 V Input voltage relative to V V IN 0.5* 2 to +7.0* 3 V Operating temperature range* 1 Topr 40 to +85 torage temperature range Tstg 65 to +125 1. 2. 50ns 3.0V 3. V +1.0 Parameter ymbol Min Typ Max Unit upply voltage V 1.8 5.5 V V 0 0 0 V Input voltage V 0.7 V + 0.5* 2 V 0.3* 1 V 0.3 V Operating temperature range Topr 40 +85 1. 50ns 1.0V 2. 50ns V + 1.0V Parameter ymbol Min Max Unit Test conditions Input leakage current I LI 2 µa V = 5.5V, V IN = 0 to 5.5V (,,, HOL, W) Output leakage current I LO 2 µa V = 5.5V, V OUT = 0 to 5.5V () V current tandby I B 3 µa V IN = V or V, V = 5.5V Active I 1 2 ma V = 5.5V, Read at 5MHz V IN = V 0.1 /V 0.9 = OPEN I 2 2.5 ma V = 5.5V, Write at 5MHz V IN = V 0.1/V 0.9 Output voltage V OL1 0.4 V V = 5.5V, I OL = 2mA V OL2 0.4 V V = 2.5V, I OL = 1.5mA V OH1 V 0.8 V V = 5.5V, I OL = 2mA V OH2 V 0.8 V V = 2.5V, I OL = 0.4mA Rev.2.00, 2005.07.05, page 3 of 18

A V IL = V 0.2 = V 0.8 / 10ns 100pF V 0.3, V 0.7 V 0.5 2. Ta= 40 +85 V =2.5V 5.5V Parameter ymbol Alt Min Max Unit Notes lock frequency f f K 5 MHz active setup time t LH t 1 90 ns not active setup time t HH t 2 90 ns deselect time t HL t 90 ns active hold time t HH t H 90 ns not active hold time t HL 90 ns lock high time t H t LH 90 ns 1 lock low time t L t LL 90 ns 1 lock rise time t LH t R 1 µs 2 lock fall time t HL t F 1 µs 2 ata in setup time t VH t U 20 ns ata in hold time t HX t H 30 ns lock low hold time after HOL not active t HHH 70 ns lock low hold time after HOL active t HLH 40 ns lock high setup time before HOL active t HHL 60 ns lock high setup time before HOL not active t HHH 60 ns Output disable time t HZ t I 100 ns 2 lock low to output valid t LV t V 70 ns Output hold time t LX t HO 0 ns Output rise time t LH t RO 50 ns 2 Output fall time t HL t FO 50 ns 2 HOL high to output low-z t HHX t LZ 50 ns 2 HOL low to output high-z t HLZ t HZ 100 ns 2 Write time t W t W 5 ms Erase / Write Endurance 10 6 cycles 3 H 1. + t L t 1/f 3. Ta=25 Rev.2.00, 2005.07.05, page 4 of 18

Ta= 40 +85 V =1.8V 5.5V Parameter ymbol Alt Min Max Unit Notes lock frequency f f K 3 MHz active setup time t LH t 1 100 ns not active setup time t HH t 2 100 ns deselect time t HL t 150 ns active hold time t HH t H 100 ns not active hold time t HL 100 ns lock high time t H t LH 150 ns 1 lock low time t L t LL 150 ns 1 lock rise time t LH t R 1 µs 2 lock fall time t HL t F 1 µs 2 ata in setup time t VH t U 30 ns ata in hold time t HX t H 50 ns lock low hold time after HOL not active t HHH 140 ns lock low hold time after HOL active t HLH 90 ns lock high setup time before HOL active t HHL 120 ns lock high setup time before HOL not active t HHH 120 ns Output disable time t HZ t I 200 ns 2 lock low to output valid t LV t V 120 ns Output hold time t LX t HO 0 ns Output rise time t LH t RO 100 ns 2 Output fall time t HL t FO 100 ns 2 HOL high to output low-z t HHX t LZ 100 ns 2 HOL low to output high-z t HLZ t HZ 100 ns 2 Write time t W t W 8 ms 2. Erase / Write Endurance 10 6 cycles 3 H 1. + t L t 1/f 3. Ta=25 Rev.2.00, 2005.07.05, page 5 of 18

erial Input Timing t HL t HL t LH t HH t HH t VH t HX t LH t HL MB IN LB IN High Impedance Hold Timing t HLH t HHH t HHL t HHH t HLZ t HHX HOL Output Timing th t HZ t L AR LB IN t LV t LX t LX t LV LB OUT t LH t HL Rev.2.00, 2005.07.05, page 6 of 18

High-Z L HOL High-Z on t are ) L W ( W) L WRITE Rev.2.00, 2005.07.05, page 7 of 18

b7 b0 1 1 1 1 BP1 BP0 WEL WIP Block Protect Bits Write Enable Latch Bits Write In Progress Bits WIP Bit WEL Bit Write Enable Latch BP0, BP1 Bit Block Protect BP0, BP1 Block Protect OFF 1 Instruction et Instruction escription Instruction format WREN Write Enable 0000 X110 WRI Write isable 0000 X100 RR Read tatus Register 0000 X101 WRR Write tatus Register 0000 X001 REA Read from Memory Array 0000 A011 WRITE Write to Memory Array 0000 A010 1. X 2. A HN58X2504I A 8 Rev.2.00, 2005.07.05, page 8 of 18

Write Enable (WREN) WRR) Write (WRITE Enable Latch (WEL) WEL ) ( () WEL WREN W 0 1 2 3 4 5 6 Instruction 7 High-Z Rev.2.00, 2005.07.05, page 9 of 18

Write isable (WRI) WRI WEL ) () WEL WEL WRI WRR WRITE ( W)L WRI W 0 1 2 3 4 5 6 7 Instruction High-Z Rev.2.00, 2005.07.05, page 10 of 18

REA tatus Register (RR) RR WIP RR W 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 High-Z tatus Register Out 7 6 5 4 3 2 1 0 7 WIP bit WIP Write Write tatus Register 1 0 WEL bit WEL Write Enable Latch 1 Write Enable Latch 0 Write Enable Latch Write Write tatus Register BP1, BP0 bit Block Protect Write to Memory Array (WRITE) Write tatus Register (WRR) Block Protect Write to Memory Array (WRITE) Rev.2.00, 2005.07.05, page 11 of 18

WRITE tatus Register (WRR) WRR (BP1, BP0) WRR WREN WEL WRR WRR b7, b6, b5, b4, b1 b0 b7, b6, b5, b4 1 ( ) L ) H ( WRR W) WRR (t WIP WIP 1 WRR 0 WEL WRR BP0, BP1 BP0, BP1 WRR WRR WRR WEL 1 WRITE ( W)L WRR W 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 tatus Register In 7 MB 6 5 4 3 2 1 0 High-Z Rev.2.00, 2005.07.05, page 12 of 18

Read from Memory Array (REA) REA ) L ( () ()(A8) 5 bit L 8 0 H REA REA W 0 1 2 3 4 5 6 7 Instruction 8 9 10 12 13 14 15 16 17 18 19 20 21 22 23 8-Bit Address A8 A7 A6 A5 A3 A2 A1 A0 High-Z ata Out 1 ata Out 2 7 6 5 4 3 2 1 0 7 1. on t care evice HN58X2504I HN58X2502I Address bits A8 to A0 A7 to A0 1. The most significant address bit are on t are on the HN58X2502 Rev.2.00, 2005.07.05, page 13 of 18

Write to Memory Array (WRITE) WRITE ) L ( () H WRITE W) (t 8 WIP 0 WRITE (Page) L WEL 1 WRITE BP0, BP1 ( W)L WRITE (1Byte) W 0 1 2 3 4 5 6 7 Instruction 8 9 10 12 13 14 15 16 17 18 19 20 21 22 23 8-Bit Address ata Byte 1 A8 A7 A6 A5 A3 A2 A1 A0 7 6 5 4 3 2 1 0 High-Z 1. on t care Rev.2.00, 2005.07.05, page 14 of 18

WRITE (Page) W 0 1 2 3 4 5 6 7 Instruction 8 9 10 12 13 14 15 16 17 18 19 20 21 22 23 8-Bit Address ata Byte 1 A8 A7 A6 A5 A3 A2 A1 A0 7 6 5 4 3 2 1 0 High-Z W 24 25 26 27 28 29 30 31 ata Byte 2 32 33 34 35 36 37 38 39 ata Byte 3 ata Byte N 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 6 5 4 3 2 1 0 High-Z 1. on t care Rev.2.00, 2005.07.05, page 15 of 18

bit (BP1, BP0) 1/2 1/4 ( W)L WRITE, WRR WELbit tatus register bits Array addresses protected BP1 BP0 Protected blocks HN58X2504I HN58X2502I 0 0 None None None 0 1 Upper quarter 180h 1FFh 0h FFh 1 0 Upper half 100h 1FFh 80h FFh 1 1 Whole memory 000h 1FFh 00h FFh High-Z ) L ( L HOL) () HOL) ( H HOL) ( H () HOL) L ( L ( HOL) L HOL status HOL status HOL On/Off Power On Reset On/Off ) V ( On/Off On On 0V On 10µs/V WRR WRITE W) Rev.2.00, 2005.07.05, page 16 of 18

E HN58X2502FPIE/HN58X2504FPIE (PRP0008F-B / Previous ode: FP-8BV) JEITA Package ode P-OP8-3.9x4.89-1.27 RENEA ode PRP0008F-B Previous ode FP-8BV MA[Typ.] 0.08g *1 8 5 F bp *2 c E H 1 NOTE) 1. IMENION"*1 (Nom)"AN"*2" O NOT INLUE MOL FLAH. 2. IMENION"*3"OE NOT INLUE TRIM OFFET. Index mark Z 1 e 4 *3 b p x M Terminal cross section ( Ni/Pd/Au plating ) L1 Reference ymbol E A 2 A 1 A b p 0.35 0.40 b 1 imension in Millimeters Min Nom Max 4.89 3.90 5.15 0.102 0.14 0.254 1.73 0.45 c 0.15 0.20 0.25 c 1 A θ 0 8 H E 5.84 6.02 6.20 θ e 1.27 A L x 0.25 y etail F y Z L 0.10 0.69 0.406 0.60 0.889 L 1 1.06 Rev.2.00, 2005.07.05, page 17 of 18

E HN58X2502TIE/HN58X2504TIE (PTP0008J-B / Previous ode: TTP-8AV) JEITA Package ode P-TOP8-4.4x3-0.65 RENEA ode PTP0008J-B Previous ode TTP-8AV MA[Typ.] 0.034g *1 F 8 5 Index mark Reference ymbol E A 2 A 1 imension in Millimeters Min Nom Max 3.00 4.40 3.30 0.03 0.07 0.10 A b p 0.15 0.20 1.10 0.25 1 4 e *3 b p *2 E H 1 NOTE) 1. IMENION"*1 (Nom)"AN"*2" O NOT INLUE MOL FLAH. 2. IMENION"*3"OE NOT INLUE TRIM OFFET. b p c Terminal cross section ( Ni/Pd/Au plating ) L 1 Z x M b 1 c c 1 θ 0.10 0.15 0.20 0 8 H E 6.20 6.40 6.60 A A L θ e x 0.65 0.13 y etail F y Z L 0.10 0.805 0.40 0.50 0.60 L 1 1.00 Rev.2.00, 2005.07.05, page 18 of 18

Rev. 0.00 2003.01.30 0.01 2003.08.04 1 4 1.00 2004.08.20 2 20-21 1.01 2005.03.31 1 1 17-18 2.00 2005.07.05 1 4-5 I 1 max 3.5mA 2mA I 2 max 3.5mA 2.5mA ON TNP-8A HN58X2502FPI HN58X2504FPI HN58X2502TI HN58X2504TI HN58X2502FPIE HN58X2504FPIE HN58X2502TIE HN58X2504TIE FP-8B FP-8BV TTP-8 TTP-8AV 10 5 100 A Erase / Write Endurance 3

100-0004 2-6-2 1. 1. 2. 3. (http://www.renesas.com) 4. 5. 6. 7. 8. http://www.renesas.com 100-0004 212-0058 190-0023 980-0013 970-8026 312-0034 950-0087 390-0815 460-0008 541-0044 920-0031 730-0036 680-0822 812-0011 2-6-2 ( ) 890-12 ( ) 2-2-23 ( 2F) 1-1-20 ( 13F) 4-9 ( ) 832-2 ( 1F) 1-4-2 (3F) 1-2-11 ( 7F) -2-29 ( ) 4-1-1 ( ) 3-1-1 ( 8F) 5-25 ( 8F) 2-251 ( ) 2-17-1 (5F) (03) 5201-5350 (044) 549-1662 (042) 524-8701 (022) 221-1351 (0246) 22-3222 (029) 271-9411 (025) 241-4361 (0263) 33-6622 (052) 249-3330 (06) 6233-9500 (076) 233-5980 (082) 244-2570 (0857) 21-1915 (092) 481-7695 E-Mail: csc@renesas.com 2005. Renesas Technology orp., All rights reserved. Printed in Japan. olophon 5.5