20101221JST
(SiC - Buried Gate Static Induction Transistor: SiC-BGSIT) SOURCE GATE N source layer p + n p + n p + n p+ n drift layer n + substrate DRAIN
SiC-BGSIT (mωcm 2 ) 200 100 40 10 4 1 Si limit Infineon Infineon SiCED Purdue SiCED Semi South SiCED Cree Cree SiCED Cree SiCED Semi South Semi South Rutgers Si-SJMOSFET Si-IGBT GaN-HEMT SJ-MOSFET Infineon Si-IGBT Purdue /Cree Cree SiCED SiCED Cree SiC-MOSFET SiC-JFET/SIT Infineon ABB Rutgers Cree Cree Cree /Cree SiC limit GaN limit SiC-IGBT/SEJFET SiC-GTO 0.2k 1k 3k (V) 6k 10k 20k
SiC-BGSIT (1)Epitaxial growth of p + layer for gates P+ n n+ Sub (2)Channel definition with ICP etching P+ P+ n n+ Sub (3)Channel formation with epitaxial refilling P+ n P+ n n+ Sub (4)Source n + formation with implantation P+ n P+ n n+ Sub n+ (5)Formation of the electrodes Al/Ni n+ P+ n P+ n n+ Sub Ni
SiC-BGSIT Half Channel width b (m) 0.7 0.5 0.2 x j =1m 3m SiC-BGSIT x j P+ a source n-ch. (N ch ) b P+ n + Channel doping N ch (cm -3 ) [1]K. Yamaguchi at al., IEEE Trans Electron Dev. Vol.ED24,pp.1061-1069,1977.
SiC-BGSIT 10 Drain current [A] 8 6 4 2 V G = 0~2.5V step 0.5V 0 0 1 2 3 Drain voltage [V] Drain current [A] 5m 4m 3m 2m 1m 0 ~ -6 V step -2 V 0 0 200 400 600 800 10001200 Drain voltage [V] 100ns/div 100ns/div 100V/div V DS V DS 100V/div / 1.0-2.0 mcm 2 600-1200 V 80 ns 40 ns 25C I DS 1A/div 1A/div I DS V GS 150C 200C 10V/div 200C 150C 25C V GS 10V/div Si-IGBT
SiC-BGSIT
SiC-BGSIT
p n + SiC-BGSIT SiC-MOSFET MOS n + n + p n n + p+ p+ p+ p+ p+ p+ p+ SiC-BGSIT n n +
SiC-BGSIT M M M M
SiC-BGSIT Pulse width Gas Source 2.5V t -15V v in R g n channel P + P + n-drift region n + sub 2b 300V drain Solder Cu
産業技術総合研究所 山梨大学大学院医学工学総合研究部 SiC-BGSITの負荷短絡波形 実測 ターンオフ成功 ターンオフ失敗 ターンオフ ターンオフ 短絡パルス幅tw 短絡パルス幅tw VDS (V) ID (A) IG (A) VDS VDS ID ID IG IG 誤動作 tw=31μs tw=33μs ドレイン電流は短絡初期において定格電流の１０倍のピークを持ち その後 急激に減少する 熱暴走の抑制に効果的である
I p P+ P+ P+ Ws 2b N N+ V DS Max. short-circuit energy density E sc,max (J/cm 2 ) b=0.5m b=0.4m t max I p E sc,max Max.pulse width t w, max () Peak drain current I p (A) i D t Source length W s (m) t max E sc,max = t max v 0 ds i d dt
産業技術総合研究所 山梨大学大学院医学工学総合研究部 負荷短絡動作のシミュレーション 格子温度の経時変化 電子の移動度の経時変化 Ni Al G P+ N+ D Gas Lattice temperature (K) G P+ N-drift region Electron mobility (cm2/vs) S N+ Y-distance (μm) 短絡初期(@t=40ns)でソース領域及びドリフト領域の一部の 移動度が高い t 5μsではソース チャネル ドリフトの全領域で移動度が低い ドレイン電流の急激な減少の原因 ハンダ SiC chip 20μs 25μs 30μs 15μs 10μs 5μs 40ns Y-distance (μm) t 5μsでは格子温度はSiCチップ表面付近でピーク を持ち ピーク温度は1000K以上である
source n + P + P + source n + P + P +
R on S Peak current density J P (A/cm 2 ) J P E s 0 0 0.2 Half channel width b (m) J P E s Short circuit energy density E sc,max (J/cm 2 ) R on S(mcm 2 ) 2.5 2 1.5 1 0.5 0 R on S measured simulation 0 0.2 0.3 0.4 0.6 0.8 Half channel width b (m)
(V) I P (A) Tw (s) E SC (J/cm 2 ) ( 600V 300 39 53 18 25 ECSCRM 08 23.5 10.8 125 IGBT 1200V IGBT2 600V 800 70 10 2.8 125 400 - - 12 27 IEEE Trans ED, ED-34,p351, 1987 IEEE Trans ED,43,p490, 1996 IGBT3 600V 400 22-6.2 27 4 125 ISPSD 93,p35,1993 IGBT4 1200V IGBT5 1200V 800 (400) 20 7~8.4 125 ISPSD 02,p281,2002 800 (~1000) 10 8 125 ISPSD 02,p277,2002 Tw:
SiC-BGSIT U V W
University Industry Administration