DS41239C_JP

データシート 6 ピン 8 ビットフラッシュマイクロ コントローラ 2006 Microchip Technology Inc. Preliminary DS4239C

マイクロチップ 社 デバイスのコードプロテクション 機 能 に 関 して 以 下 の 点 にご 注 意 ください マイクロチップ 社 製 品 は 該 当 する マイクロチップ 社 データシート に 記 載 されている 仕 様 を 満 たしています マイクロチップ 社 では 通 常 の 条 件 ならびに 本 来 の 方 法 で 使 用 した 場 合 マイクロチップ 社 製 品 は 現 在 市 場 に 流 通 し ている 同 種 の 製 品 の 中 で 最 もセキュリティの 高 い 製 品 であると 確 信 しています コードプロテクション 機 能 を 解 除 するための 不 正 かつ 違 法 な 方 法 が 存 在 します マイクロチップ 社 の 確 認 している 範 囲 では このような 方 法 はいずれにおいてもマイクロチップ 社 製 品 を マイクロチップ 社 データシート の 動 作 仕 様 から 外 れた 方 法 で 使 用 する 必 要 があります ほとんどの 場 合 このような 行 為 は 知 的 所 有 権 の 侵 害 にあたります マイクロチップ 社 は コードの 保 全 について 懸 念 しているお 客 様 と 連 携 し 対 応 策 に 取 り 組 んでいきます マイクロチップ 社 を 含 むすべての 半 導 体 メーカーの 中 で 自 社 のコードのセキュリティを 完 全 に 保 証 できる 企 業 はあ りません コードプロテクションとは マイクロチップ 社 が 製 品 を 解 読 不 能 として 保 証 しているものではありま せん コードプロテクションは 常 に 進 化 を 続 けています マイクロチップ 社 では 製 品 のコードプロテクション 機 能 の 改 善 に 継 続 的 に 取 り 組 んでいます マイクロチップ 社 のコードプロテクション 機 能 を 解 除 しようとする 行 為 は デジタルミレニアム 著 作 権 法 に 抵 触 する 可 能 性 があります そのような 行 為 によってソフトウェアまたはその 他 の 著 作 物 に 不 正 なアクセスが 可 能 になった 場 合 デジタルミ レニアム 著 作 権 法 の 定 めるところにより 損 害 賠 償 訴 訟 を 起 こす 権 利 があります 本 書 に 記 載 されているデバイスアプリケーションなどに 関 する 情 報 は ユーザーの 便 宜 のためにのみ 提 供 されて いるものであり 更 新 によって 変 更 されることがありま す アプリケーションと 仕 様 の 整 合 性 を 保 証 することは お 客 様 の 責 任 です マイクロチップ 社 は 明 示 的 暗 黙 的 書 面 口 頭 法 定 のいずれであるかを 問 わず 本 書 に 記 載 されている 情 報 に 対 し 状 態 品 質 性 能 商 品 性 特 定 目 的 への 適 合 性 をはじめとする いかなる 類 の 表 明 も 保 証 も 行 いません マイクロチップ 社 は 本 書 の 情 報 および その 使 用 に 起 因 する 一 切 の 責 任 を 否 認 します 生 命 維 持 装 置 または 安 全 装 置 へのマイクロチップ 社 デバイスの 使 用 は すべて 購 入 者 の 責 任 において 行 われるものとし 購 入 者 はその 使 用 の 結 果 生 じたあらゆる 損 失 支 払 請 求 訴 訟 費 用 からマイクロチップ 社 を 弁 護 および 免 責 し す べての 補 償 を 約 束 することに 同 意 するものとします 暗 黙 的 あるいは 明 示 的 を 問 わず マイクロチップ 社 が 知 的 財 産 権 を 保 有 しているライセンスは 一 切 譲 渡 されませ ん 商 標 Microchipの 名 前 付 きロゴ Microchipロゴ Accuron dspic KEELOQ microid MPLAB PIC PICmicro PICSTART PRO MATE PowerSmart rfpic SmartShunt は 米 国 お よびその 他 の 国 におけるMicrochip Technology Incorporated の 登 録 商 標 です AmpLab FilterLab Migratable Memory MXDEV MXLAB SEEVAL SmartSensor The Embedded Control Solutions Companyは 米 国 におけるMicrochip Technology Incorporated の 登 録 商 標 です Analog-for-the-Digital Age Application Maestro CodeGuard dspicdem dspicdem.net dspicworks ECAN ECONOMONITOR FanSense FlexROM fuzzylab In-Circuit Serial Programming ICSP ICEPIC Linear Active Thermistor Mindi MiWi MPASM MPLIB MPLINK PICkit PICDEM PICDEM.net PICLAB PICtail PowerCal PowerInfo PowerMate PowerTool REAL ICE rflab rfpicdem Select Mode Smart Serial SmartTel Total Endurance UNI/O WiperLock ZENA は 米 国 およびその 他 の 国 における Microchip Technology Incorporated の 商 標 です SQTP は 米 国 における Microchip Technology Incorporated の サービスマークです その 他 本 書 に 記 載 されている 商 標 は 各 社 に 帰 属 しま す 2006, Microchip Technology Incorporated, Printed in the U.S.A., All Rights Reserved. 本 書 は 再 生 紙 を 使 用 しています マイクロチップ 社 では Chandler および Tempe ( アリゾナ 州 ) Gresham ( オレゴン 州 ) Mountain View ( カリフォルニア 州 ) の 本 部 設 計 部 およびウエハ 製 造 工 場 が ISO/TS-6949:2002 認 証 を 取 得 しまし た マイクロチップ 社 の 品 質 システムプロセスおよび 手 順 は PICmicro 8 ビット MCU KEELOQ コードホッピングデバイス シリ アル EEPROM マイクロペリフェラル 不 揮 発 性 メモリ アナログ 製 品 に 採 用 されています また マイクロチップ 社 の 開 発 システム の 設 計 および 製 造 に 関 する 品 質 システムは ISO 900:2000 の 認 証 を 受 けています DS4239C- ページ ii Preliminary 2006 Microchip Technology Inc.

6 ピン 8 ビットフラッシュマイクロコントローラ このデータシートに 記 載 されているデバイス PIC0F200 PIC0F202 高 性 能 RISC CPU 命 令 に 33 個 の ワード 命 令 のみを 使 用 プログラム 分 岐 以 外 はすべて サイクル 命 令 ( プログラム 分 岐 は 2 サイクル ) 2 ビット 幅 の 命 令 深 さ 2 レベルのハードウェアスタック データおよび 命 令 用 として 直 接 間 接 相 対 の 各 アドレッシングモード 8 ビット 幅 のデータパス 特 殊 機 能 ハードウェアレジスタ 8 個 動 作 速 度 : - 4MHz 内 部 クロック - µs 命 令 サイクル マイクロコントローラ 特 殊 機 能 4MHz 精 密 内 部 発 振 器 - ± % まで 工 場 校 正 済 み In-Circuit Serial Programming (ICSP ) インサーキットデバッグ (ICD) サポート パワーオンリセット (POR) デバイスリセットタイマ (DRT) 専 用 オンチップ RC 発 振 器 付 きウォッチドッグ タイマ (WDT) による 動 作 信 頼 性 の 向 上 プログラム 可 能 なコードプロテクション 多 重 化 MCLR 入 力 ゲイン I/O ピンの 内 部 弱 プルアップ 省 電 力 のスリープモード ピン 変 化 によるスリープからのウェイクアップ 低 電 力 機 能 /CMOS テクノロジ 動 作 電 流 : PIC0F204 PIC0F206 - < 350 µa @ 2V, 4 MHz 待 機 電 流 : - 00 na @ 2V 標 準 低 電 力 の 高 速 フラッシュテクノロジ : - 書 き 換 え 可 能 回 数 0 万 回 - 40 年 を 超 えるデータ 保 持 > 完 全 スタティック 設 計 広 範 な 動 作 電 圧 範 囲 : 2.0V ~ 5.5V 広 範 な 温 度 範 囲 : - 工 業 用 : -40 C ~ +85 C - 拡 張 用 途 : -40 C ~ +25 C 周 辺 機 能 の 特 徴 (PIC0F200/202): I/Oピン 4 本 : - 個 別 入 出 力 コントロール 付 き I/O ピン 3 本 - 入 力 専 用 ピン 本 - High シンク / ソース 電 流 (LED 直 接 駆 動 用 ) - 変 化 によるウェイク - 弱 プルアップ 8 ビットプログラマブルプリスケーラ 付 き 8 ビッ トリアルタイムクロック / カウンタ (TMR0) 周 辺 機 能 の 特 徴 (PIC0F204/206): I/Oピン 4 本 : - 個 別 入 出 力 コントロール 付 き I/O ピン 3 本 - 入 力 専 用 ピン 本 - High シンク / ソース 電 流 (LED 直 接 駆 動 用 ) - 変 化 によるウェイク - 弱 プルアップ 8 ビットプログラマブルプリスケーラ 付 き 8 ビッ トリアルタイムクロック / カウンタ (TMR0) コンパレータ 個 : - 内 部 絶 対 電 圧 リファレンス - 両 方 のコンパレータ 入 力 を 外 部 から 視 認 可 能 - コンパレータ 出 力 を 外 部 から 視 認 可 能 表 -: PIC0F2XX のメモリおよび 機 能 デバイス プログラムメモリ データメモリ I/O タイマ フラッシュ ( ワード ) SRAM ( バイト ) 8 ビット コンパレータ PIC0F200 256 6 4 0 PIC0F202 52 24 4 0 PIC0F204 256 6 4 PIC0F206 52 24 4 2006 Microchip Technology Inc. Preliminary DS4239C- ページ

SOT-23 のピン 配 置 図 GP0/ICSPDAT VSS GP/ICSPCLK 2 3 PIC0F200/202 6 5 4 GP3/MCLR/VPP VDD GP2/T0CKI/FOSC4 GP0/ICSPDAT/CIN+ VSS GP/ICSPCLK/CIN- 2 3 PIC0F204/206 6 5 4 GP3/MCLR/VPP VDD GP2/T0CKI/COUT/FOSC4 8 ピン PDIP のピン 配 置 図 N/C VDD GP2/T0CKI/FOSC4 GP/ICSPCLK 2 3 4 PIC0F200/202 8 7 6 5 GP3/MCLR/VPP VSS N/C GP0/ICSPDAT N/C VDD GP2/T0CKI/COUT/FOSC4 GP/ICSPCLK/CIN- 2 3 4 PIC0F204/206 8 7 6 5 GP3/MCLR/VPP VSS N/C GP0/ICSPDAT/CIN+ 8 ピン DFN のピン 配 置 図 N/C VDD GP2/T0CKI/FOSC4 GP/ICSPCLK 2 3 4 PIC0F200/202 8 7 6 5 GP3/MCLR/VPP VSS N/C GP0/ICSPDAT N/C VDD GP2/T0CKI/COUT/FOSC4 GP/ICSPCLK/CIN- 2 3 4 PIC0F204/206 8 7 6 5 GP3/MCLR/VPP VSS N/C GP0/ICSPDAT/CIN+ DS4239C- ページ 2 Preliminary 2006 Microchip Technology Inc.

目 次.0 概 要...5 2.0 PIC0F200/202/204/206 デバイスの 種 類...7 3.0 アーキテクチャの 概 要...9 4.0 メモリ 構 成...5 5.0 I/O ポート...25 6.0 タイマ 0 モジュールと TMR0 レジスタ (PIC0F200/202)...29 7.0 タイマ 0 モジュールと TMR0 レジスタ (PIC0F204/206)...33 8.0 コンパレータモジュール...37 9.0 CPU の 特 殊 機 能...4 0.0 命 令 セット 概 要...5.0 開 発 サポート...59 2.0 電 気 的 特 性...63 3.0 DC および AC 特 性 のグラフ / 表...73 4.0 パッケージ...75 付 録 A: 改 訂 履 歴...80 索 引...8 マイクロチップ 社 の Web サイト...83 お 客 様 変 更 通 知 サービス...83 お 客 様 サポート...83 読 者 アンケート...84 製 品 識 別 システム...85 大 切 なお 客 様 へ マイクロチップ 社 では お 客 様 にマイクロチップ 社 製 品 を 効 果 的 にお 使 いいただくために わかりやすい 文 書 を 提 供 するように 努 めています このため 弊 社 はお 客 様 のニーズにさらに 的 確 に 応 えられるように 出 版 物 の 改 善 を 続 けていきます 弊 社 の 出 版 物 は 新 しい 巻 や 更 新 情 報 の 発 表 に 合 わせて 内 容 の 見 直 しと 充 実 が 図 られます 本 書 に 関 してご 意 見 やご 質 問 をお 持 ちのお 客 様 は 電 子 メールまたはファクスで 弊 社 のマーケティングコミュニケーション 部 門 にご 連 絡 ください 電 子 メールアドレスは docerrors@mail.microchip.com ファクス 番 号 は -480-792-450 ( 国 際 電 話 ) です ファ クスの 場 合 には 本 書 の 巻 末 に 用 意 されている 読 者 アンケート のページをご 利 用 ください お 客 様 からのご 感 想 をお 待 ち 致 しております 最 新 のデータシート このデータシートの 最 新 版 を 入 手 するには 以 下 の Web サイトから 登 録 手 続 きを 行 ってください http://www.microchip.com 各 ページのフッタに 記 載 されている 文 書 番 号 をご 覧 になると データシートのバージョンを 確 認 できます 文 書 番 号 の 最 後 の 文 字 がバージョン 番 号 です ( 例 : DS30000A は 文 書 DS30000 のバージョン A) 正 誤 表 情 報 現 行 のデバイスには データシートとの 動 作 上 の 微 妙 な 相 違 点 や 推 奨 できる 暫 定 的 な 対 策 を 記 した 正 誤 表 が 存 在 することがあり ます 弊 社 では デバイスや 文 書 に 関 する 問 題 を 認 識 した 時 点 で 正 誤 表 を 発 行 します 正 誤 表 には 該 当 するシリコンのバージョ ンと 文 書 のバージョンが 明 記 されます 特 定 のデバイスに 関 して 正 誤 表 の 有 無 を 確 認 するには 以 下 のいずれかをご 利 用 ください マイクロチップ 社 の Web サイト : http://www.microchip.com 該 当 地 域 のマイクロチップ 社 営 業 所 ( 最 終 ページ 参 照 ) Microchip Corporate Literature Center ( 米 国 - FAX: (480) 792-7277 営 業 所 または 米 国 の Microchip Corporate Literature Center にお 問 い 合 わせになる 場 合 ご 使 用 のデバイス シリコンのバージョン データシートのバージョン ( 文 書 番 号 を 含 む ) をお 伝 えください お 客 様 通 知 システム マイクロチップ 社 の Web サイト (www.microchip.com/cn) で 登 録 手 続 きを 行 うと マイクロチップ 社 のすべての 製 品 に 関 する 最 新 情 報 を 受 信 できるようになります 2006 Microchip Technology Inc. Preliminary DS4239C- ページ 3

メモ : DS4239C- ページ 4 Preliminary 2006 Microchip Technology Inc.

.0 概 要 マイクロチップ テクノロジー 社 の PIC0F200/202/ 204/206 デバイスは 低 価 格 かつ 高 性 能 で 完 全 スタ ティックの 8 ビットフラッシュベース CMOS マイ クロコントローラです これらのマイクロコント ローラは わずか 33 個 のシングルワード / シング ルサイクル 命 令 を 使 用 した RISC アーキテクチャを 採 用 しています プログラム 分 岐 (2 サイクル ) 以 外 はすべて サイクル 命 令 です ( µs) PIC0F200/202/ 204/206 デバイスは 同 価 格 帯 の 他 社 製 品 より 桁 高 い 性 能 を 提 供 します 2 ビット 幅 の 命 令 は 非 常 に 対 称 性 が 高 く 同 クラスの 他 の 8 ビットマイクロ コントローラと 比 較 して 標 準 で 2: のコード 圧 縮 を 実 現 します 使 いやすく 覚 えやすい 命 令 セットに より 開 発 期 間 が 大 幅 に 短 縮 されます PIC0F200/202/204/206 製 品 には システム 費 用 と 消 費 電 源 の 低 減 につながるさまざまな 特 殊 機 能 が 装 備 されています パワーオンリセット (POR) および デバイスリセットタイマ (DRT) により 外 部 リセッ ト 回 路 が 不 要 です INTRC 内 部 発 振 器 モードを 搭 載 しているので 利 用 可 能 な I/O の 数 は 少 なく 保 た れています 省 電 力 スリープモード ウォッチドッ グタイマ コードプロテクションといった 機 能 は システム 費 用 および 消 費 電 力 の 低 減 と 信 頼 性 の 向 上 に 役 立 ちます PIC0F200/202/204/206 デバイスには コスト 効 果 が 高 く どのような 生 産 量 にも 対 応 可 能 なフラッシュ が 採 用 されています お 客 様 は マイクロチップ 社 製 フラッシュプログラマブルコントローラの 卓 越 したコストパフォーマンスを 享 受 しつつ プログラ ム 可 能 なフラッシュメモリの 柔 軟 性 を 活 用 するこ とができます PIC0F200/202/204/206 は フル 機 能 のマクロアセン ブラ ソフトウェアシミュレータ インサーキット デバッガ C コンパイラ 低 価 格 開 発 用 プログラマ フル 機 能 プログラマによってサポートされていま す また すべてのツールは IBM PC およびその 互 換 機 でサポートされています. アプリケーション PIC0F200/202/204/206 デバイスは 家 庭 用 医 療 機 器 やセキュリティシステムから 低 電 力 リモート 送 受 信 機 に 至 るまで 幅 広 いアプリケーションに 対 応 しま す フラッシュ 技 術 により アプリケーションプロ グラム ( 送 信 コード 機 器 設 定 受 信 周 波 数 など ) を 非 常 に 短 時 間 で 手 軽 にカスタマイズできます これ らのマイクロコントローラは スルーホールまたは 表 面 実 装 のいずれにも 対 応 するコンパクトなパッ ケージであるため スペースに 制 約 のあるアプリ ケーションで 実 力 を 発 揮 します 低 価 格 省 電 力 高 性 能 で さまざまな I/O 構 成 に 対 応 できる 便 利 な PIC0F200/202/204/206 は 以 前 にはマイクロコント ローラが 使 用 されていなかった 領 域 でも 非 常 に 多 用 途 なデバイスになっています ( 例 : タイマ 機 能 従 来 よりも 大 きなシステム 向 けのロジックおよび PLD およびコプロセッサ ) 表 -: PIC0F200/202/204/206 デバイス PIC0F200 PIC0F202 PIC0F204 PIC0F206 クロック 最 大 動 作 周 波 数 (MHz) 4 4 4 4 メモリ フラッシュプログラムメモリ 256 52 256 52 データメモリ ( バイト ) 6 24 6 24 周 辺 機 能 タイマモジュール TMR0 TMR0 TMR0 TMR0 ピン 変 化 によるスリープからのウェイク あり あり あり あり アップ コンパレータ 0 0 特 徴 I/O ピン 3 3 3 3 入 力 専 用 ピン 内 部 プルアップ あり あり あり あり In-Circuit Serial Programming あり あり あり あり 命 令 数 33 33 33 33 パッケージ 6 ピン SOT-23 8 ピン PDIP DFN 6 ピン SOT-23 8 ピン PDIP DFN 6 ピン SOT-23 8 ピン PDIP DFN 6 ピン SOT-23 8 ピン PDIP DFN PIC0F200/202/204/206 デバイスは パワーオンリセット 選 択 可 能 なウォッチドッグタイマ 選 択 可 能 なコードプロテクション 機 能 を 備 えるほか 大 きな I/O 電 流 に 対 応 し 高 精 度 内 部 発 振 器 も 搭 載 しています PIC0F200/202/204/206 デバイスはデータピン GP0 とクロックピン GP によるシリアルプログラミングを 使 用 します 2006 Microchip Technology Inc. Preliminary DS4239C- ページ 5

メモ : DS4239C- ページ 6 Preliminary 2006 Microchip Technology Inc.

2.0 PIC0F200/202/204/206 デバイス の 種 類 さまざまなパッケージオプションが 用 意 されてい ます 本 項 の 情 報 を 利 用 すると アプリケーション と 量 産 の 要 件 に 応 じて 適 切 なデバイスオプション を 選 択 できます ご 注 文 の 際 には 本 書 の 末 尾 にあ る PIC0F200/202/204/206 製 品 識 別 システム を 使 って 正 しい 部 品 番 号 を 指 定 してください 2. クイックターンプログラミング (QTP) デバイス マイクロチップ 社 では 工 場 生 産 注 文 の 場 合 に QTP プログラミングサービスを 提 供 しています お 客 様 が 中 程 度 ないし 大 量 のユニットを 自 社 でプログラ ムすることを 避 けたいとき そのコードパターンが 安 定 している 場 合 には このサービスを 利 用 できま す これらのデバイスはフラッシュデバイスと 同 様 ですが すべてのフラッシュロケーションとヒュー ズオプションが 工 場 出 荷 時 にプログラミング 済 み です 量 産 品 の 出 荷 前 には コードおよび 試 作 に 関 する 特 定 の 検 証 手 順 が 行 われます 詳 しくは お 近 くのマイクロチップ テクノロジー 社 営 業 所 までお 問 い 合 わせください 2.2 シリアルクイックターンプログラミ ング SM (SQTP SM ) デバイス マイクロチップ 社 では 各 デバイスの 複 数 のユー ザー 指 定 場 所 に 応 じて 異 なるシリアル 番 号 をプロ グラムするという 独 自 のプログラミングサービス を 提 供 しています シリアル 番 号 はランダム 疑 似 ランダム 連 番 のいずれも 可 能 です シリアルプログラミングにより 各 デバイスに 番 号 を 割 り 当 てて エントリコード パスワード ある いは ID 番 号 として 利 用 することができます 2006 Microchip Technology Inc. Preliminary DS4239C- ページ 7

メモ : DS4239C- ページ 8 Preliminary 2006 Microchip Technology Inc.

3.0 アーキテクチャの 概 要 PIC0F200/202/204/206 デバイスの 優 れた 性 能 は RISC マイクロプロセッサに 共 通 する 数 多 くのアー キテクチャ 面 での 特 徴 によって 実 現 されています 第 一 に PIC0F200/202/204/206 デバイスでは プ ログラムとデータに 別 々のバスでアクセスする ハーバードアーキテクチャが 使 用 されています こ の 場 合 従 来 のフォンノイマンアーキテクチャと 比 べて 帯 域 幅 が 広 がります フォンノイマンアーキテ クチャでは プログラムとデータが 共 通 のバスで フェッチされるためです プログラムメモリとデー タメモリを 分 けることで 命 令 を 8 ビット 幅 のデー タワード 以 外 のサイズにすることができます 命 令 オペコードは 2 ビット 幅 なので 命 令 を 単 一 ワー ドに 収 めることが 可 能 です 2 ビット 幅 のプログ ラムメモリアクセスバスでは 2 ビットの 命 令 を サイクルでフェッチします 2 ステージのパイプ ラインでは 命 令 のフェッチと 実 行 をオーバーラッ プさせます 結 果 として プログラムの 分 岐 を 除 け ば すべての 命 令 (33 個 ) は 単 一 サイクル 内 ( µs @ 4MHz)で 実 行 されます 以 下 の 表 は PIC0F200/202/204/206 デバイスのプロ グラムメモリ ( フラッシュ ) とデータメモリ (RAM) を 記 載 したものです 表 3-: PIC0F2XX メモリ メモリ デバイス プログラム データ PIC0F200 256 x 2 6 x 8 PIC0F202 52 x 2 24 x 8 PIC0F204 256 x 2 6 x 8 PIC0F206 52 x 2 24 x 8 PIC0F200/202/204/206 デバイスには 8 ビット ALU およびワーキングレジスタがあります ALU は 汎 用 の 数 値 演 算 ユニットです このユニットは 任 意 の レジスタファイルとワーキングレジスタのデータ を 使 って 数 値 演 算 およびブール 関 数 を 実 行 します ALU は 8 ビット 幅 で 加 算 減 算 シフト 演 算 お よび 論 理 演 算 を 実 行 できます 特 に 記 載 がない 限 り 数 値 演 算 では 2 の 補 数 表 現 が 使 われます 2 オ ペランド 命 令 では 通 常 つのオペランドが W ( ワーキング ) レジスタです もう つのオペラン ドはファイルレジスタまたは 即 値 定 数 です オペ ランド 命 令 の 場 合 そのオペランドは W レジスタ またはファイルレジスタのいずれかです W レジスタは ALU の 演 算 の 使 用 される 8 ビットの ワーキングレジスタです アドレス 指 定 可 能 なレジ スタではありません 実 行 される 命 令 によっては ALU が STATUS レジ スタのキャリー (C) デジットキャリー (DC) ゼロ (Z) ビットの 値 に 影 響 を 及 ぼすことがあります 減 算 では C ビットがボロー DC ビットがデジット ボローアウトビットとして 動 作 します 例 について は SUBWF および ADDWF 命 令 を 参 照 してください 図 3- および 図 3-2 は 簡 単 なブロック 図 です 表 3-2 に 対 応 するデバイスピンの 説 明 を 示 しま す PIC0F200/202/204/206 デバイスはそのレジスタファ イルとデータメモリを 直 接 または 間 接 的 にアドレ ス 指 定 することができます PC を 含 むすべての 特 殊 機 能 レジスタ (SFR) は データメモリにマッピング されます PIC0F200/202/204/206 デバイスでは 非 常 に 直 交 性 ( 対 称 性 ) の 高 い 命 令 セットが 使 われて いるため 使 用 するアドレッシングモードに 関 係 な く どのレジスタでもあらゆる 演 算 を 実 行 すること ができます 特 殊 な 最 適 条 件 がなく 直 交 性 が 高 いため PIC0F200/202/204/206 デバイスのプログ ラミングは 簡 単 で 効 率 的 です また 学 習 曲 線 もか なりゆるやかになります 2006 Microchip Technology Inc. Preliminary DS4239C- ページ 9

図 3-: PIC0F200/202 ブロック 図 プログラム バス フラッシュ 52 x2 または 256 x2 プログラム メモリ 2 9-0 プログラムカウンタ スタック スタック 2 データバス RAM 24 または 6 バイト ファイル レジスタ RAM アドレス 9 8 GPIO GP0/ICSPDAT GP/ICSPCLK GP2/T0CKI/FOSC4 GP3/MCLR/VPP 命 令 レジスタ アドレス MUX 直 接 アドレス 5 5-7 間 接 アドレス FSR レジスタ 8 STATUS レジスタ 命 令 デコード & 制 御 タイミング 生 成 デバイスリセット タイマ パワーオン リセット ウォッチドッグ タイマ 内 部 RC クロック 3 MUX ALU 8 W レジスタ MCLR VDD, VSS タイマ 0 DS4239C- ページ 0 Preliminary 2006 Microchip Technology Inc.

図 3-2: PIC0F204/206 ブロック 図 プログラム バス フラッシュ 52 x2 または 256 x2 プログラム メモリ 2 9-0 プログラムカウンタ スタック スタック 2 データバス RAM 24 または 6 バイト ファイル レジスタ RAM アドレス 9 8 GPIO GP0/ICSPDAT/CIN+ GP/ICSPCLK/CIN- GP2/T0CKI/COUT/FOSC4 GP3/MCLR/VPP 命 令 レジスタ アドレス MUX 直 接 アドレス 5 5-7 間 接 アドレス FSR レジスタ 8 STATUS レジスタ 命 令 デコード & 制 御 タイミング 生 成 デバイスリセット タイマ パワーオン リセット ウォッチドッグ タイマ 内 部 RC クロック 3 MUX ALU 8 W レジスタ MCLR タイマ 0 コンパレータ CIN+ CIN- VDD, VSS COUT 2006 Microchip Technology Inc. Preliminary DS4239C- ページ

表 3-2: 名 前 PIC0F200/202/204/206 ピンアウトの 説 明 機 能 入 力 タイプ 出 力 タイプ GP0/ICSPDAT/CIN+ GP0 TTL CMOS 双 方 向 の I/O ピン 内 部 弱 プルアップとピン 変 化 によるス リープからのウェイクアップをソフトウェアでプログラ ム 可 能 ICSPDAT ST CMOS In-Circuit Serial Programming データピン CIN+ AN コンパレータ 入 力 (PIC0F204/206 のみ ) GP/ICSPCLK/CIN- GP TTL CMOS 双 方 向 の I/O ピン 内 部 弱 プルアップとピン 変 化 によるス リープからのウェイクアップをソフトウェアでプログラ ム 可 能 ICSPCLK ST CMOS In-Circuit Serial Programming クロックピン CIN- AN コンパレータ 入 力 (PIC0F204/206 のみ ) GP2/T0CKI/COUT/ GP2 TTL CMOS 双 方 向 の I/O ピン FOSC4 T0CKI ST TMR0 へのクロック 入 力 COUT CMOS コンパレータ 出 力 (PIC0F204/206 のみ ) FOSC4 CMOS 発 振 器 (/4 分 周 出 力 ) GP3/MCLR/VPP GP3 TTL 入 力 ピン 内 部 弱 プルアップ およびピン 変 化 によるス リープからのウェイクアップをソフトウェアでプログラ ム 可 能 MCLR ST マスタクリア ( リセット ) MCLR として 構 成 されている 場 合 このピンはデバイスへのアクティブロー ( 負 論 理 ) リセットです デバイスの 通 常 動 作 中 は GP3/MCLR/VPP の 電 圧 を VDD 以 下 に 保 ちます VDD を 超 えると デバイ スはプログラミングモードに 入 ります MCLR として 設 定 されると 弱 プルアップが 常 時 オンになります VPP HV プログラミング 電 圧 入 力 VDD VDD P ロジックおよび I/O ピン 用 プラス 電 源 VSS VSS P ロジックおよび I/O ピン 用 グランド 記 号 の 説 明 : I= 入 力 O= 出 力 I/O= 入 / 出 力 P= 電 源 = 未 使 用 TTL=TTL 入 力 ST= シュミットトリガ 入 力 AN= アナログ 入 力 説 明 DS4239C- ページ 2 Preliminary 2006 Microchip Technology Inc.

3. クロック 方 式 / 命 令 サイクル クロックは 内 部 で 四 分 割 され Q Q2 Q3 Q4 と いう4つの 重 複 しない 直 角 位 相 クロックが 生 成 され ます 内 部 では プログラムカウンタ (PC) が Q ご とにインクリメントされ 命 令 がプログラムメモリ からフェッチされて Q4 の 命 令 レジスタにラッチさ れます 命 令 は 次 の Q から Q4 までの 間 にデコー ドおよび 実 行 されます 図 3-3 および 例 3- には クロックと 命 令 実 行 フローが 示 されています 3.2 命 令 フロー / パイプライン 命 令 サイクルは 4 つの Q サイクル (Q Q2 Q3 Q4) で 構 成 されています 命 令 のフェッチおよび 実 行 はパイプライン 処 理 され フェッチとデコードお よび 実 行 がそれぞれ 命 令 サイクルで 完 了 します しかし パイプライン 処 理 により 各 命 令 は サイ クルで 効 果 的 に 実 行 されます 命 令 によりプログラ ムカウンタが 変 化 した 場 合 (GOTO など ) その 命 令 を 完 了 するには 2 サイクルが 必 要 です ( 例 3-) フェッチサイクルは プログラムカウンタ (PC) に よる Q のインクリメントで 始 まります 実 行 サイクルでは フェッチされた 命 令 がサイクル Q で 命 令 レジスタ (IR) にラッチされます 次 に この 命 令 は Q2 Q3 Q4 のサイクル 中 にデコードさ れ 実 行 されます データメモリは Q2 サイクル 中 に 読 み 出 され ( オペランドの 読 み 出 し ) Q4 サイクル 中 に 書 き 込 まれます ( 結 果 格 納 先 への 書 き 込 み ) 図 3-3: クロック / 命 令 サイクル Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 OSC Q Q2 Q3 Q4 PC PC PC+ PC+2 内 部 位 相 クロック 命 令 フェッチ (PC) 命 令 実 行 (PC - ) 命 令 フェッチ (PC + ) 命 令 実 行 (PC) 命 令 フェッチ (PC + 2) 命 令 実 行 (PC + ) 例 3-: 命 令 パイプラインフロー. MOVLW 03H フェッチ 実 行 2. MOVWF GPIO フェッチ 2 実 行 2 3. CALL SUB_ フェッチ 3 実 行 3 4. BSF GPIO BIT フェッチ 4 消 去 SUB_ フェッチ SUB_ 実 行 プログラム 分 岐 以 外 のすべての 命 令 は サイクルです プログラム 分 岐 では 新 しい 命 令 がフェッチされて 実 行 される 間 にフェッチ 命 令 が 消 去 されるため 2 サイクルかかります 2006 Microchip Technology Inc. Preliminary DS4239C- ページ 3

メモ : DS4239C- ページ 4 Preliminary 2006 Microchip Technology Inc.

4.0 メモリ 構 成 PIC0F200/202/204/206 のメモリはプログラムメモ リとデータメモリで 構 成 されています データメモ リバンクへのアクセスには ファイルセレクトレジ スタ (FSR) が 使 用 されます 4. PIC0F200/204 のプログラムメモリ 構 成 PIC0F200/204 PIC0F200/204 デバイスには 52 x 2 のプログラ ムメモリ 空 間 をアドレス 指 定 できる9ビットのプロ グラムカウンタ (PC) があります PIC0F200/204 の 場 合 最 初 の 256 x 2 (0000h- 00FFh) のみが 物 理 的 に 実 装 されています ( 図 4- 参 照 ) この 境 界 を 超 える 場 所 にアクセスすると 最 初 の 256 x 2 空 間 (PIC0F200/204) 内 でラップア ラウンド ( 折 り 返 し ) が 発 生 します 有 効 なリセッ トベクタは 0000h です ( 図 4- 参 照 ) 00FFh (PIC0F200/204)には 内 部 クロック 発 振 器 の 校 正 値 があります この 値 は 絶 対 に 上 書 きしないでくだ さい 図 4-: のプログラムメモリマップおよび スタック PIC0F200/204 CALL, RETLW ユーザーメモリ 空 間 PC<7:0> スタックレベル スタックレベル 2 リセットベクタ () 9 オンチッププログラム メモリ 0000h 256 ワード 00FFh 000h 0FFh 注 : アドレス 0000h が 有 効 なリセットベク タになります 00FFh には MOVLW XX の 内 部 発 振 器 の 校 正 値 があります 2006 Microchip Technology Inc. Preliminary DS4239C- ページ 5

4.2 PIC0F200/204 のプログラムメモリ 構 成 PIC0F202/206 PIC0F202/206 デバイスには 024 x 2 のプログラ ムメモリ 空 間 をアドレス 指 定 できる 0 ビットのプ ログラムカウンタ (PC) があります PIC0F202/206 の 場 合 最 初 の 52 x 2 (0000h- 0FFh) のみが 物 理 的 に 実 装 されています ( 図 4-2 参 照 ) この 境 界 を 超 える 場 所 にアクセスすると 最 初 の 52 x 2 空 間 (PIC0F202/206) 内 でラップア ラウンド ( 折 り 返 し ) が 発 生 します 有 効 なリセッ トベクタは 0000h です ( 図 4-2 参 照 ) 0FFh (PIC0F202/206)には 内 部 クロック 発 振 器 の 校 正 値 があります この 値 は 絶 対 に 上 書 きしないでくだ さい 図 4-2: PIC0F202/206 のプログラムメモリ マップおよびスタック PIC0F202/ 206 CALL, RETLW PC<8:0> スタックレベル スタックレベル 2 0 リセットベクタ () オンチッププログラム メモリ 0000h 4.3 データメモリ 構 成 データメモリはレジスタまたは RAM で 構 成 されて います したがって デバイスのデータメモリはそ のレジスタファイルによって 指 定 されます レジス タファイルは 2 つの 機 能 グループに 分 類 されます つは 特 殊 機 能 レジスタ (SFR) で もう つは 汎 用 レジスタ (GPR) です 特 殊 機 能 レジスタには TMR0 レジスタ プログラ ムカウンタ (PCL) STATUS レジスタ I/O レジスタ (GPIO) ファイルセレクトレジスタ (FSR) などがあ ります また 特 殊 機 能 レジスタは I/O ポートの 構 成 やプリスケーラオプションの 制 御 に 使 用 され ます 汎 用 レジスタは 命 令 が 発 行 するコマンドに 応 じて データおよび 制 御 情 報 の 格 納 に 使 用 されます PIC0F200/204 のレジスタファイルは 7 個 の 特 殊 機 能 レジスタおよび 6 個 の 汎 用 レジスタで 構 成 さ れています ( 図 4-3 および 図 4-4) PIC0F202/206 のレジスタファイルは 8 個 の 特 殊 機 能 レジスタおよび 24 個 の 汎 用 レジスタで 構 成 さ れています ( 図 4-4) 4.3. 汎 用 レジスタファイル 汎 用 レジスタファイルは 直 接 またはファイルセレ クトレジスタ (FSR) を 通 して 間 接 的 にアクセスされ ます セクション 4.9 間 接 データアドレッシング INDF および FSR レジスタ を 参 照 してください ユーザーメモリ 空 間 52 ワード 0FFh 0200h 02FFh 注 : アドレス 0000h が 有 効 なリセットベクタになります 0FFh には MOVLW XX の 内 部 発 振 器 の 校 正 値 があります DS4239C- ページ 6 Preliminary 2006 Microchip Technology Inc.

図 4-3: PIC0F200/204 レジスタファイル マップ 図 4-4: PIC0F202/206 レジスタファイル マップ ファイルアドレス ファイルアドレス 00h INDF () 00h INDF () 0h TMR0 0h TMR0 02h PCL 02h PCL 03h STATUS 03h STATUS 04h FSR 04h FSR 05h OSCCAL 05h OSCCAL 06h 07h GPIO CMCON0 (2) 06h 07h GPIO CMCON0 (2) 08h 0Fh 0h 実 装 なし (3) 汎 用 レジスタ 08h 汎 用 レジスタ Fh Fh 注 : 物 理 的 レジスタではありません セクショ ン 4.9 間 接 データアドレッシング INDF お よび FSR レジスタ を 参 照 してください 2: PIC0F204 のみ PIC0F200 には 実 装 され ていません 00h として 読 み 取 られます 3: 実 装 されていません 00h として 読 み 取 ら れます 注 : 物 理 的 レジスタではありません セクショ ン 4.9 間 接 データアドレッシング INDF お よび FSR レジスタ を 参 照 してください 2: PIC0F206 のみ PIC0F202 には 実 装 され ていません 00h として 読 み 取 られます 2006 Microchip Technology Inc. Preliminary DS4239C- ページ 7

4.3.2 特 殊 機 能 レジスタ 特 殊 機 能 レジスタ (SFR) は CPU と 周 辺 機 能 によっ て 使 用 されるレジスタで デバイスの 動 作 を 制 御 し ます ( 表 4-) 特 殊 機 能 レジスタは 2 つの 種 類 に 分 類 できます こ こでは コア 機 能 に 関 連 する 特 殊 機 能 レジスタ について 説 明 します 周 辺 機 能 の 動 作 に 関 連 する 特 殊 機 能 レジスタについては 各 周 辺 機 能 の 項 で 説 明 します 表 4-: 特 殊 機 能 レジスタ (SFR) の 一 覧 (PIC0F200/202/204/206) アドレス 名 前 ビット 7 ビット 6 ビット 5 ビット 4 ビット 3 ビット 2 ビット ビット 0 Value on パワーオン リセット (2) ページ 番 号 00h INDF FSR の 内 容 を 使 用 してデータメモリのアドレスを 指 定 ( 物 理 的 レジスタではない ) xxxx xxxx 23 0h TMR0 8 ビットリアルタイムクロック / カウンタ xxxx xxxx 29, 33 02h () PCL PC の 下 位 8 ビット 22 03h STATUS GPWUF CWUF (5) TO PD Z DC C 00- xxx (3) 9 04h FSR 間 接 データメモリアドレスポインタ x xxxx 23 05h OSCCAL CAL6 CAL5 CAL4 CAL3 CAL2 CAL CAL0 FOSC4 0 2 06h GPIO GP3 GP2 GP GP0 ---- xxxx 25 07h (4) CMCON0 CMPOUT COUTEN POL CMPT0CS CMPON CNREF CPREF CWU 34 該 当 なし TRISGPIO I/O 制 御 レジスタ ---- 37 該 当 なし OPTION GPWU GPPU T0CS T0SE PSA PS2 PS PS0 20 記 号 の 説 明 : = 実 装 なし 0 として 読 み 取 られる x = 不 明 u = 不 変 q = 条 件 により 変 化 する 値 注 : プログラムカウンタの 上 位 バイトには 直 接 アクセスできません このようなビットへのアクセス 方 法 については セク ション 4.7 プログラムカウンタ を 参 照 してください 2: その 他 の ( 電 源 投 入 以 外 ) リセットには MCLR による 外 部 リセット ウォッチドッグタイマリセット ピン 変 化 によ るウェイクアップリセットがあります 3: その 他 のリセット 指 定 値 については 表 9- を 参 照 してください 4: PIC0F204/206 のみ 5: PIC0F204/206 のみ 他 のすべてのデバイスの 場 合 このビットは 予 約 されており 使 用 できません DS4239C- ページ 8 Preliminary 2006 Microchip Technology Inc.

4.4 STATUS レジスタ このレジスタは ALU の 演 算 状 態 リセット 状 態 ページ 選 択 ビットで 構 成 されます STATUS レジスタは 他 のすべてのレジスタと 同 様 に 任 意 の 命 令 の 結 果 格 納 先 になることができま す STATUS レジスタが Z DC C のいずれかの ビットに 影 響 を 及 ぼす 命 令 の 格 納 先 である 場 合 こ れらのビットへの 書 き 込 みは 無 効 になります これ らのビットはデバイスのロジックに 従 って 設 定 ま たはクリアされます また TO および PD ビット は 書 き 込 みできません したがって STATUS レジ スタを 格 納 先 とする 命 令 の 結 果 は 本 来 の 想 定 と 異 なる 場 合 があります 例 えば CLRF STATUS は 上 位 3 ビットをクリアし Z ビットを 設 定 します これにより STATUS レジ スタは 000u uuu (u = 不 変 ) のままになります したがって STATUS レジスタを 変 更 する 際 の 命 令 には BCF BSF MOVWF のみを 使 用 することを 推 奨 します これらの 命 令 は STATUS レジスタの Z DC C ビットのいずれにも 影 響 を 及 ぼしません STATUS ビットに 影 響 を 及 ぼすその 他 の 命 令 につい ては セクション 0.0 命 令 セット 概 要 を 参 照 し てください レジスタ 4-: STATUS レジスタ R/W-0 R/W-0 R/W-0 R- R- R/W-x R/W-x R/W-x GPWUF CWUF () TO PD Z DC C ビット 7 ビット 0 記 号 の 説 明 : R = 読 み 出 し 可 R = 書 き 込 み 可 U = ビットの 実 装 なし 0 として 読 み 取 られる -n = POR 時 の 値 = ビットが 設 定 される 0 = ビットがクリアされる x = 不 明 ビット 7 GPWUF: GPIO リセットビット = ピン 変 化 によるスリープからのウェイクアップでのリセット 0 = 電 源 投 入 またはその 他 のリセットの 後 ビット 6 CWUF: コンパレータの 変 化 によるウェイクアップフラグビット () = コンパレータ 変 化 によるスリープからのウェイクアップでのリセット 0 = 電 源 投 入 またはその 他 のリセットの 後 ビット 5 予 備 : 使 用 しません このビットを 使 用 すると 将 来 の 製 品 の 上 位 互 換 性 に 影 響 を 及 ぼすおそ れがあります ビット 4 TO: タイムアウトビット = 電 源 投 入 後 CLRWDT 命 令 または SLEEP 命 令 の 後 0 =WDT タイムアウト 発 生 ビット 3 PD: パワーダウンビット = 電 源 投 入 後 または CLRWDT 命 令 による 0 =SLEEP 命 令 の 実 行 による ビット 2 Z: ゼロビット = 算 術 演 算 または 論 理 演 算 の 結 果 がゼロ 0 = 算 術 演 算 または 論 理 演 算 の 結 果 がゼロ 以 外 ビット DC: デジットキャリー / ボロービット (ADDWF および SUBWF 命 令 用 ) ADDWF: = 結 果 の 第 4 下 位 ビットからのキャリーが 発 生 した 0 = 結 果 の 第 4 下 位 ビットからのキャリーが 発 生 しなかった SUBWF: = 結 果 の 第 4 下 位 ビットからのボローが 発 生 しなかった 0 = 結 果 の 第 4 下 位 ビットからのボローが 発 生 した ビット 0 C: キャリー / ボロービット (ADDWF SUBWF および RRF RLF 命 令 用 ) ADDWF: SUBWF: RRF または RLF: = キャリーが 発 生 した = ボローが 発 生 しなかった ビットに LSb または MSb をロー ドする 0 = キャリーが 発 生 しなかった 0 = ボローが 発 生 した 注 : このビットは PIC0F204/206 で 使 用 されます コード 互 換 性 の 問 題 があるため PIC0F200/202 で はこのビットを 使 用 しないでください 2006 Microchip Technology Inc. Preliminary DS4239C- ページ 9

4.5 OPTION レジスタ OPTION レジスタは 8 ビット 幅 の 書 き 込 み 専 用 レジ スタであり タイマ 0/WDT プリスケーラおよびタ イマ0を 設 定 するさまざまなコントロールビットで 構 成 されます OPTION 命 令 の 実 行 により W レジスタの 内 容 は OPTION レジスタに 転 送 されます リセットでは OPTION<7:0> ビットが 設 定 されます 注 : 注 : TRIS ビットが 0 に 設 定 されると ピン 変 化 によるウェイクアップ 機 能 とプル アップ 機 能 がそのピンに 関 して 無 効 にな ります (TRIS が GPPU と GPWU の OPTION 制 御 を 無 効 にする ) T0CS ビットが に 設 定 されると T0CKI ピンの TRIS 機 能 が 無 効 になります レジスタ 4-2: OPTION レジスタ W- W- W- W- W- W- W- W- GPWU GPPU T0CS T0SE PSA PS2 PS PS0 ビット 7 ビット 0 記 号 の 説 明 : R = 読 み 出 し 可 R = 書 き 込 み 可 U = ビットの 実 装 なし 0 として 読 み 取 られる -n = POR 時 の 値 = ビットが 設 定 される 0 = ビットがクリアされる x = 不 明 ビット 7 ビット 6 ビット 5 ビット 4 ビット 3 ビット 2-0 GPWU: ピン 変 化 によるウェイクアップ 有 効 化 ビット (GP0 GP GP3) = 無 効 0 = 有 効 GPPU: 弱 プルアップビット (GP0 GP GP3) = 無 効 0 = 有 効 T0CS: タイマ 0 クロックソース 選 択 ビット = T0CKI ピンでの 遷 移 (T0CKI ピンの TRIS を 上 書 きする ) 0 = 内 部 命 令 サイクルクロックでの 遷 移 FOSC/4 T0SE: タイマ 0 ソースエッジ 選 択 ビット = T0CKI ピンでの High から Low への 遷 移 でインクリメント 0 = T0CKI ピンでの Low から High への 遷 移 でインクリメント PSA: プリスケーラ 割 り 当 てビット = プリスケーラを WDT に 割 り 当 て 0 = プリスケーラをタイマ 0 に 割 り 当 て PS<2:0>: プリスケーラレート 選 択 ビット ビット 値 000 00 00 0 00 0 0 タイマ 0 レート WDT レート : 2 : 4 : 8 : 6 : 32 : 64 : 28 : 256 : : 2 : 4 : 8 : 6 : 32 : 64 : 28. DS4239C- ページ 20 Preliminary 2006 Microchip Technology Inc.

4.6 OSCCAL レジスタ 発 振 器 校 正 (OSCCAL) レジスタは 内 蔵 の 高 精 度 4MHz 発 振 器 を 校 正 するために 使 用 されます この レジスタには 校 正 用 の 7 つのビットが 含 まれてい ます 注 : デバイスを 消 去 すると 内 部 発 振 器 用 に 事 前 にプログラムされている 内 部 校 正 値 も 消 去 されます 後 で 正 しく 再 プログラムで きるように 消 去 する 前 に 校 正 値 を 読 み 出 しておく 必 要 があります 校 正 定 数 を 入 れた 後 には その 値 を 変 更 しないでく ださい セクション 9.2.2 内 部 4MHz 発 振 器 を 参 照 してください レジスタ 4-3: OSCCAL レジスタ R/W- R/W- R/W- R/W- R/W- R/W- R/W- R/W-0 CAL6 CAL5 CAL4 CAL3 CAL2 CAL CAL0 FOSC4 ビット 7 ビット 0 記 号 の 説 明 : R = 読 み 出 し 可 R = 書 き 込 み 可 U = ビットの 実 装 なし 0 として 読 み 取 られる -n = POR 時 の 値 = ビットが 設 定 される 0 = ビットがクリアされる x = 不 明 ビット 7- CAL<6:0>: 発 振 器 校 正 ビット 0 = 最 大 周 波 数 000000 0000000 = 中 心 周 波 数 000000 = 最 小 周 波 数 ビット 0 FOSC4: INTOSC/4 出 力 イネーブルビット () = GP2 への INTOSC/4 出 力 0 = GP2 に 適 用 される GP2/T0CKI/COUT 注 : 有 効 になっている 場 合 GP2/T0CKI/COUT 制 御 レジスタよりも 優 先 されます 2006 Microchip Technology Inc. Preliminary DS4239C- ページ 2

4.7 プログラムカウンタ 任 意 のプログラム 命 令 が 実 行 されると プログラム カウンタ (PC) には 次 に 実 行 されるプログラム 命 令 のアドレスが 入 ります 命 令 が PC を 変 更 しない 限 り PC 値 は 各 命 令 サイクルごとにずつ 増 えます GOTO 命 令 の 場 合 GOTO 命 令 ワードから PC のビッ ト 8:0 が 与 えられます PCL は PC<7:0> にマッピン グされます CALL 命 令 または PCL が 格 納 先 である 命 令 の 場 合 PC のビット 7:0 が 再 び 命 令 ワードから 与 えられま す ただし PC<8> は 命 令 ワードによるものではあ りませんが 常 にクリアされます ( 図 4-5) PCL が 格 納 先 である 命 令 または PCL 変 更 命 令 には MOVWF PC ADDWF PC BSF PC,5 があります 注 : 図 4-5: GOTO 命 令 PC<8> は CALL 命 令 または PCL 変 更 命 令 でクリアされるため すべてのサブルーチ ンコールまたは 計 算 ジャンプはプログラ ムメモリページ (52 ワード 長 ) の 最 初 の 256 ロケーションに 限 定 されます PC 分 岐 命 令 のロード 方 法 PC CALL または PCL 変 更 命 令 PC 8 7 0 PCL 命 令 ワード 8 7 0 PCL 命 令 ワード 0 にリセット 4.7. リセットの 影 響 プログラムカウンタ (PC) はリセットと 同 時 にセッ トされます したがって PC はプログラムメモリ の 最 終 アドレス ( つまり 発 振 器 の 校 正 命 令 ) を 指 定 することになります MOVLW XX の 実 行 後 PC は 0000h にロールオーバして ユーザーコードの 実 行 を 開 始 します 4.8 スタック PIC0F200/204 デバイスには 深 さ 2 レベルの 8 ビッ ト 幅 ハードウェアプッシュ / ポップスタックありま す PIC0F202/206 デバイスには 深 さ 2 レベルの 9 ビッ ト 幅 ハードウェアプッシュ / ポップスタックありま す CALL 命 令 はスタック の 現 在 値 をスタック 2 にプッ シュし つインクリメントされた 現 在 の PC 値 をス タックレベル にプッシュします 3 回 以 上 連 続 し て CALL が 実 行 された 場 合 には 最 新 の 2 つのリター ンアドレスのみが 格 納 されます RETLW 命 令 はスタックレベル の 内 容 を PC にポッ プし スタックレベル 2 の 内 容 をレベル にコピー します 3 回 以 上 連 続 して RETLW が 実 行 されると スタックは 以 前 にスタックレベル2に 格 納 されたア ドレスで 一 杯 になります 注 : W レジスタには 命 令 で 指 定 されたリ テラル 値 がロードされます これは プログラムメモリ 内 でのデータルック アップテーブルの 実 装 に 特 に 役 立 ちま す 2: スタックオーバーフローまたはスタッ クアンダーフローの 状 態 を 示 す STATUS ビットはありません 3: PUSH または POP と 呼 ばれる 命 令 ニー モニックはありません これらは CALL 命 令 と RETLW 命 令 の 実 行 によっ て 発 生 する 処 理 です DS4239C- ページ 22 Preliminary 2006 Microchip Technology Inc.

4.9 間 接 データアドレッシング INDF および FSR レジスタ INDF レジスタは 物 理 的 には 存 在 しないレジスタで す INDF のアドレス 指 定 は 実 際 には FSR レジス タにアドレスが 含 まれているレジスタのアドレス を 指 定 することになります (FSR はポインタ ) この ため 間 接 アドレッシングと 呼 ばれます 4.0 間 接 アドレッシング レジスタファイル 09 には 値 0h が 含 まれてい ます レジスタファイル 0A には 値 0Ah が 含 まれて います 値 09 を FSR レジスタにロードします INDFレジスタの 読 み 出 しで 0h の 値 が 返 され ます FSR レジスタの 値 を ずつインクリメントし ます (FSR = 0A) INDR レジスタの 読 み 出 しで 0Ah の 値 が 返 さ れます INDF 自 体 の 間 接 的 な 読 み 出 しでは (FSR = 0) 00h が 生 成 されます INDF レジスタへの 間 接 的 な 書 き 込 みでは 動 作 が 発 生 しません ( ただし STATUS ビッ トが 影 響 を 受 ける 場 合 があります ) 例 4- に 間 接 アドレッシングを 使 用 して RAM ロ ケーション 0h ~ Fh をクリアする 簡 単 なプログラ ムを 示 します 例 4-: 間 接 アドレッシングを 使 用 した RAM の 初 期 化 MOVLW 0x0 ;initialize pointer MOVWF FSR ;to RAM NEXT CLRF INDF ;clear INDF ;register INCF FSR,F ;inc pointer BTFSC FSR,4 ;all done? GOTO NEXT ;NO, clear next CONTINUE : ;YES, continue : FSR は 5 ビット 幅 のレジスタです INDF レジスタ と 併 用 して データメモリ 領 域 のアドレスを 間 接 的 に 指 定 します データメモリアドレス 00h ~ Fh を 選 択 する 場 合 に は FSR<4:0> ビットが 使 用 されます 注 : PIC0F200/202/204/206 バンキングを 使 用 しません FSR <7:5> は 実 装 されず 複 数 の として 読 み 取 られます 図 4-6: 直 接 / 間 接 アドレッシング (PIC0F200/202/204/206) 直 接 アドレッシング 4 ( オペコード 0) 間 接 アドレッシング 4 (FSR) 0 ロケーション 選 択 00h ロケーション 選 択 データ メモリ () 0Fh 0h Fh バンク 0 注 : レジスタマップの 詳 細 は セクション 4.3 データメモリ 構 成 を 参 照 してください 2006 Microchip Technology Inc. Preliminary DS4239C- ページ 23

メモ : DS4239C- ページ 24 Preliminary 2006 Microchip Technology Inc.

5.0 I/O ポート 他 のすべてのレジスタと 同 様 に I/O レジスタもプ ログラム 制 御 で 書 き 込 みと 読 み 出 しが 可 能 です た だし 読 み 出 し 命 令 (MOVF GPIO W など ) では ピ ンの 入 出 力 モードとは 独 立 に 常 に I/O ピンが 読 み 出 されます リセット 時 には I/O 制 御 レジスタが すべてセットされているため すべての I/O ポート が 入 力 ( 入 力 はハイインピーダンス ) として 定 義 さ れます 5. GPIO GPIO は 8 ビットの I/O レジスタです 下 位 4 ビッ トのみが 使 用 されます (GP<3:0>) ビット 7 から 4 は 実 装 されていないので 0 として 読 み 取 られま す GP3 が 入 力 専 用 ピンである 点 に 注 意 してくださ い ピン GP0 GP GP3 は 弱 プルアップおよび 変 化 によるウェイクアップを 設 定 できます 変 化 によ るウェイクアップおよび 弱 プルアップ 機 能 はピン ごとに 選 択 可 能 ではありません GP3/MCLR が MCLR として 構 成 されている 場 合 弱 プルアップは 常 にオンですが このピンでは 変 化 によるウェイク アップは 無 効 です 5.2 TRIS レジスタ 出 力 ドライバ 制 御 レジスタには TRIS f 命 令 の 実 行 によって W レジスタの 内 容 がロードされます TRIS レジスタのビットが のとき 対 応 する 出 力 ドライバはハイインピーダンスモードになりま す 0 の 場 合 選 択 したピンに 出 力 データラッチ の 内 容 が 反 映 されて 出 力 バッファが 有 効 になりま す 入 力 専 用 の GP3 と さまざまなレジスタによっ て 制 御 される GP2/T0CKI/COUT/FOSC4 ピンは 例 外 です 表 5- を 参 照 してください 注 : ポートの 読 み 出 しではピンが 読 み 出 され ます 出 力 データラッチは 読 み 出 されませ ん したがって 任 意 のピンの 出 力 ドライ バが 有 効 で High になっていても 外 部 シ ステムがそのピンを Low に 保 持 している 場 合 ポートの 読 み 出 しでピンは Low で あることがわかります 5.3 I/O インタフェース I/O ポートピンの 等 価 回 路 が 図 5- に 示 されていま す 入 力 専 用 の GP3 を 除 くすべてのポートピンは 入 力 および 出 力 の 両 方 に 使 用 できます 入 力 の 場 合 これらのピンはラッチなしです 入 力 命 令 (MOVF GPIO W など ) によって 読 み 出 されるまでは 何 ら かの 入 力 が 存 在 している 必 要 があります 出 力 は ラッチされ 出 力 ラッチが 再 度 書 き 込 まれるまで 変 わりません ポートピンを 出 力 として 使 用 するに は 対 応 する TRIS の 方 向 制 御 ビットをクリアする 必 要 があります (= 0) 入 力 として 使 用 するには 対 応 する TRIS ビットを 設 定 する 必 要 があります ど の I/O ピン (GP3 以 外 ) も 入 力 または 出 力 として 個 別 にプログラムできます 図 5-: データ バス WR ポート W レジスタ TRIS f PIC0F200/202/204/206 の I/O ピンの 等 価 回 路 D Q データ ラッチ CK D Q TRIS ラッチ CK リセット Q Q P N RD ポート VDD VSS VDD VSS I/O ピン 注 : バッファタイプは 表 3-2を 参 照 してください () TRIS レジスタは 書 き 込 み 専 用 レジスタで リ セット 時 にセットされます ( 出 力 ドライバ 無 効 ) 表 5-: 優 先 順 位 ピン 機 能 の 優 先 順 位 GP0 GP GP2 GP3 CIN+ CIN- FOSC4 I/MCLR 2 TRIS GPIO TRIS GPIO COUT 3 T0CKI 4 TRIS GPIO 2006 Microchip Technology Inc. Preliminary DS4239C- ページ 25

表 5-2: ポートレジスタの 一 覧 アドレス 名 前 ビット 7 ビット 6 ビット 5 ビット 4 ビット 3 ビット 2 ビット ビット 0 パワーオン リセットの 値 他 のすべてのリ セットの 値 該 当 なし TRISGPIO I/O 制 御 レジスタ ---- ---- 該 当 なし OPTION GPWU GPPU T0CS T0SE PSA PS2 PS PS0 03h STATUS GPWUF CWUF TO PD Z DC C 00- xxx (), (2) qq-q quuu 06h GPIO GP3 GP2 GP GP0 ---- xxxx ---- uuuu 記 号 の 説 明 : 網 掛 け 部 分 はポートレジスタでは 使 用 されないため 0 として 読 み 取 られます = 実 装 なし 0 として 読 み 取 られる x = 不 明 u = 不 変 q = 条 件 により 異 なる 注 : リセットの 原 因 がピン 変 化 によるウェイクアップだった 場 合 ビット 7 = その 他 のリセットでは ビット 7 = 0 2: リセットの 原 因 がコンパレータ 変 化 によるウェイクアップだった 場 合 ビット 6 = その 他 のリセットでは ビット 6 = 0 5.4 I/O プログラミングの 注 意 点 5.4. 双 方 向 I/O ポート 命 令 の 中 には 内 部 で 読 み 出 しの 後 に 書 き 込 みを 行 うものがあります 例 えば BCF および BSF 命 令 は ポート 全 体 を CPU に 読 み 込 み ビット 演 算 を 実 行 して 結 果 を 再 度 書 き 込 みます このような 命 令 を 本 以 上 のピンが 入 出 力 の 両 方 に 使 用 されるポート に 適 用 する 場 合 には 注 意 が 必 要 です たとえば GPIO のビット 2 に BSF が 適 用 されると GPIO の 8 つすべてのビットが CPU に 読 み 込 まれ ビット 2 が 設 定 されて GPIO 値 が 出 力 ラッチに 書 き 込 まれ ます GPIO の 別 のビットが 双 方 向 I/O ピン ( 例 え ばビット 0) として 使 用 され この 時 点 で 入 力 とし て 定 義 されている 場 合 そのピン 自 体 の 入 力 信 号 が CPU に 読 み 込 まれ このピンのデータラッチに 再 度 書 き 込 まれて 前 の 内 容 を 上 書 きしてしまいます ピンが 入 力 モードになっている 間 は 問 題 ありませ ん しかし 後 でビット 0 が 出 力 モードに 切 り 替 わ ると データラッチの 内 容 が 不 明 になることがあり ます 例 5- は I/O ポートに 2 つの 連 続 する 読 み 出 し - 変 更 - 書 き 込 み 命 令 (BCF BSF など ) が 適 用 された 場 合 の 結 果 を 示 しています High または Low を 出 力 中 のピンに 対 しては この ピンのレベルを 変 更 する 目 的 で 外 部 デバイスから のドライブを 行 わないでください ( ワイヤード OR ワイヤード AND ) この 結 果 発 生 する 高 出 力 電 流 により チップが 損 傷 するおそれがありま す 例 5-: I/O ポートでの 読 み 出 し - 変 更 - 書 き 込 み 命 令 ;Initial GPIO Settings ;GPIO<3:2> Inputs ;GPIO<:0> Outputs ; ; GPIO latch GPIO pins ; -------------------- BCF GPIO, ;---- pp0 ---- pp BCF GPIO, 0 ;---- pp0 ---- pp MOVLW 007h; TRIS GPIO ;---- pp0 ---- pp ; 注 : ユーザーはピン 値 として ---- pp00 を 予 想 し ていた 可 能 性 があります 2 つ 目 の BCF で GP はピン 値 (High) としてラッチされました 5.4.2 I/O ポートの 連 続 動 作 I/O ポートへの 実 際 の 書 き 込 みは 命 令 サイクルの 最 後 に 行 われますが 読 み 出 しについては 命 令 サイ クルの 開 始 時 点 でデータが 有 効 でなければなりませ ん ( 図 5-2) したがって 同 じ I/O ポートで 書 き 込 み の 後 に 読 み 出 しが 行 われる 場 合 注 意 が 必 要 です 連 続 する 命 令 では 次 の 命 令 によってそのファイル が CPU に 読 み 込 まれる 前 に ピン 電 圧 が 安 定 できる ( 負 荷 によって 異 なる ) ようにする 必 要 があります この 状 況 が 実 現 できないと 新 しい 状 態 ではなく そのピンの 前 の 状 態 がCPUに 読 み 込 まれる 可 能 性 が あります 不 確 かな 場 合 NOP など この I/O ポー トにアクセスしない 命 令 を 使 って 連 続 する 命 令 を 切 り 離 した 方 が 無 難 です DS4239C- ページ 26 Preliminary 2006 Microchip Technology Inc.

図 5-2: I/O の 連 続 動 作 (PIC0F200/202/204/206) 命 令 フェッチ GP<2:0> 命 令 実 行 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 PC PC+ PC+2 PC+3 MOVWF GPIO MOVF GPIO, W ポートピン ここで 書 き 込 み NOP ポートピン ここでサンプリング MOVWF GPIO MOVF GPIO,W (GPIO に 書 き 込 み ) (GPIO を 読 み 出 し ) NOP NOP この 例 では 一 連 の 動 作 として 行 われる GPIO への 書 き 込 みと GPIO からの 読 み 出 し を 示 しています データセットアップ 時 間 = (0.25 TCY TPD) TCY = 命 令 サイクル TPD = 伝 播 遅 延 したがって クロック 周 波 数 が 高 くなるほ ど 書 き 込 みと 読 み 出 しの 一 連 動 作 で 問 題 が 発 生 しやすくなります 2006 Microchip Technology Inc. Preliminary DS4239C- ページ 27

メモ : DS4239C- ページ 28 Preliminary 2006 Microchip Technology Inc.

6.0 タイマ 0 モジュールと TMR0 レジスタ (PIC0F200/202) タイマ 0 モジュールには 以 下 の 機 能 があります 8 ビットタイマ / カウンタレジスタ TMR0 読 み 取 りおよび 書 き 込 み 可 能 ソフトウェアプログラマブル 8 ビットプリス ケーラ 内 部 または 外 部 クロック 選 択 - 外 部 クロック 用 エッジ 選 択 図 6-はタイマ0モジュールの 概 略 ブロック 図 です T0CS ビット (OPTION<5>) をクリアすると タイマ モードが 選 択 されます タイマモードの 場 合 タイ マ0モジュールは 命 令 サイクルごとにインクリメン トします ( プリスケーラなし ) TMR0 レジスタに 書 き 込 まれると 以 降 の 2 サイクル ( 図 6-2 および 図 6-3) について インクリメントが 禁 止 されます TMR0 レジスタに 調 整 値 を 書 き 込 むと この 現 象 を 回 避 できます T0CS ビット (OPTION<5>) を 設 定 すると カウンタ モードが 選 択 されます このモードの 場 合 T0CKI ピンの 立 ち 上 がりエッジまたは 立 ち 下 がりエッジ ごとにインクリメントします T0SE ビット (OPTION<4>) はソースエッジを 決 定 します T0SE ビットをクリアすると 立 ち 上 がりエッジが 選 択 さ れます 外 部 クロック 入 力 の 制 限 については セク ション 6. 外 部 クロックによるタイマ 0 の 使 用 方 法 (PIC0F200/202) で 詳 しく 説 明 します プリスケーラはタイマ 0 モジュールまたはウォッチ ドッグタイマのいずれか 一 方 で 使 用 できますが 両 方 で 使 用 することはできません プリスケーラの 割 り 当 ては コントロールビット PSA (OPTION<3>) によりソフトウェアで 制 御 されます PSA ビットを クリアすると プリスケーラはタイマ 0 に 割 り 当 て られます プリスケーラは 読 み 取 り 書 き 込 みのい ずれもできません プリスケーラをタイマ 0 モ ジュールに 割 り 当 てると プリスケール 値 を :2 :4 :256 の 中 から 選 択 できます プリスケーラの 動 作 については セクション 6.2 プリスケーラ に 詳 しい 説 明 があります 表 6- には タイマ 0 モジュール 関 連 レジスタの 一 覧 が 示 されています 図 6-: タイマ 0 ブロック 図 GP2/T0CKI ピン T0SE () FOSC/4 0 プログラマブル プリスケーラ (2) PSOUT 0 Sync with 内 部 Clocks (2 TCY delay) データバス 8 TMR0 Reg PSOUT Sync T0CS () 3 PS2, PS, PS0 () PSA () 注 : T0CS T0SE PSA PS2 PS PS0 のビットは OPTION レジスタにあります 2: プリスケーラはウォッチドッグタイマと 共 有 されます ( 図 6-5) 図 6-2: タイマ 0 のタイミング : 内 部 クロック / プリスケールなし PC ( プログラム カウンタ ) 命 令 フェッチ Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 PC PC PC+ PC+2 PC+3 PC+4 PC+5 PC+6 MOVWF TMR0 MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W タイマ 0 T0 T0 + T0 +2 NT0 NT0 + NT0 +2 命 令 実 行 TMR0 書 き 込 み 実 行 TMR0 読 み 取 り NT0 読 み 取 り TMR0 読 み 取 り NT0 読 み 取 り TMR0 読 み 取 り NT0 読 み 取 り TMR0 読 み 取 り NT0 + 読 み 取 り TMR0 読 み 取 り NT0 +2 読 み 取 り 2006 Microchip Technology Inc. Preliminary DS4239C- ページ 29

図 6-3: TIMER0 のタイミング : 内 部 クロック / プリスケール :2 PC ( プログラム カウンタ ) 命 令 フェッチ Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 PC PC PC+ PC+2 PC+3 PC+4 PC+5 PC+6 MOVWF TMR0 MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W タイマ 0 T0 T0 + NT0 NT0 + 命 令 実 行 TMR0 書 き 込 み 実 行 TMR0 読 み 取 り NT0 読 み 取 り TMR0 読 み 取 り NT0 読 み 取 り TMR0 読 み 取 り NT0 読 み 取 り TMR0 読 み 取 り TMR0 読 み 取 り NT0 + 読 み 取 り NT0 +2 読 み 取 り 表 6-: タイマ 0 と 関 連 するレジスタ アドレス 名 前 ビット 7 ビット 6 ビット 5 ビット 4 ビット 3 ビット 2 ビット ビット 0 パワーオン リセットの 値 他 のすべての リセットの 値 0h TMR0 タイマ 0 8 ビットリアルタイムクロック / カウンタ xxxx xxxx uuuu uuuu 該 当 なし OPTION GPWU GPPU T0CS T0SE PSA PS2 PS PS0 該 当 なし TRISGPIO () I/O 制 御 レジスタ ---- ---- 記 号 の 説 明 : 網 掛 け 部 分 はタイマ 0 では 使 用 されません = 実 装 なし x = 不 明 u = 不 変 注 : T0CS = の 場 合 T0CKI ピンの TRIS は 上 書 きされます 6. 外 部 クロックによるタイマ 0 の 使 用 方 法 (PIC0F200/202) タイマ 0 に 外 部 クロック 入 力 を 使 用 する 場 合 一 定 の 要 件 を 満 たす 必 要 があります 外 部 クロックの 要 件 は 内 部 位 相 クロックとの (TOSC) 同 期 に 起 因 す るものです また 同 期 後 には タイマ 0 の 実 際 の インクリメントに 遅 延 が 発 生 します 6.. 外 部 クロック 同 期 プリスケールを 使 用 しない 場 合 外 部 クロック 入 力 はプリスケーラ 出 力 と 同 じです T0CKI と 内 部 位 相 クロックとの 同 期 は 内 部 位 相 クロックの Q2 およ び Q4 サイクルでプリスケーラ 出 力 をサンプリング することによって 実 現 されます ( 図 6-4) したがっ て T0CKI には High の 状 態 が 2 TOSC 以 上 ( およ び 2 Tt0H の 微 少 RC 遅 延 ) Low の 状 態 が 2 TOSC 以 上 ( および 2 Tt0H の 微 少 RC 遅 延 ) 必 要 です 目 的 のデバイスの 電 気 的 仕 様 を 参 照 してください プリスケーラを 使 用 する 場 合 プリスケーラ 出 力 が 対 称 になるように 外 部 クロック 入 力 は 非 同 期 リッ プルカウンタ 型 プリスケーラによって 分 周 されま す 外 部 クロックがサンプリング 要 件 を 満 たすため には リップルカウンタを 考 慮 に 入 れる 必 要 があり ます したがって T0CKI には 最 低 でも 4 TOSC をプリスケーラ 値 で 割 った 周 期 ( および 4 Tt0H の 微 少 RC 遅 延 ) が 必 要 です T0CKI の High 時 間 と Low 時 間 に 関 する 唯 一 の 要 件 は Tt0H という 最 小 パルス 幅 要 件 を 遵 守 しなければならないことです 目 的 の デバイスの 電 気 的 仕 様 でパラメータ 40 4 42 を 参 照 してください DS4239C- ページ 30 Preliminary 2006 Microchip Technology Inc.

6..2 タイマ 0 のインクリメントの 遅 延 プリスケーラ 出 力 は 内 部 クロックと 同 期 するため 外 部 クロックエッジの 発 生 時 間 からタイマ 0 モ ジュールが 実 際 にインクリメントする 時 間 までに わずかな 遅 延 が 存 在 します 図 6-4 は 外 部 クロッ クのエッジからタイマのインクリメントまでの 遅 れを 示 しています 図 6-4: 外 部 クロックによるタイマ 0 のタイミング 外 部 クロック 入 力 または (2) プリスケーラ 出 力 サンプリング 後 の 外 部 外 部 クロック / プリスケーラ 出 力 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 (3) () 小 さいパルスは サンプリングから 外 れる インクリメントタイマ 0 (Q4) タイマ 0 T0 T0 + T0 +2 注 : クロック 入 力 変 化 からタイマ 0 インクリメントまでの 遅 延 は 3 TOSC ~ 7 TOSC(Q の 時 間 = TOSC) したがって タイマ 0 入 力 での 2 つのエッジ 間 の 間 隔 を 測 定 する 際 の 最 大 誤 差 は± 4 TOSC 2: プリスケーラが 選 択 されていない 場 合 は 外 部 クロック それ 以 外 はプリスケーラ 出 力 3: 矢 印 はサンプリングが 行 われるタイミングを 示 しています 6.2 プリスケーラ タイマ 0 モジュールのプリスケーラまたはウォッチ ドッグタイマ (WDT) のポストスケーラとして 8 ビットカウンタを 使 用 できます ( セクション 9.6 ウォッチドッグタイマ (WDT) 参 照 ) 本 書 では わかりやすくするために このカウンタを プリス ケーラ と 呼 んでいます 注 : プリスケーラはタイマ0モジュールまたは ウォッチドッグタイマのいずれか 一 方 で 使 用 できますが 両 方 で 使 用 することはで きません したがって タイマ 0 モジュー ルにプリスケーラが 割 り 当 てられている 場 合 WDT 用 のプリスケーラはありませ ん 逆 の 場 合 も 同 様 です PSA および PS<2:0> ビット (OPTION<3:0>) は プ リスケーラの 割 り 当 てとプリスケール 比 を 決 定 し ます タイマ 0 モジュールに 割 り 当 てられると TMR0 レ ジスタに 書 き 込 む 命 令 (CLRF MOVWF BSF x など ) では 常 にプリスケーラがクリアされま す WDT に 割 り 当 てられている 場 合 CLRWDT 命 令 によりプリスケーラと WDT がクリアされます プ リスケーラは 読 み 取 り 書 き 込 みのいずれもできま せん リセット 時 には プリスケーラの 値 はすべて 0 になります 6.2. プリスケーラ 割 り 当 ての 切 り 替 え プリスケーラの 割 り 当 ては 完 全 にソフトウェア で 制 御 されます ( プログラム 実 行 中 にその 場 で 変 更 できます ) デバイスの 不 用 意 なリセットを 避 ける には プリスケール 割 り 当 てをタイマ 0 から WDT に 変 更 するときに 以 下 の 命 令 シーケンス( 例 6-)を 実 行 する 必 要 があります 例 6-: プリスケーラの 変 更 ( タイマ 0 WDT) CLRWDT ;Clear WDT CLRF TMR0 ;Clear TMR0 & Prescaler MOVLW 00xx b ;These 3 lines (5, 6, 7) OPTION ;are required only if ;desired CLRWDT ;PS<2:0> are 000 or 00 MOVLW 00xxxxx b ;Set Postscaler to OPTION ;desired WDT rate 2006 Microchip Technology Inc. Preliminary DS4239C- ページ 3

プリスケーラを WDT からタイマ 0 モジュールに 変 更 するには 例 6-2 のシーケンスを 使 用 します こ のシーケンスは WDT が 無 効 になっている 場 合 にも 使 用 する 必 要 があります プリスケーラを 切 り 替 え る 前 に CLRWDT 命 令 を 実 行 してください 例 6-2: プリスケーラの 変 更 (WDT タイマ 0) CLRWDT ;Clear WDT and ;prescaler MOVLW xxxx0xxx ;Select TMR0, new ;prescale value and ;clock source OPTION 図 6-5: タイマ 0/WDT プリスケーラのブロック 図 TCY (= FOSC/4) データバス GP2/T0CKI (2) ピン 0 M U X 0 M U X SYNC 2 サイクル 8 TMR0 REG T0SE () T0CS () PSA () 0 M 8 ビットプリスケーラ ウォッチ ドッグ タイマ U X 8 8-TO- MUX PS<2:0> () PSA () WDT イネーブルビット 0 MUX PSA () WDT タイムアウト 注 : T0CS T0SE PSA PS<2:0> は OPTION レジスタのビットです 2: PIC0F200/202/204/206 では T0CKI は GP2 ピンと 共 有 されます DS4239C- ページ 32 Preliminary 2006 Microchip Technology Inc.

7.0 タイマ 0 モジュールと TMR0 レ ジスタ (PIC0F204/206) タイマ 0 モジュールには 以 下 の 機 能 があります 8 ビットタイマ / カウンタレジスタ TMR0 読 み 取 りおよび 書 き 込 み 可 能 ソフトウェアプログラマブル 8 ビットプリス ケーラ 内 部 または 外 部 クロック 選 択 - 外 部 クロック 用 エッジ 選 択 - T0CKI ピンまたはコンパレータの 出 力 か らの 外 部 クロック 図 7-はタイマ0モジュールの 概 略 ブロック 図 です T0CS ビット (OPTION<5>) をクリアすると タイマ モードが 選 択 されます タイマモードの 場 合 タイ マ0モジュールは 命 令 サイクルごとにインクリメン トします ( プリスケーラなし ) TMR0 レジスタに 書 き 込 まれると 以 降 の 2 サイクル ( 図 7-2 および 図 7-3) について インクリメントが 禁 止 されます TMR0 レジスタに 調 整 値 を 書 き 込 むと この 現 象 を 回 避 できます カウンタモードには 2 つの 種 類 があります つ 目 のカウンタモードは T0CKI ピンを 使 用 してタイマ 0 をインクリメントします T0CSビット(OPTION<5>) CMPT0CS ビット (CMCON0<4>) COUTEN ビット (CMCON0<6>) の 設 定 によって 選 択 されます この モードの 場 合 T0CKI ピンの 立 ち 上 がりエッジまた は 立 ち 下 がりエッジごとにインクリメントします T0SE ビット (OPTION<4>) はソースエッジを 決 定 し ます T0SE ビットをクリアすると 立 ち 上 がりエッ ジが 選 択 されます 外 部 クロック 入 力 の 制 限 につい ては セクション 7. 外 部 クロックによるタイマ 0 の 使 用 方 法 (PIC0F204/206) で 詳 しく 説 明 しま す 2 つ 目 のカウンタモードはコンパレータの 出 力 を 使 用 してタイマ 0 をインクリメントします 入 力 には 2 つの 方 法 があります T0CS ビット (OPTION<5>) を 設 定 し CMPT0CS ビット (CMCON<4>) をクリア すると つ 目 の 方 法 が 選 択 されます (COUTEN [CMCON<6>]) はこの 動 作 モードには 影 響 を 及 ぼし ません これにより コンパレータとタイマ 0 との 内 部 接 続 が 有 効 になります T0CS ビット (OPTION<5>) と CMPT0CS ビット (CMCON0<4>)を 設 定 し COUTENビット(CMCON0<6>) をクリアすると 2 つ 目 の 方 法 が 選 択 されます こ れにより T0CKI 入 力 をアクティブな 状 態 に 保 持 し ながら コンパレータの 出 力 を T0CKI ピンに 適 用 することができます したがって COUT ピンでコ ンパレータの 変 化 があった 場 合 T0CKI 入 力 に フィードバックされます T0SEビット(OPTION<4>) はソースエッジを 決 定 します T0SE ビットをクリ アすると 立 ち 上 がりエッジが 選 択 されます 外 部 クロック 入 力 の 制 限 については セクション 7. 外 部 クロックによるタイマ 0 の 使 用 方 法 (PIC0F204/ 206) に 詳 しい 説 明 があります プリスケーラはタイマ 0 モジュールまたはウォッチ ドッグタイマのいずれか 一 方 で 使 用 できますが 両 方 で 使 用 することはできません プリスケーラの 割 り 当 ては コントロールビット PSA (OPTION<3>) によりソフトウェアで 制 御 されます PSA ビットを クリアすると プリスケーラはタイマ 0 に 割 り 当 て られます プリスケーラは 読 み 取 り 書 き 込 みのい ずれもできません プリスケーラをタイマ 0 モ ジュールに 割 り 当 てると プリスケール 値 を :2 :4... :256 の 中 から 選 択 できます プリスケー ラの 動 作 については セクション 7.2 プリスケー ラ に 詳 しい 説 明 があります 表 7- には タイマ 0 モジュール 関 連 レジスタの 一 覧 が 示 されています 図 7-: T0CKI ピン 内 部 コンパレータ 出 力 タイマ 0 ブロック 図 (PIC0F204/206) 0 T0SE () FOSC/4 0 プログラマブル プリスケーラ (2) 0 PSOUT Sync with 内 部 Clocks PSOUT (2 TCY delay) Sync データバス 8 TMR0 Reg CMPT0CS (3) T0CS () 3 PS2, PS, PS0 () PSA () 注 : T0CS T0SE PSA PS2 PS PS0 のビットは OPTION レジスタにあります 2: プリスケーラはウォッチドッグタイマと 共 有 されます ( 図 7-5) 3: CMPT0CS ビットは CMCON0 レジスタにあります (CMCON0<4>) 2006 Microchip Technology Inc. Preliminary DS4239C- ページ 33

図 7-2: タイマ 0 のタイミング : 内 部 クロック / プリスケールなし PC ( プログラム カウンタ ) 命 令 フェッチ Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 PC Q Q2 Q3 Q4 Q Q2 Q3 Q4 PC PC+ PC+2 PC+3 PC+4 PC+5 PC+6 MOVWF TMR0 MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W タイマ 0 T0 T0 + T0 +2 NT0 NT0 + NT0 +2 命 令 実 行 TMR0 書 き 込 み 実 行 TMR0 読 み 取 り NT0 読 み 取 り TMR0 読 み 取 り NT0 読 み 取 り TMR0 読 み 取 り NT0 読 み 取 り TMR0 読 み 取 り NT0 + 読 み 取 り TMR0 読 み 取 り NT0 +2 読 み 取 り 図 7-3: TIMER0 のタイミング : 内 部 クロック / プリスケール :2 PC ( プログラム カウンタ ) 命 令 フェッチ Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 PC Q Q2 Q3 Q4 Q Q2 Q3 Q4 PC PC+ PC+2 PC+3 PC+4 PC+5 PC+6 MOVWF TMR0 MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W MOVF TMR0,W タイマ 0 T0 T0 + NT0 NT0 + 命 令 実 行 TMR0 書 き 込 み 実 行 TMR0 読 み 取 り NT0 読 み 取 り TMR0 読 み 取 り NT0 読 み 取 り TMR0 読 み 取 り NT0 読 み 取 り TMR0 読 み 取 り TMR0 読 み 取 り NT0 + 読 み 取 り NT0 +2 読 み 取 り 表 7-: タイマ 0 と 関 連 するレジスタ アドレス 名 前 ビット 7 ビット 6 ビット 5 ビット 4 ビット 3 ビット 2 ビット ビット 0 パワーオン リセットの 値 他 のすべての リセットの 値 0h TMR0 タイマ 0 8 ビットリアルタイムクロック / カウンタ xxxx xxxx uuuu uuuu 07h CMCON0 CMPOUT COUTEN POL CMPT0CS CMPON CNREF CPREF CWU uuuu uuuu 該 当 なし OPTION GPWU GPPU T0CS T0SE PSA PS2 PS PS0 該 当 なし TRISGPIO () I/O 制 御 レジスタ ---- ---- 記 号 の 説 明 : 網 掛 け 部 分 はタイマ 0 では 使 用 されません = 実 装 なし x = 不 明 u = 不 変 注 : T0CS = の 場 合 T0CKI ピンの TRIS は 無 効 です 7. 外 部 クロックによるタイマ 0 の 使 用 方 法 (PIC0F204/206) タイマ 0 に 外 部 クロック 入 力 を 使 用 する 場 合 一 定 の 要 件 を 満 たす 必 要 があります 外 部 クロックの 要 件 は 内 部 位 相 クロックとの (TOSC) 同 期 に 起 因 す るものです また 同 期 後 には タイマ 0 の 実 際 の インクリメントに 遅 延 が 発 生 します 7.. 外 部 クロック 同 期 プリスケールを 使 用 しない 場 合 外 部 クロック 入 力 はプリスケーラ 出 力 と 同 じです 外 部 クロックと 内 部 位 相 クロックとの 同 期 は 内 部 位 相 クロックのQ2 および Q4 サイクルでプリスケーラ 出 力 をサンプリ ングすることによって 実 現 されます ( 図 7-4) した がって T0CKI またはコンパレータ 出 力 には High の 状 態 が 2 TOSC 以 上 ( および 2 Tt0H の 微 少 RC 遅 延 ) Low の 状 態 が 2 TOSC 以 上 ( および 2 Tt0H の 微 少 RC 遅 延 ) 必 要 です 目 的 のデバイスの 電 気 的 仕 様 を 参 照 してください プリスケーラを 使 用 する 場 合 プリスケーラ 出 力 が 対 称 になるように 外 部 クロック 入 力 は 非 同 期 リッ プルカウンタ 型 プリスケーラにより 分 周 されます 外 部 クロックがサンプリング 要 件 を 満 たすために は リップルカウンタを 考 慮 に 入 れる 必 要 がありま す したがって T0CKI またはコンパレータ 出 力 に は 最 低 でも 4 TOSC をプリスケーラ 値 で 除 算 した 周 期 ( および 4 Tt0H の 微 少 RC 遅 延 ) が 必 要 です T0CKI またはコンパレータ 出 力 の High 時 間 と Low 時 間 に 関 する 唯 一 の 要 件 は Tt0H という 最 小 パルス 幅 要 件 を 遵 守 しなければならないことです 目 的 の デバイスの 電 気 的 仕 様 のパラメータ 40 4 42 を 参 照 してください DS4239C- ページ 34 Preliminary 2006 Microchip Technology Inc.

7..2 タイマ 0 のインクリメントの 遅 延 プリスケーラ 出 力 は 内 部 クロックと 同 期 するため 外 部 クロックエッジの 発 生 時 間 からタイマ 0 モ ジュールが 実 際 にインクリメントする 時 間 までに わずかな 遅 延 が 存 在 します 図 7-4 は 外 部 クロッ クのエッジからタイマのインクリメントまでの 遅 れを 示 しています 図 7-4: 外 部 クロックによるタイマ 0 のタイミング 外 部 クロック 入 力 または (2) プリスケーラ 出 力 サンプリング 後 の 外 部 外 部 クロック / プリスケーラ 出 力 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 Q Q2 Q3 Q4 (3) () 小 さいパルスは サンプリングから 外 れる インクリメントタイマ 0 (Q4) タイマ 0 T0 T0 + T0 +2 注 : クロック 入 力 変 化 からタイマ 0 インクリメントまでの 遅 延 は 3 TOSC ~ 7 TOSC(Q の 時 間 = TOSC) したがって タイマ 0 入 力 での 2 つのエッジ 間 の 間 隔 を 測 定 する 際 の 最 大 誤 差 は± 4 TOSC 2: プリスケーラが 選 択 されていない 場 合 は 外 部 クロック それ 以 外 はプリスケーラ 出 力 3: 矢 印 はサンプリングが 行 われるタイミングを 示 しています 7.2 プリスケーラ タイマ 0 モジュールのプリスケーラまたはウォッチ ドッグタイマ (WDT) のポストスケーラとして 8 ビットカウンタが 使 用 できます ( 図 9-6 参 照 ) 本 書 では わかりやすくするために このカウンタを プリスケーラ と 呼 んでいます 注 : プリスケーラはタイマ0モジュールまたは ウォッチドッグタイマのいずれか 一 方 で 使 用 できますが 両 方 で 使 用 することはで きません したがって タイマ 0 モジュー ルにプリスケーラが 割 り 当 てられている 場 合 WDT 用 のプリスケーラはありませ ん 逆 の 場 合 も 同 様 です PSA および PS<2:0> ビット (OPTION<3:0>) は プ リスケーラの 割 り 当 てとプリスケール 比 を 決 定 し ます タイマ 0 モジュールに 割 り 当 てられると TMR0 レ ジスタに 書 き 込 む 命 令 (CLRF MOVWF BSF x など ) では 常 にプリスケーラがクリアされま す WDT に 割 り 当 てられている 場 合 CLRWDT 命 令 によりプリスケーラと WDT がクリアされます プ リスケーラは 読 み 取 り 書 き 込 みのいずれもできま せん リセット 時 には プリスケーラの 値 はすべて 0 になります 7.2. プリスケーラ 割 り 当 ての 切 り 替 え プリスケーラの 割 り 当 ては 完 全 にソフトウェア で 制 御 されます ( プログラム 実 行 中 にその 場 で 変 更 できます ) デバイスの 不 意 のリセットを 避 けるに は プリスケール 割 り 当 てをタイマ 0 から WDT に 変 更 するときに 以 下 の 命 令 シーケンス( 例 7-)を 実 行 する 必 要 があります 例 7-: プリスケーラの 変 更 (タイマ0 WDT) CLRWDT ;Clear WDT CLRF TMR0 ;Clear TMR0 & Prescaler MOVLW 00xx b ;These 3 lines (5, 6, 7) OPTION ;are required only if ;desired CLRWDT ;PS<2:0> are 000 or 00 MOVLW 00xxxxx b ;Set Postscaler to OPTION ;desired WDT rate プリスケーラを WDT からタイマ 0 モジュールに 変 更 するには 例 7.2 に 示 されているシーケンスを 使 用 します このシーケンスは WDT が 無 効 になって いる 場 合 にも 使 用 する 必 要 があります プリスケー ラを 切 り 替 える 前 に CLRWDT 命 令 を 実 行 してくだ さい 2006 Microchip Technology Inc. Preliminary DS4239C- ページ 35

例 7-2: プリスケーラの 変 更 (WDT タイマ 0) CLRWDT ;Clear WDT and ;prescaler MOVLW xxxx0xxx ;Select TMR0, new ;prescale value and ;clock source OPTION 図 7-5: タイマ 0/WDT プリスケーラのブロック 図 GP2/T0CKI (2) ピン TCY (= FOSC/4) データバス コンパレータ 出 力 0 0 M U X 0 M U X SYNC 2 サイクル 8 TMR0 REG T0SE () T0CS () PSA () CMPT0CS (3) 0 M 8 ビットプリスケーラ ウォッチ ドッグ タイマ U X 8 8-TO- MUX PS<2:0> () PSA () WDT イネーブルビット 0 MUX PSA () WDT タイムアウト 注 : T0CS T0SE PSA PS<2:0> は OPTION レジスタのビットです 2: T0CKI は GP2 ピンと 共 有 されます 3: CMPT0CS ビットは CMCON0 レジスタにあります DS4239C- ページ 36 Preliminary 2006 Microchip Technology Inc.

8.0 コンパレータモジュール コンパレータモジュールには アナログコンパレー タが つ 含 まれています コンパレータへの 入 力 は GP0 ピンおよび GP ピンにより 多 重 化 されま す コンパレータの 出 力 は GP2 に 配 置 することが できます レジスタ 8-に 示 されているCMCON0レジスタは コンパレータの 動 作 を 制 御 します コンパレータの ブロック 図 を 図 8- に 示 します レジスタ 8-: CMCON0 レジスタ R- R/W- R/W- R/W- R/W- R/W- R/W- R/W- CMPOUT COUTEN POL CMPT0CS CMPON CNREF CPREF CWU bit 7 bit 0 記 号 の 説 明 : R = 読 み 出 し 可 R = 書 き 込 み 可 U = ビットの 実 装 なし 0 として 読 み 取 られる -n = POR 時 の 値 = ビットがセットされる 0 = ビットがクリアされる x = 不 明 ビット 7 CMPOUT: コンパレータ 出 力 ビット = VIN+ > VIN- 0 = VIN+ < VIN- ビット 6 COUTEN: コンパレータ 出 力 有 効 化 ビット (, 2) = コンパレータの 出 力 は COUT ピンに 配 置 されない 0 = コンパレータの 出 力 は COUT ピンに 配 置 される ビット 5 POL: コンパレータ 出 力 極 性 ビット (2) = コンパレータの 出 力 は 反 転 しない 0 = コンパレータの 出 力 は 反 転 する ビット 4 CMPT0CS: コンパレータ TMR0 クロック 源 ビット (2) = TMR0 クロック 源 は T0CS 制 御 ビットによって 選 択 される 0 = コンパレータ 出 力 は TMR0 クロック 源 として 使 用 される ビット 3 CMPON: コンパレータ 有 効 化 ビット = コンパレータはオン 0 = コンパレータはオフ ビット 2 CNREF: コンパレータ 負 リファレンス 選 択 ビット (2) = CIN- ピン (3) 0 = 内 部 電 圧 リファレンス ビット CPREF: コンパレータ 正 リファレンス 選 択 ビット (2) = CIN+ ピン (3) 0 = CIN- ピン (3) ビット 0 CWU: コンパレータの 変 化 によるウェイクアップ 有 効 化 ビット (2) = コンパレータの 変 化 によるウェイクアップは 無 効 0 = コンパレータの 変 化 によるウェイクアップは 有 効 注 : GP2 の TRIS 制 御 用 の T0CS よりも 優 先 されます 2: コンパレータをオンにすると これらの 制 御 ビットが 有 効 になります コンパレータがオフの 場 合 これらのビットはデバイスの 動 作 に 影 響 せず その 他 の 制 御 レジスタが 優 先 されます 3: PIC0F204/206 のみ 2006 Microchip Technology Inc. Preliminary DS4239C- ページ 37

8. コンパレータの 構 成 オンボードコンパレータ 入 力 (GP0/CIN+ GP/CIN-) およびコンパレータ 出 力 (GP2/COUT) は 可 変 式 で す これらのピンを 変 化 させる 場 合 CMCON0 OPTION TRIS レジスタが 使 用 されます ( 図 8- 参 照 ) コンパレータモードを 変 更 すると 表 2-2 に 示 されている 指 定 のモード 変 更 遅 延 の 間 は コンパ レータ 出 力 レベルが 有 効 にならないことがありま す 注 : コンパレータは 出 力 の 反 転 が 可 能 です ( 図 8- 参 照 ) 図 8-: コンパレータのブロック 図 CPREF T0CKI/GP2/COUT OSCCAL バンドギャップバッファ (0.6V) C+ C- + - COUTEN COUT( レジスタ ) CNREF CMPON POL T0CKI T0CKI ピン T0CKSEL CWU Q D CWUF S CMCON 読 み 出 し 表 8-: TMR0 クロック 源 機 能 多 重 化 T0CS CMPT0CS COUTEN ソース 0 x x 内 部 命 令 サイクル 0 0 CMPOUT 0 CMPOUT 0 CMPOUT T0CKI DS4239C- ページ 38 Preliminary 2006 Microchip Technology Inc.

8.2 コンパレータの 動 作 図 8-2 には シングルコンパレータとともに アナ ログ 入 力 レベルとデジタル 出 力 の 関 係 が 示 されて います VIN+ のアナログ 入 力 がアナログ 入 力 VIN- よりも 小 さい 場 合 コンパレータの 出 力 はデジタル Low レベルです VIN+ のアナログ 入 力 がアナログ 入 力 VIN- よりも 大 きい 場 合 コンパレータの 出 力 はデジタル High レベルです 図 8-2 に 示 されてい るコンパレータ 出 力 の 塗 りつぶし 部 分 は 入 力 オフ セットと 応 答 時 間 が 原 因 の 不 確 実 な 状 態 を 表 して います コモンモード 電 圧 については 表 2-2 を 参 照 してください 図 8-2: Vin- VIN- VIN+ 結 果 Vin+ シングルコンパレータ 8.3 コンパレータリファレンス コンパレータ 動 作 モードに 応 じて 内 部 リファレン ス 信 号 を 使 用 することができます VIN- のアナログ 信 号 が VIN+ のアナログ 信 号 と 比 較 され その 結 果 に 応 じて コンパレータのデジタル 出 力 が 調 整 され ます ( 図 8-2) 内 部 リファレンスの 仕 様 については 表 2-2 を 参 照 してください 8.4 コンパレータ 応 答 時 間 + 結 果 応 答 時 間 は 新 しいリファレンス 電 圧 または 入 力 ソースを 選 択 してから コンパレータ 出 力 が 有 効 レ ベルになるまでの 最 小 時 間 です コンパレータ 入 力 を 変 更 する 場 合 は コンパレータが 新 しい 状 態 で 安 定 するまでの 待 ち 時 間 が 必 要 になります コンパ レータ 応 答 時 間 の 仕 様 については 表 2-2 を 参 照 してください 8.5 コンパレータ 出 力 コンパレータ 出 力 は CMCON0 レジスタから 読 み 出 されます このビットは 読 み 出 し 専 用 です コンパ レータ 出 力 は 内 部 で 使 用 することもできます 図 8- を 参 照 してください 注 : デジタル 入 力 として 定 義 されたピンへの アナログレベルは 入 力 バッファが デバ イス 仕 様 を 超 えた 電 流 を 消 費 する 原 因 と なります 8.6 コンパレータウェイクアップフラグ 以 下 のすべての 条 件 が 満 たされると コンパレータ ウェイクアップフラグがセットされます CWU = 0 (CMCON0<0>) CMPOUT ビットの 最 後 の 既 知 の 状 態 (MOVF CMCON0, W) をラッチするために CMCON0 が 読 み 出 された デバイスがスリープ 状 態 コンパレータの 出 力 が 状 態 を 変 化 させた ウェイクアップフラグはソフトウェアまたはデバ イスリセットでクリアすることができます 8.7 スリープ 中 のコンパレータ 動 作 コンパレータがアクティブで デバイスがスリープ モードになった 場 合 でも コンパレータはアクティ ブの 状 態 を 保 持 します コンパレータが 起 動 してい ると 待 機 電 流 の 仕 様 に 示 されている 値 よりも 高 い スリープ 電 流 が 消 費 されます スリープモードでの 電 力 消 費 を 最 小 限 にするには スリープモードにな る 前 にコンパレータをオフにする 必 要 があります 8.8 リセットの 影 響 パワーオンリセット (POR) が 発 生 すると CMCON0 レジスタは 強 制 的 にリセット 状 態 にされます これ により コンパレータモジュールはコンパレータリ セットモードになります この 状 態 では すべての 入 力 は 確 実 にアナログ 入 力 になります リセット 時 にアナログ 入 力 がある 場 合 デバイス 電 流 は 最 小 限 になります リセット 間 隔 の 間 に コンパレータは 電 源 オフになります 8.9 アナログ 入 力 の 接 続 に 関 する 注 意 点 アナログ 入 力 の 簡 単 な 回 路 を 図 8-3 に 示 します ア ナログピンはデジタル 出 力 に 接 続 されているため VDDおよびVSSに 対 して 逆 バイアスダイオードがあ ります したがって アナログ 入 力 は VSS から VDD までの 範 囲 内 である 必 要 があります 入 力 電 圧 がこの 範 囲 からいずれかの 方 向 に 0.6V 以 上 外 れる と ダイオードの つが 順 方 向 にバイアスされ ラッチアップが 発 生 することがあります アナログ ソースの 最 大 ソースインピーダンスとしては 0 kω が 推 奨 です アナログ 入 力 ピンに 接 続 する 外 部 コンポーネント ( キャパシタまたはツェナーダイ オードなど ) のリーク 電 流 は 微 量 でなければなりま せん 2006 Microchip Technology Inc. Preliminary DS4239C- ページ 39