Synthesiology（シンセシオロジー） - 構成学

Synthesiology 第 9 巻 第 1 号 (2016.2) 論 文 のポイント 本 誌 は 成 果 を 社 会 に 活 かそうとする 研 究 活 動 の 目 標 と 社 会 的 価 値 具 体 的 なシナリオや 研 究 手 順 また 要 素 技 術 の 構 成 統 合 のプロセスを 記 述 した 論 文 誌 です 本 号 論 文 の 価 値 が 一 目 で 判 るように 編 集 委 員 会 が 作 成 したシンセシ オロジー 論 文 としてのポイントを 示 します シンセシオロジー 編 集 委 員 会 3 次 元 IC 積 層 実 装 技 術 の 実 用 化 への 取 り 組 み 基 盤 技 術 から 実 用 技 術 へどのようにしてステップアップするのか?- 集 積 回 路 の 高 集 積 化 が 素 子 の 微 細 化 により 進 んできた 中 で 3 次 元 化 はその 技 術 的 困 難 さもあり 研 究 開 発 の 主 題 とは 言 えな かった しかし 微 細 化 限 界 が 認 識 されるようになった 現 在 改 めて 3 次 元 積 層 技 術 が 注 目 されている 青 柳 らは 3 次 元 IC チッ プ 積 層 技 術 開 発 のためのシナリオを 描 き そのシナリオに 沿 って 目 標 を 実 現 する 要 素 技 術 (TSV 円 錐 バンプ)とその 統 合 設 計 技 術 等 の 成 果 を 述 べている 限 られた 研 究 リソースを 効 果 的 に 利 用 する 戦 略 の 具 体 的 取 り 組 みについて 課 題 の 優 先 順 位 と 研 究 リソースの 確 保 状 況 について 時 系 列 で 分 かるように 記 されている レアメタル 資 源 の 安 定 供 給 を 目 指 して レアアース 資 源 確 保 のための 取 り 組 みと 課 題 新 興 工 業 国 の 経 済 発 展 による 金 属 資 源 価 格 の 高 騰 や 中 国 のレアアース 輸 出 制 限 による 危 機 を 受 け レアメタル 資 源 の 安 定 供 給 を 国 として 推 進 するた め の 地 質 情 報 整 備 に つ いて 高 木 ら 鉱 物 資 源 研 究 グル ープ は 有 望 鉱 床 の 確 認 選 鉱 試 験 の 拠 点 整 備 デ ー タベースの 構 築 海 外 地 質 調 査 機 関 との 協 力 関 係 の 構 築 など 期 待 に 応 えてきた 資 源 開 発 へつながるための 産 総 研 の 研 究 開 発 資 源 国 との 連 携 開 発 期 間 との 共 同 研 究 体 制 等 実 例 を 交 えて 記 載 されており レアアース 資 源 研 究 の 体 系 を 俯 瞰 する 論 文 とし てまとめられている 構 成 型 研 究 におけるシナリオ:その 役 割 と 表 現 シンセシオロジー 誌 の 掲 載 論 文 による 検 証 の 試 み 基 礎 研 究 の 成 果 を 出 発 点 とするイノベーションは 現 代 における 研 究 開 発 の 主 流 であり それは 社 会 の 諸 問 題 を 解 決 して 持 続 的 繁 栄 をもたらすものとされる そのための 研 究 資 金 が 投 入 され また 研 究 者 の 努 力 が 払 われて 多 くの 成 果 が 得 られているが そ の 中 で 一 つの 問 題 点 が 浮 上 してきた それは 基 礎 研 究 から 社 会 的 問 題 解 決 に 有 効 な 成 果 に 至 る 過 程 が 不 明 という 問 題 である その 結 果 その 過 程 に 従 事 する 研 究 者 は あらゆる 可 能 性 を 探 りながら ある 時 は 直 観 で ある 時 は 網 羅 的 思 考 で いずれも 試 行 錯 誤 によって 設 定 した 解 へと 近 づいてゆく 方 法 で 研 究 する これはまだ 明 示 されていないが 独 自 の 研 究 方 法 論 であって 第 二 種 基 礎 研 究 と 呼 び その 成 果 が 本 誌 シンセシオロジーの 論 文 である 本 誌 の 目 的 はその 成 果 の 発 表 と 同 時 に この 研 究 方 法 を 明 らかにすることを 目 的 としている 本 論 文 は 発 刊 後 8 年 を 経 て 100 編 を 超 す 論 文 を 対 象 に 多 様 な 研 究 の 背 後 に 存 在 しながらその 姿 をまだ 見 せていない 共 通 の 方 法 を 抽 出 することを 研 究 した 論 文 である 構 成 的 研 究 である 第 二 種 基 礎 研 究 を 特 徴 づけるものとして 各 論 文 に 現 れ 研 究 の 中 核 をなすものと 考 えられるシナリオに 注 目 し それが 持 つ 論 理 的 特 徴 が 共 通 であることを 示 し 構 成 型 研 究 の 特 徴 を 構 造 的 に 示 し ている しかもシナリオは 言 語 表 現 図 解 によって 明 示 的 に 表 現 可 能 であることを 示 して 研 究 の 論 理 を 抽 出 する 研 究 が 実 証 可 能 性 を 持 ちうることを 明 らかにしたと 言 うことができ 貴 重 な 論 文 である 本 論 文 は 今 後 の 第 二 種 基 礎 研 究 にとって 有 益 であると 同 時 に 方 法 論 抽 出 研 究 の 方 向 にも 有 効 な 示 唆 を 与 えている 太 陽 電 池 モジュールの 信 頼 性 向 上 と 試 験 法 開 発 に 関 するコンソーシアム 研 究 高 信 頼 性 太 陽 電 池 モジュール 開 発 評 価 コンソーシアム の 運 営 太 陽 電 池 モジュールについてのコンソーシアムを 設 立 運 営 するに 際 して 当 時 の 状 況 判 断 として 学 界 業 界 においても 信 頼 性 評 価 技 術 が 手 薄 な 事 を 考 慮 して 太 陽 電 池 モジュールの 試 作 ラインを 整 備 し 科 学 的 知 見 に 基 づく 信 頼 性 の 評 価 技 術 を 確 立 することを 目 指 した 多 数 の 企 業 が 共 通 基 盤 技 術 の 開 発 として 協 調 できる 場 となるため コンソーシアムでの 課 題 設 定 や 運 営 方 針 の 決 定 の 際 に 参 加 企 業 と 十 分 議 論 し 理 解 を 得 るプロセスをまとめた 具 体 的 論 説 である コアとなる 信 頼 性 評 価 技 術 に 関 し ては ノウハウや 経 験 則 に 替 わる 科 学 的 根 拠 に 裏 付 けられた 研 究 により 加 速 試 験 方 法 を 確 立 した 点 などは 高 く 評 価 される この 成 功 事 例 は 他 の 分 野 への 波 及 効 果 が 高 いと 言 える 電 子 ジャーナルのURL 産 総 研 HP http://www.aist.go.jp/aist_j/aistinfo/synthesiology/index.html J-Stage https://www.jstage.jst.go.jp/browse/synth/-char/ja/ i

Synthesiology 第 9 巻 第 1 号 (2016.2) 目 次 論 文 のポイント 研 究 論 文 3 次 元 IC 積 層 実 装 技 術 の 実 用 化 への 取 り 組 み 基 盤 技 術 から 実 用 技 術 へどのようにしてステップアップ するのか? 青 柳 昌 宏 居 村 史 人 加 藤 史 樹 菊 地 克 弥 渡 辺 直 也 鈴 木 基 史 仲 川 博 岡 田 義 邦 横 島 時 彦 山 地 泰 弘 根 本 俊 介 Bui Thanh TUNG Melamed SAMSON i 1-14 レアメタル 資 源 の 安 定 供 給 を 目 指 して レアアース 資 源 確 保 のための 取 り 組 みと 課 題 高 木 哲 一 15-25 構 成 型 研 究 におけるシナリオ:その 役 割 と 表 現 シンセシオロジー 誌 掲 載 論 文 による 検 証 の 試 み 小 野 晃 赤 松 幹 之 小 林 直 人 26-38 論 説 太 陽 電 池 モジュールの 信 頼 性 向 上 と 試 験 法 開 発 に 関 するコンソーシアム 研 究 高 信 頼 性 太 陽 電 池 モ ジュール 開 発 評 価 コンソーシアム の 運 営 増 田 淳 井 川 奈 々 子 編 集 委 員 会 より 編 集 方 針 投 稿 規 定 編 集 後 記 Contents in English Research papers (Abstracts) Developing an application for 3D IC chip stacking technology - How to shift from fundamental to practical technology? - - - - M. AOYAGI, F. IMURA, F. KATO, K. KIKUCHI, N. WATANABE, M. SUZUKI, H. NAKAGAWA, Y. OKADA, T. YOKOSHIMA, Y. YAMAJI, S. NEMOTO, B. T. TUNG and M. SAMSON 39-50 51-52 53-54 59 1 Securing a stable supply of critical raw metals resources - - Efforts and issues for the securement of rare-earth - - - T. TAKAGI 15 Scenario in synthetic-type research: its role and description - An investigation from Synthesiology papers - - - - A. ONO, M. AKAMATSU and N. KOBAYASHI Article (Abstract) Consortium style study on the development of highly reliable photovoltaic modules and acceleration test methods - Management of the Consortium Study on Fabrication and Characterization of Solar Cell Modules with Long Life and High Reliability - - - - A. MASUDA and N. IGAWA Editorial policy Instructions for authors 26 39 55-56 57-58 ⅱ

シンセシオロジー 研 究 論 文 3 次 元 IC 積 層 実 装 技 術 の 実 用 化 への 取 り 組 み 基 盤 技 術 から 実 用 技 術 へどのようにしてステップアップするのか? 青 柳 昌 宏 1* 居 村 史 人 1 加 藤 史 樹 1 菊 地 克 弥 1 渡 辺 直 也 1 鈴 木 基 史 1 仲 川 博 1 岡 田 義 邦 1 横 島 時 彦 2 山 地 泰 弘 1 根 本 俊 介 1 Bui Thanh TUNG 1 Melamed SAMSON 1 ICデバイスを 縦 方 向 に 積 層 して 実 装 集 積 する3 次 元 IC 積 層 実 装 技 術 は 半 導 体 デバイス MEMSデバイス パワーデバイス 等 の 集 積 技 術 として 従 来 の 基 板 面 内 での2 次 元 的 な 集 積 化 に 加 えて 基 板 を 積 層 して3 次 元 的 に 集 積 化 できるため 近 年 期 待 が 高 まってい る この 論 文 では 半 導 体 デバイスの3 次 元 IC 積 層 実 装 に 求 められる 高 密 度 高 集 積 の 電 子 ハードウエア 構 築 基 盤 技 術 を 確 立 させると ともに 企 業 と 連 携 して 量 産 化 技 術 への 開 発 支 援 も 行 いながら 実 用 化 に 向 けた 応 用 システム 開 発 の 流 れを 作 り 出 すために 実 施 した 初 期 の 応 用 フェーズの 研 究 開 発 について 報 告 する キーワード: 半 導 体 デバイス IC 3 次 元 積 層 実 装 TSV Developing an application for 3D IC chip stacking technology - How to shift from fundamental to practical technology? - Masahiro AOYAGI 1 *, Fumito IMURA 1, Fumiki KATO 1, Katsuya KIKUCHI 1, Naoya WATANABE 1, Motohiro SUZUKI 1, Hiroshi NAKAGAWA 1, Yoshikuni OKADA 1, Tokihiko YOKOSHIMA 2, Yasuhiro YAMAJI 1, Shunsuke NEMOTO 1, Bui Thanh TUNG 1 and Melamed SAMSON 1 3D IC chip stacking technology is expected to be the future of electronic device integration technology, because integration along the additional dimension affords efficient use of space and improvement of system architecture. We developed fundamental technology of high density integration for 3D IC chip stacking. To facilitate applications of this technology, a mass-production process was developed in collaboration with a production system company. Keywords:Semiconductor device, IC, 3D stacking, packaging, TSV 1 はじめに 半 導 体 集 積 デバイスを 中 核 コア 部 品 として 発 展 してきた 電 子 機 器 は 小 型 モジュール 化 高 密 度 集 積 化 低 消 費 電 力 化 等 の 性 能 アップのためのたゆまない 技 術 開 発 によ り 産 業 機 器 から 民 生 家 電 機 器 さらには 個 人 向 け 携 帯 電 子 機 器 へと 事 業 化 が 展 開 され 事 業 所 単 位 から 世 帯 単 位 さらには 個 人 単 位 へと 普 及 度 を 高 めて 全 世 界 レベルで 大 幅 な 製 品 個 数 の 増 加 を 達 成 してきている 2014 年 末 には 全 世 界 で 携 帯 電 話 契 約 台 数 と 人 口 数 が 一 致 する 100 % 普 及 率 が 達 成 されている [1] これまでの 半 導 体 集 積 デバイス 開 発 の 歴 史 において 特 筆 すべきイノベーションは N チャンネル MOS トランジス タおよび P チャンネル MOS トランジスタを 一 対 にした 相 補 型 MOS(CMOS)トランジスタ 素 子 構 造 の 採 用 によって 他 の 素 子 構 造 に 比 べて 広 い 動 作 可 能 領 域 が 確 保 できるた め 素 子 特 性 の 大 きな 製 造 ばらつきを 許 容 できるようになっ たことである これにより 現 在 では 10 億 個 を 越 えるト ランジスタを 集 積 した 集 積 回 路 (IC)が 実 現 できるように なっている [2] 一 方 半 導 体 IC 技 術 については 微 細 加 工 の 限 界 製 造 コストの 上 昇 等 さまざまな 制 限 要 因 が 明 らかになり 今 後 の 集 積 度 向 上 に 陰 りが 見 え 始 めている その 解 決 策 1 産 業 技 術 総 合 研 究 所 ナノエレクトロニクス 研 究 部 門 305-8568 つくば 市 梅 園 1-1-1 中 央 第 2 2 早 稲 田 大 学 理 工 学 術 院 162-0041 新 宿 区 早 稲 田 鶴 巻 町 513 スマートエナジーシステム イノベーションセンター 120 号 館 405 室 1. Nanoelectronics Research Institute, AIST Tsukuba Central 2, 1-1-1 Umezono, Tsukuba 305-8568, Japan *E-mail:, 2. Faculty of Science and Engeneering, Waseda University 120-405 Smart Energy System Inovation Center, 513 Wasedatsurumaki, Shinjuku-ku 162-0041, Japan Original manuscript received October 26, 2014, Revisions received July 29, 2015, Accepted July 30, 2015 Synthesiology Vol.9 No.1 pp.1-14(feb. 2016) 1

研 究 論 文 :3 次 元 IC 積 層 実 装 技 術 の 実 用 化 への 取 り 組 み( 青 柳 ほか) の 一 つである IC デバイスを 縦 方 向 に 積 層 して 実 装 集 積 す る 3 次 元 IC 積 層 実 装 技 術 は 半 導 体 IC 技 術 の 集 積 度 向 上 を 別 次 元 で 可 能 とする 半 導 体 デバイス 集 積 技 術 とし て 近 年 期 待 が 高 まっている そこで 我 々は 3 次 元 IC 積 層 実 装 に 求 められる 高 密 度 高 集 積 の 電 子 ハードウエ ア 構 築 基 盤 技 術 を 確 立 させるとともに 本 来 は 企 業 が 進 め るべき 量 産 化 技 術 の 開 発 支 援 も 行 いながら 実 用 化 に 向 けた 応 用 システム 開 発 の 流 れを 作 り 出 すため 応 用 フェー ズの 研 究 開 発 にも 取 り 組 んでいる 2 3 次 元 IC 積 層 実 装 による 電 子 ハードウエアシステム 集 積 技 術 の 高 度 化 とこの 研 究 の 狙 い まず システム 性 能 の 向 上 を 目 指 した 高 密 度 高 集 積 化 の 要 求 に 対 応 して 製 造 技 術 を 高 度 化 させてきた 電 子 ハード ウエアシステム 集 積 技 術 について 最 近 の 開 発 動 向 を 振 り 返 ってみる 半 導 体 IC の 平 面 集 積 技 術 と 異 なる 縦 方 向 で 集 積 が 可 能 となる 半 導 体 IC パッケージ 内 に 複 数 のICチッ プを 積 層 化 して 一 つのシステムに 収 めるシステム イン パッ 用 語 ケージ SIP(System in Package) 1 と 呼 ばれるシステム 集 積 手 法 が 注 目 されている [3] この SIP 手 法 については 携 帯 電 子 機 器 の 小 型 化 高 速 化 低 消 費 電 力 化 に 向 けた 実 用 レベルの 研 究 開 発 が 積 極 的 に 進 められ 実 際 の 製 品 への 導 入 も 進 んできている SIP は More than Moore と 呼 ばれるデバイス 寸 法 の 定 率 縮 小 を 表 す Moore 則 と 次 元 の 異 なる 縦 方 向 での 集 積 を 実 現 する 技 術 であり IC チッ プ 上 にシステムを 収 めるシステム オン チップ SOC(System 用 語 on Chip) 2 と 呼 ばれるシステム 集 積 手 法 と 相 補 的 関 係 に 位 置 づけられるものと 考 えられる しかし 積 層 化 した IC チップ 間 の 接 続 は ボンディングワイヤ パッケージ 内 配 線 等 比 較 的 長 い 配 線 となるため 高 速 動 作 に 不 利 な 構 造 と なっている 一 方 IC チップの 基 板 内 に 表 から 裏 に 貫 通 用 語 する 電 極 (Through-Si-Via: TSV 3 )と 接 続 用 微 細 バン プを 形 成 することにより 3 次 元 的 に 複 数 の IC チップ 同 士 を 直 接 積 層 する 技 術 を 使 った 3 次 元 IC チップ 積 層 実 装 技 術 は 電 子 ハードウエアの 超 小 型 高 密 度 化 高 速 大 容 量 化 低 消 費 電 力 化 等 の 多 様 な 高 性 能 化 を 達 成 する 技 術 として 期 待 されている [4]-[6] なお 3 次 元 IC チップ 積 層 では SOC 手 法 で 実 現 が 困 難 な 異 なる 基 板 材 料 プロセスによ る IC デバイスの 高 密 度 集 積 にも 対 応 できる 点 に 注 目 すべき である また ハードウエアにおける 配 線 空 間 が 2 次 元 か ら 3 次 元 に 拡 張 されることにより 回 路 システムの 構 成 方 法 に 大 きな 変 革 をもたらす 可 能 性 にも 注 目 すべきである 高 密 度 高 集 積 の 電 子 ハードウエア 構 築 基 盤 技 術 として の 3 次 元 IC 積 層 実 装 技 術 をシステムレベルで 応 用 して 具 体 的 な 高 性 能 電 子 機 器 として 具 現 化 するためには 3 次 元 IC 積 層 実 装 システムのプロトタイプ 開 発 を 進 める 必 要 があ る 3 次 元 IC 積 層 のメリットを 十 二 分 に 生 かした 新 しい 革 新 的 回 路 システム 技 術 を 開 拓 することによって 次 世 代 の ハードウエアシステム 集 積 技 術 を 社 会 に 送 り 出 すことが 可 能 になる 3 次 元 IC 積 層 実 装 システムの 実 現 に 求 められる 研 究 開 発 項 目 は 非 常 に 多 種 類 の 技 術 分 野 に 関 連 して 多 岐 に 渡 っ ているため 産 総 研 の 限 られた 研 究 リソースの 中 では と ても 全 部 をカバーできる 状 況 にはない そこで 我 々は 企 業 の 取 り 組 みが 遅 れており かつ 重 要 度 緊 急 度 の 高 い 技 術 項 目 を 優 先 的 に 進 めるシナリオに 沿 って これまで 15 年 に 渡 って 基 盤 技 術 の 研 究 開 発 を 進 めてきた 図 1 に 電 子 ハードウエアシステム 集 積 技 術 について こ れまでの 進 展 を 示 す まず 性 能 の 高 いシステムを 達 成 で きる SOC 技 術 については システムを 構 成 する 多 くの 回 システムオンチプ SOC 技 術 LSI チップ IP ブロック パッケージ システムインパッ ケージ SIP 技 術 IP チップ 3 次 元 IC 積 層 システム 技 術 IP チップ Si 貫 通 ビア TSV IP ブロック 間 を チップ 上 配 線 で 接 続 LSI 内 部 の 低 レベ ル 信 号 で 接 続 I/O バッファ ESD 回 路 IP ブロック 間 を パッケージ 内 配 線 で 接 続 LSI 外 部 の 高 レベ ル 信 号 で 接 続 IP ブロック 間 を Si 貫 通 ビアで 接 続 LSI 内 部 と 等 価 の 低 レベル 信 号 で 接 続 性 能 向 上 消 費 電 力 低 下 設 計 製 造 コストの 増 大 設 計 工 数 製 造 コストの 削 減 性 能 低 下 消 費 電 力 増 大 性 能 向 上 消 費 電 力 低 下 設 計 工 数 製 造 コストの 削 減 図 1 電 子 ハードウエアシステム 集 積 技 術 の 進 展 2

研 究 論 文 :3 次 元 IC 積 層 実 装 技 術 の 実 用 化 への 取 り 組 み( 青 柳 ほか) 路 ブロックを 一 つの 超 大 規 模 IC チップ 内 に 集 積 する 技 術 であり 通 常 の 大 規 模 IC 開 発 製 造 に 比 べて 開 発 製 造 に 時 間 がかかり 大 幅 にコスト 増 となる 汎 用 性 を 高 め た 回 路 設 計 により 多 くのシステム 製 品 に 組 み 込 まれ 数 百 万 個 以 上 の 大 規 模 生 産 が 見 込 める I C チップ( 高 機 能 汎 用 語 用 CPU 4 汎 用 画 像 処 理 プロセッサ 等 )でないと 事 業 化 が 困 難 である 次 に 複 数 の IC チップを 小 型 に 集 積 できる SIP 技 術 については システムを 構 成 する 回 路 ブロッ クに 対 応 した 複 数 の IC チップを 一 つのパッケージ 内 に 集 積 する 技 術 であり 要 求 性 能 がそれほど 高 くない 応 用 分 野 に ついて 開 発 製 造 のコストを 大 幅 削 減 できるので 幅 広 く 適 用 されている さらに 究 極 の SIP 技 術 とも 言 えるTSV を 用 いた 3 次 元 IC チップ 積 層 実 装 技 術 については SOC に 匹 敵 する 性 能 さら に 3 次 元 配 線 を 活 用 してシステムアー キテクチャーを 工 夫 することで SOC を 凌 駕 する 性 能 が 実 現 できる 技 術 であり 開 発 製 造 のコストについても SOC より 大 幅 に 低 減 できる 可 能 性 がある [7] 次 世 代 ノードで 予 想 される 微 細 化 コストの 急 激 な 増 大 に 対 して 3 次 元 積 層 化 によりトータルコストを 抑 えて 集 積 度 の 向 上 を 図 ることが 期 待 されている 3 次 元 IC チップ 積 層 技 術 について デジタルシステム 応 用 上 のメリットとしては マルチコアのような 機 能 回 路 ブロッ クの 多 重 化 による 並 列 処 理 アーキテクチャーの 採 用 でシス テム 演 算 処 理 能 力 の 向 上 が 期 待 できる [8] このためには 演 算 ブロック 間 のデータ 通 信 能 力 を 大 幅 に 高 めることが 重 要 な 鍵 とな る こ の 観 点 か ら I C チ ップ 積 層 技 術 に つ い て 用 語 さまざまな 演 算 処 理 等 を 実 行 する 演 算 IP 5 ブロックを 作 り 込 んだチップ(IP チップと 称 する) 間 の 信 号 伝 送 方 式 に より 分 類 してみると 図 2 のようになる 薄 型 IC パッケージ を 3 次 元 積 層 したチップ 積 層 方 式 は 低 コスト 重 視 の 汎 用 小 型 システムの 構 築 に 向 いており 容 量 誘 導 電 磁 波 結 合 を 利 用 したワイヤレス 接 続 によるチップ 積 層 方 式 は 高 速 伝 送 性 能 と 高 い 物 理 的 接 続 信 頼 性 が 必 要 なロバストシス テムの 構 築 に 向 いていると 考 えられる また IC チップの 基 板 内 に 貫 通 する TSV によるチップ 積 層 方 式 は 多 数 の TSV を 用 いた 高 性 能 システムの 構 築 に 向 いており 光 電 子 用 語 6 複 合 実 装 技 術 シリコンフォトニクス 技 術 等 を 用 いた 光 導 波 路 接 続 によるチップ 積 層 方 式 は 最 高 性 能 が 要 求 される 基 幹 系 ネットワーク スーパーコンピューター 等 ハイ エンドシステムの 構 築 に 向 いていると 考 えられる この 研 究 では 最 終 的 なアウトカムとして 3 次 元 IC 積 層 実 装 技 術 を 適 用 した 実 用 ハードウエアシステムを 普 及 さ せていくのに 不 可 欠 な 設 計 試 作 評 価 の 研 究 開 発 環 境 を 整 備 するとともに 3 次 元 IC 積 層 実 装 の 特 長 を 生 かす システム 応 用 例 のプロトタイプ 実 証 を 進 めていくことを 目 標 とする 3 3 次 元 IC 積 層 実 装 に 関 する 製 造 プロセスと 統 合 設 計 環 境 の 整 備 3.1 3 次 元 IC 積 層 実 装 の 製 造 プロセス 要 素 技 術 企 業 の 研 究 開 発 技 術 者 は 半 導 体 デバイスの 集 積 度 向 上 の 新 たな 手 段 として 注 目 しているため 研 究 開 発 の 段 階 でも 量 産 プロセスへの 展 開 を 想 定 して ウエハレベルの 3 次 元 IC 積 層 実 装 プロセスの 開 発 に 取 り 組 むのが 一 般 的 で ある [9]-[15] しかし 産 総 研 では あえて 回 り 道 に 見 えても 高 効 率 のプロトタイプ 試 作 環 境 の 構 築 を 目 指 して 低 価 格 のプロセス 装 置 を 利 用 して 高 い 歩 留 まりと 短 い 製 造 期 間 で 物 づくりが 可 能 なチップレベル 3 次 元 IC 積 層 実 装 プロ セスに 着 目 して 研 究 開 発 を 進 めてきている 特 に チップ レベル 3 次 元 IC 積 層 実 装 プロセスは 産 総 研 から 提 唱 さ IP チップ IP チップ IP チップ IP チップ PKG 間 接 続 電 界 磁 気 電 磁 気 貫 通 電 極 微 細 接 合 光 IP パッケージ 間 のは んだ 接 続 方 式 により Z 方 向 電 気 接 続 IP チップ 間 を 容 量 磁 気 電 磁 波 によるワイヤレス 方 式 で Z 方 向 電 気 接 続 IP チップ 間 を 基 板 内 Si 貫 通 電 極 微 細 接 合 方 式 で Z 方 向 電 気 接 続 IP チップ 間 を 光 電 子 融 合 方 式 で Z 方 向 光 接 続 接 続 数 :10-1000 接 続 数 :10-1000 接 続 数 :100-10000 接 続 数 :10-1000 1~100 Gbps 信 号 伝 送 1~100 Gbps 信 号 伝 送 10 G~1 Tbps 信 号 伝 送 100 G~10 Tbps 信 号 伝 送 低 コストシステム ロバストシステム 性 能 重 視 システム 最 高 性 能 システム 図 2 3 次 元 IC チップ 積 層 システム 技 術 3

研 究 論 文 :3 次 元 IC 積 層 実 装 技 術 の 実 用 化 への 取 り 組 み( 青 柳 ほか) れている 極 小 の 1/2 インチ Si 基 板 を 用 いた 半 導 体 デバイ 用 語 ス 製 造 生 産 システムのミニマルファブ 7 コンセプトと 親 和 性 が 高 く 半 導 体 IC デバイス 製 造 から 積 層 実 装 まで 一 貫 したミニマル 3 次 元 積 層 プロセスラインを 構 築 できる 可 能 性 について 強 調 しておきたい [16] 一 般 的 な3 次 元 IC 積 層 実 装 の 製 造 工 程 は 通 常 の CMOS 半 導 体 製 造 プロセスを 経 た 後 に 表 から 裏 に 向 かって 深 い 埋 め 込 みトレンチ 電 極 を 形 成 し シリコン 基 板 を 裏 から 薄 く 加 工 し トレンチ 電 極 の 底 部 を 露 出 させ 裏 面 に 配 線 を 形 成 した 後 配 線 上 にはんだ 材 料 による 微 細 金 属 バンプを 形 成 して 高 精 度 積 層 技 術 により 積 層 デバイ ス 間 にバンプ 接 合 を 形 成 して 一 体 集 積 化 する 工 程 フロー が 用 いられる その 製 造 工 程 フローの 中 では シリコン 基 板 貫 通 電 極 (TSV)を 形 成 する 工 程 が 難 易 度 コストの 点 から 根 幹 工 程 となっている 具 体 的 には 図 3 に 示 すよう に シリコン 基 板 に 表 面 から 裏 面 にかけて 深 いトレンチ 孔 をボッシュ 法 でエッチング 加 工 し その 孔 の 側 壁 にバリア 層 と 絶 縁 層 を CVD 法 で 形 成 した 後 その 孔 の 中 に 金 属 を めっき 法 で 充 填 させて 表 面 を CMP 等 の 平 坦 化 技 術 で 電 極 を 露 出 させ さらに 裏 面 から 研 削 CMP RIE により 薄 型 加 工 して トレンチ 底 部 の 電 極 を 露 出 させ 独 立 した 貫 通 する 電 極 を 形 成 する 一 連 の 工 程 である 図 4 にこれまで 産 総 研 で 研 究 開 発 を 進 めてきた 3 次 元 IC チップ 積 層 システム 集 積 化 要 素 技 術 (プロセス 評 価 ) の 開 発 項 目 に つ い て 列 挙 して い る 具 体 的 項 目 として チ ッ プ 積 層 プロセス 要 素 技 術 として 側 壁 絶 縁 層 に low-k 有 機 樹 脂 を 用 いた 低 容 量 低 抵 抗 低 内 部 応 力 TSV 構 造 [17] 円 錐 形 状 の 微 細 バンプにより 熱 圧 着 法 で 接 合 した 微 細 ピッ (1) (5) TSV 用 レジストパターン リソグラフィ TSV Cu シード 層 形 成 (2) (6) TSV Si 深 堀 り DRIE (Bosch) TSV Cu 埋 め 込 みめっき 充 填 (3) TSV 絶 縁 層 形 成 (7) ウェハ 表 面 CMP 平 坦 化 (4) TSV バリア 層 形 成 (8) ウェハ 裏 面 BG CMP RIE ブラグ 出 し 図 3 シリコン 基 板 貫 通 電 極 (TSV)の 製 造 プロセスフロー チップ 間 樹 脂 充 填 層 無 電 解 めっきブリッジ 接 続 微 細 バンプ 接 合 信 号 用 シリコン 貫 通 ビア 電 源 用 シリコン 貫 通 ビア 薄 型 CMOS-LSI チップ 電 源 供 給 高 速 信 号 伝 送 電 源 供 給 受 動 部 品 内 蔵 インターポーザ 外 部 インターフェース 図 4 3 次 元 IC チップ 積 層 システム 集 積 化 要 素 技 術 ( 積 層 プロセス 評 価 検 査 ) 4

研 究 論 文 :3 次 元 IC 積 層 実 装 技 術 の 実 用 化 への 取 り 組 み( 青 柳 ほか) チ 高 密 度 超 多 チャンネル 微 細 バンプ 接 続 [18]-[20] チップ 積 層 後 の 電 源 パッド 電 極 間 を 直 接 めっき 法 で 接 続 する 電 源 パッド 間 ブリッジめっき 接 続 [21][22] 薄 膜 コンデンサおよび チップコンデンサを 基 板 内 に 埋 め 込 んだ 受 動 部 品 内 蔵 イン ターポーザ [23][24] 等 評 価 検 査 技 術 として 10 ps 高 速 立 ち 上 がりステップ 信 号 を 用 いた 局 所 微 細 構 造 電 気 特 性 評 価 [25] 20 Gbps デジタル 高 速 信 号 伝 送 評 価 [26] 10 Hz- 40 GHz の 超 広 帯 域 に 対 応 したインピーダンスアナライザに よる 電 源 供 給 配 線 インピーダンス 評 価 [27] メンブレン 微 細 ピッチコンタクトプローブによるチップレベルの 電 気 検 査 が 可 能 な 良 品 チップ 検 査 [28] 積 層 後 に 微 細 接 続 部 の 全 数 電 気 接 続 検 査 が 可 能 なチップ 間 接 続 バウンダリスキャン 検 査 [29] レーザー 照 明 と 高 速 高 精 細 画 像 センサーにより 全 数 形 [30] 状 検 査 が 可 能 な 微 細 円 錐 バンプ 高 速 検 査 等 が 挙 げら れる 低 容 量 低 抵 抗 低 内 部 応 力 TSV 構 造 の 開 発 例 として TSV の 側 壁 絶 遠 層 にパリレン 有 機 樹 脂 層 を 用 いた TSV 構 造 の 開 発 について 紹 介 する [17] 図 5 には 低 温 CVD 法 により TSV 孔 に 均 一 な 膜 厚 で 側 壁 絶 縁 層 を 形 成 可 能 な ことを 特 徴 とするパリレン 側 壁 絶 縁 層 TSV 構 造 の 製 造 プ ロセスフローを 示 す 図 6 には TSV 製 造 プロセスにお けるパリレン 側 壁 絶 縁 層 形 成 後 の 断 面 SEM 写 真 を 示 す SiO 2 SiNx 等 の 無 機 系 絶 縁 材 料 による 側 壁 絶 縁 層 に 比 べ て 被 覆 性 の 高 い 均 一 で 厚 い 膜 形 成 が 可 能 となっている 図 7 には TSV 製 造 プロセスにおけるパリレン 側 壁 絶 縁 層 形 成 および Cu めっき 充 填 後 の 断 面 SEM 写 真 を 示 す 電 解 Cu めっき 法 による TSV 孔 への Cu 金 属 充 填 が 可 能 である Cu と Si の 熱 膨 張 係 数 の 違 いにより 発 生 する 側 壁 絶 縁 層 の 内 部 応 力 については パリレン 膜 の 弾 性 変 形 によ り Si 基 板 内 の 応 力 緩 和 が 期 待 できる 次 に 微 細 ピッチ 高 密 度 超 多 チャンネル 微 細 バンプ 接 続 の 開 発 例 として ナノ 粒 子 堆 積 法 により 形 成 した 微 細 円 錐 形 状 バンプ 接 続 の 開 発 について 紹 介 する [19] 図 8 には 金 ナノ 粒 子 を 真 空 蒸 着 装 置 において He ガス 雰 囲 気 内 で 生 成 して He ガスと 共 に 小 径 ノズルより 吐 出 させて 堆 積 さ せるナノ 粒 子 堆 積 法 を 用 いて 形 成 された 円 錐 形 状 の 微 細 金 バンプ 配 列 の SEM 観 察 写 真 を 示 す 直 径 10 µm 高 さ 12 µm の 形 状 で 配 列 ピッチ 20 µm の100 100(10000) 個 の 微 細 円 錐 バンプ 配 列 である 基 板 上 に 丸 孔 形 状 のフォ トレジストマスクを 形 成 した 後 金 ナノ 粒 子 を 小 径 ノズルよ AZP-4620 厚 み 5 µm 直 径 = 7, 12, 22, 36 µm Si, 100 µm Glass carrier wafer (a) キャリアウエハ 接 着 (b) レジストパターニン 形 成 (c)si 深 掘 ドライエッチング (BOSCH 法 ) Parylene-HT, 1 µm (d) キャリアウエハ 剥 離 洗 浄 (e) パリレン -HT コーティング(CVD 法 ) (f)ドライ 接 着 フィルム Cu Si Cu, 15 µm! (g)cu シード 付 着 (h)ドライフィルムエッチング (i) 銅 めっき 図 5 パリレン 側 壁 絶 縁 層 TSV 構 造 の 製 造 プロセスフロー 1.09 µm Parylene-HT 1 µm 1 µm Si 36 µm Pitch 50 µm Parylene-HT Cu Si 1.11 µm TEM analysis 10 µm Cu Parylene-HT 20 µm 20 µm 図 6 TSV 構 造 におけるパリレン 側 壁 絶 縁 層 形 成 後 の 断 面 SEM 写 真 図 7 TSV 構 造 におけるパリレン 側 壁 絶 縁 層 Cu めっき 充 填 後 の 断 面 SEM 写 真 5

研 究 論 文 :3 次 元 IC 積 層 実 装 技 術 の 実 用 化 への 取 り 組 み( 青 柳 ほか) り 吹 き 付 けながら 基 板 をスキャン 移 動 させることにより 膜 形 成 を 行 うことで 同 時 にマスク 孔 開 口 上 端 部 にひさし 構 造 が 成 長 するため 孔 内 部 には 自 動 的 に 円 錐 形 状 の 金 バンプが 形 成 される 図 9 には 円 錐 金 バンプを 用 いて 熱 圧 着 法 によりバンプ 接 続 を 形 成 した 円 錐 バンプ 接 続 構 造 1 個 の 断 面 SIM 写 真 を 示 す 温 度 200 で 加 圧 することに より 高 さが 12.6 µm から7.1 µm まで 44 % 圧 縮 されて 8.6 m Ωの 低 抵 抗 接 続 が 実 現 できる その 圧 縮 量 は 印 加 圧 力 により 制 御 することができる このようなチップレベルの 3 次 元 IC 積 層 実 装 プロセス 環 境 を 構 築 することにより 研 究 開 発 段 階 でのラピッドプロ トタイピングの 要 求 に 対 応 するとともに マルチフィジクス 設 計 解 析 環 境 の 構 築 により 電 気 熱 機 械 特 性 を 統 合 的 に 設 計 解 析 できる 複 数 CADツール 統 合 解 析 環 境 およ び IC デバイス 設 計 からシステム 全 体 設 計 まで 上 流 から 下 流 まで 効 率 的 に 設 計 データを 受 け 渡 しできるシームレス 設 計 環 境 の 整 備 を 進 めて 最 終 的 な 実 用 段 階 のおける 全 体 統 合 設 計 へも 対 応 を 進 めている 以 上 の 開 発 シナリオにより 3 次 元 IC 積 層 実 装 の 物 理 的 なハードウエア 集 積 環 境 を 利 用 して 従 来 の 2 次 元 IC では 実 現 できない まったく 新 しい 優 れたコンセプトの 回 50 図 8 10000(100 100) 個 の 微 細 円 錐 金 バンプ 配 列 の SEM 写 真 ( 一 部 拡 大 : 50) ( 直 径 : 10 µm, 高 さ : 12 µm, ピッチ : 20 µm) シリコン 基 板 路 アーキテクチャー 技 術 の 創 出 に 寄 与 できると 考 えてい る 具 体 的 には 積 層 デバイス 間 における 1000 本 以 上 の 多 チャンネル 電 気 接 続 を 活 用 して 積 層 間 で 可 能 となる 大 容 量 インターフェース 通 信 を 応 用 した 新 しいシステム 機 能 を 発 現 させることが 目 標 となる 3.2 3 次 元 IC 積 層 実 装 システムにおける 総 合 化 の 手 法 3 次 元 IC 積 層 実 装 システムの 設 計 段 階 においては 物 性 ( 電 気 熱 機 械 等 )が 大 きく 異 なる 微 細 な 構 成 要 素 (シ リコン 基 板 貫 通 電 極 微 細 金 属 バンプ 接 続 積 層 間 樹 脂 インターフィル 熱 拡 散 層 等 )を 含 んだ 設 計 基 本 単 位 であ る 3 次 元 IC 積 層 スタンダードセルライブラリをベースにし て 大 規 模 な 集 積 回 路 IC の 設 計 を 進 める 必 要 がある そ のためには まず 設 計 に 必 要 な 基 本 構 成 単 位 としてのス タンダードセル 群 について 各 種 設 計 パラメータを 変 化 させ 用 語 た 複 数 デザインの 評 価 用 TEG 8 デ バ イス に つ い て 設 計 試 作 を 行 い 電 気 熱 機 械 の 諸 特 性 評 価 を 網 羅 的 に 行 う ことにより 標 準 セルのレイアウトデザインライブラリだけ でなく 設 計 ガイドライン 設 計 ルール 等 を 含 む 3 次 元 IC 積 層 デザインツールキットの 整 備 を 進 めていく TEG デ バイスによる 設 計 試 作 評 価 の 一 連 作 業 を 数 回 に 渡 って 実 施 して 徐 々にステップアップするようにツールキットを 整 備 することにより 最 終 的 に 実 用 システムの 設 計 試 作 評 価 が 可 能 となるレベルに 到 達 することを 目 指 す 電 気 と 熱 を 協 調 させた IC 設 計 技 術 の 開 発 例 として 既 存 の IC 設 計 ツールをベースに 独 自 開 発 の 熱 解 析 ソフトウ エアを 組 み 合 わせて 構 築 した IC 設 計 フローの 開 発 につい て 紹 介 する [31] 図 10 は 電 気 熱 協 調 IC 設 計 におけ る 熱 解 析 設 計 工 程 フローを 示 している 初 めに 通 常 の 論 理 IC 設 計 ツールを 用 いて 論 理 設 計 シミュレーションおよ び 回 路 配 置 配 線 を 行 い IC 設 計 基 本 単 位 であるスタンダー ドセル 単 位 での 平 均 電 力 消 費 の 値 を 求 めて セル 内 に 配 置 されているすべてのトランジスタに 消 費 電 力 の 値 を 割 り 振 っ て 値 付 けを 行 う そのような 消 費 電 力 値 設 定 済 みのレイ 7.1 µm Au 円 錐 バンプ Ti-Au 電 極 IC 設 計 スタンダード セル 単 位 で 消 費 電 力 値 の 解 析 温 度 プロファイル シリコン 基 板 4.0 (µm) Synopsys Design Compiler /Cadence Virtuoso ロジック IC 設 計 ツール Gradient Heatwave 3DIC (Power Blurring HD) 温 度 分 布 解 析 ツール 図 9 円 錐 バンプ 接 続 構 造 単 体 の 断 面 SIM 写 真 図 10 電 気 熱 協 調 IC 設 計 における 熱 解 析 設 計 工 程 フロー 6

研 究 論 文 :3 次 元 IC 積 層 実 装 技 術 の 実 用 化 への 取 り 組 み( 青 柳 ほか) アウト 設 計 データに 基 づいて 独 自 に 開 発 した 効 率 的 計 算 が 可 能 なトランジスタレベルでの 熱 解 析 ソフトウエア [32] を 用 いて 熱 解 析 シミュレーションを 実 施 する 図 11 は 複 数 の 設 計 ツールを 用 いた 電 気 熱 協 調 IC 設 計 における 熱 解 析 用 レイアウト 設 計 データのフローを 示 している 4 評 価 用 TEGデバイスを 用 いた 設 計 試 作 評 価 によ る 実 証 研 究 開 発 評 価 用 TEG デバイスの 設 計 試 作 については もし ウエハ 単 位 で 実 施 した 場 合 には 億 単 位 の 費 用 負 担 が 必 要 になり 研 究 所 で 簡 単 に 実 施 できる 予 算 レベルではなく なってしまう 一 方 複 数 のチップ 試 作 案 件 が 相 乗 りして CMOS 半 導 体 IC デバイスをウエハ 単 位 で 設 計 試 作 する CMOS ファンドリのシャトル サービスを 利 用 すると 1/10 以 下 の 費 用 で 評 価 用 TEG デバイスの 試 作 が 可 能 となる このようなシャトルサービスによるデバイス 試 作 を 前 提 とし て 研 究 開 発 を 進 めることとした IC デバイスの 設 計 に 関 しても 自 前 で 設 計 を 進 めるため には 大 規 模 IC 設 計 CAD 環 境 を 整 備 する 必 要 があり 数 億 円 の 費 用 が 必 要 になるが 研 究 所 で 簡 単 に 実 施 でき る 予 算 レベルではない ちなみに 著 者 の 青 柳 仲 川 は 20 年 前 に Mentor 社 の CAD ツールを 用 いて 超 伝 導 集 積 回 路 の 設 計 を 実 施 していた 時 期 があるが その 後 高 額 の ライセンス 費 用 を 負 担 することができず ツール 環 境 の 維 持 を 諦 めた 経 緯 がある 設 計 については 設 計 環 境 を 保 持 して 設 計 受 託 のビジ ネスを 進 めているファブレス 企 業 に 協 力 を 依 頼 する 方 向 で 対 応 することとなった その 協 力 先 としての 候 補 企 業 を 探 し ていたところ 地 元 つくば 市 で 起 業 されたトプスシステム ズ 社 との 知 遇 を 得 た 2007 年 8 月 に 同 社 が 独 自 に 開 発 したヘテロジニアスマ ルチコアアーキテクチャー TOPSTREAM に 関 する 技 術 紹 介 のために 産 総 研 に 来 訪 する 機 会 があり 同 アーキテク チャーが 3 次 元 IC 積 層 実 装 システムとの 親 和 性 が 高 く 新 しいシステム 設 計 技 術 の 具 体 化 にチャレンジできる 可 能 性 を 認 識 することとなり 具 体 的 な 連 携 を 進 めることとなっ た [33] 2008 年 に 経 産 省 の 中 小 企 業 支 援 予 算 を 活 用 して 3 次 元 IC 積 層 対 応 したヘテロジニアスマルチコアアーキテク チャーとして その 中 核 となる 積 層 インターフェース 規 格 Cool Interconnect を 含 めたアーキテクチャー 全 体 の 概 念 構 築 を 進 めて 数 件 の 特 許 出 願 を 行 うとともに 積 層 イン ターフェースについて 具 体 的 に 要 素 技 術 開 発 をスタートさせ た 積 層 インターフェースに 関 しては 費 用 のかかる IC デ バイス 試 作 を 避 けて これまでの 技 術 蓄 積 を 生 かせる 積 層 インターフェースのテスト 検 査 技 術 の 構 築 を 優 先 して 進 め 特 許 出 願 を 行 った [34] 図 12 に Cool Interconnect の 概 念 を 示 す 50 µm 厚 の 薄 型 IC チップの 中 心 部 に 50 µm ピッ チ 1600 個 の 10 µm 径 TSV 配 列 を 形 成 して 微 細 バンプ 接 続 による 最 大 8 層 のチップ 積 層 を 想 定 した 積 層 チップ Verilog 論 理 合 成 デザイン 消 費 電 力 表 Power Note に 対 応 させた 消 費 電 力 解 析 結 果 スタンダードセルの レイアウトデータベース Synopsys デザイン コンパイラー 手 動 で 設 定 された スイッチング 動 作 情 報 消 費 電 力 分 布 表 Power Note findxistor.il ( スキル Skill 言 語 ) Synopsys 消 費 電 力 解 析 結 果 レイアウトデータ ベース 加 工 されたスタンダード セルのレイアウトデータ ベース statdynpower.pl ( パール Perl 言 語 ) devicepower.py ( パイソン Python 言 語 ) Key: 商 用 ツール 専 用 ツール ファイル セル 毎 の 消 費 電 力 値 と 配 置 の 情 報 図 11 電 気 熱 協 調 IC 設 計 における 熱 解 析 用 レイアウト 設 計 データフロー 7

研 究 論 文 :3 次 元 IC 積 層 実 装 技 術 の 実 用 化 への 取 り 組 み( 青 柳 ほか) 間 ワイドバス 双 方 向 通 信 インターフェース 仕 様 となっている 積 層 インターフェース 規 格 Cool Interconnect を 含 めた 3 次 元 IC 積 層 アーキテクチャーの 概 念 構 築 が 完 了 したの を 踏 まえて 2009 年 5 月 に NEDO 省 エネルギー 革 新 技 術 研 究 開 発 事 業 へ 同 社 と 共 同 で 研 究 開 発 プロジェクトの 提 案 を 行 った さいわい 我 々の 提 案 が 首 尾 よく 採 択 され こ の NEDO 研 究 開 発 プロジェクトにより IC デバイスの 設 計 試 作 を 含 む 3 次 元 IC 積 層 アーキテクチャーの 実 証 研 究 を 本 格 的 に 進 めることができた 提 案 内 容 は ヘテロジ ニアスマルチコアアーキテクチャーの 高 精 細 画 像 処 理 シス テムを 3 次 元 積 層 化 により 大 幅 に 省 電 力 化 を 達 成 できる 省 エネルギーデバイス 技 術 の 開 発 であった 図 13 に Cool Interconnect を 用 いた 3 次 元 IC 積 層 システム 設 計 におけ る 省 エネルギーの 考 え 方 を 示 す [35] クロック 周 波 数 を 数 10 MHz に 低 減 させ 複 数 の 異 種 演 算 プロセッサを Cool Interconnect で 接 続 し 複 合 命 令 を 活 用 して 効 率 の 良 い COOL Interconnect: ワイドバス 積 層 インターコネクト 積 層 間 インターフェース 回 路 TSV(10 µmφ, 50 µmd) スケーラブル 積 層 による 異 種 マルチ IC チップ 積 層 シ ステムの 実 現 図 12 Cool Interconnect の 概 念 図 シリコンインターポーザ パッケージ 基 板 微 細 バンプ 50 µm 分 散 処 理 を 行 うことにより 大 幅 な 省 電 力 と 高 い 演 算 能 力 の 確 保 を 目 指 すものである 積 層 インターフェース 規 格 Cool Interconnect に 基 づく 1600 個 のシリコン 基 板 貫 通 電 極 と 微 細 バンプ 接 続 を 想 定 した 3 次 元 IC 積 層 に 対 応 した 超 並 列 バスインターフェー ス 回 路 の 評 価 用 TEG を 設 計 試 作 して まず 微 細 バンプ で 対 面 接 続 された 積 層 デバイス 間 における 0.588 Gbps/1 mw の 低 消 費 電 力 信 号 伝 送 特 性 を 評 価 した 積 層 インター フェース 回 路 は スタンダードセルのバッファー 回 路 レ シーバー 回 路 を 用 いて 設 計 され 特 殊 なインターフェース 用 差 動 伝 送 回 路 を 用 いることなく 超 並 列 化 により 高 伝 送 容 量 を 実 現 している また 微 細 なシリコン 基 板 貫 通 電 極 TSV の 形 成 について 信 号 伝 送 特 性 に 影 響 する 浮 遊 容 量 を 低 減 させた 低 容 量 化 TSV の 設 計 試 作 を 行 い 電 気 評 価 により10 µm 径 50 µm 深 さの TSV について 0.25 pf/ TSV(8 積 層 時 でも 2 pf)の 低 容 量 特 性 を 検 証 した 残 念 ながら シリコン 基 板 貫 通 電 極 も 含 めた 積 層 後 の 伝 送 特 性 評 価 については 予 算 不 足 でプロジェクト 期 間 内 に 実 施 できなかった 図 14 に Cool Interconnect の 仕 様 に 基 づく 超 並 列 バス インターフェース 回 路 の 通 信 機 能 を 評 価 するための Cool Interconnect 評 価 用 テスト IC デバイスの 写 真 を 示 す 中 心 部 2.16 mm 角 の 領 域 に 信 号 用 TSV バンプが 形 成 さ れ 4 辺 の 周 囲 に 電 源 (Vdd: 2.5 V Vio: 3.3 V) GND! 用 TSV バンプが 形 成 される テストIC デバイスの 試 作 は 0.25 µm ノード CMOS ファンドリのシャトルサービスを 利 用 して 実 施 した 図 15 に 円 錐 バンプのみ(TSV なし) を 形 成 したテスト IC デバイスを 用 いて 熱 圧 着 法 により 対 面 2 次 元 IC システム 構 成 速 度 差 (Memory Wall) 効 率 の 悪 いソフトウェア (マルチタスク 同 期 ) 入 出 力 メモリ 凡 用 プロセッサ (アプリ) (OS) 数 GHz 1 演 算 処 理 /clock 大 容 量 キャッシュ 効 率 の 良 い 分 散 処 理 少 ない 信 号 数 大 きな 配 線 容 量 3 次 元 IC 積 層 システム 構 成 入 出 力 クロック 周 波 数 の 大 幅 な 低 減 演 算 処 理 /clock の 向 上 (n m 倍 ) メモリ 凡 用 プロセッサ (OS) プリント 配 線 基 盤 n 個 のプロセッサ 画 像 処 理 プロセッサ 暗 号 処 理 プロセッサ 通 信 処 理 プロセッサ 複 合 命 令 (m 演 算 処 理 /clock) 数 10MHz 小 容 量 SRAM 多 数 の 信 号 小 さな 配 線 容 量 低 容 量 貫 通 電 極 (TSV) 図 13 Cool Interconnect による 3 次 元 IC 積 層 システムの 省 電 力 化 8

研 究 論 文 :3 次 元 IC 積 層 実 装 技 術 の 実 用 化 への 取 り 組 み( 青 柳 ほか) で 積 層 した 後 の 断 面 構 造 を 観 察 した 顕 微 鏡 写 真 を 示 す 図 16 には 評 価 ボードに 搭 載 された 積 層 後 のテスト IC デ バイスを 示 す 図 17 は デバイスに 組 み 込 まれた 超 並 列 バスインターフェース 通 信 機 能 について 評 価 実 験 を 行 っ た 結 果 である クロック 周 波 数 を 2-50 MHz の 範 囲 で 変 化 させた 際 のインターフェース 回 路 における 消 費 電 力 を 示 して いる 87 mw の 低 消 費 電 力 条 件 で 51.2 Gbps(1024 bit 50 MHz)の 大 容 量 伝 送 動 作 が 検 証 された [36][37] 2.5V 電 源 動 作 の0.25 µmノードcmosデバイスからなるインター フェース 回 路 としては 十 分 に 低 消 費 電 力 で 大 容 量 伝 送 が 実 現 できた より 微 細 なノードのデバイスを 用 いれば さら なる 省 電 力 化 が 期 待 できる なお 図 10 で 説 明 した 電 気 熱 協 調 IC 設 計 フローに 基 づいて 図 18 に 500 MHz 動 作 時 ( 発 熱 を 強 調 するため 高 い クロック 周 波 数 を 設 定 して い る )の 超 並 列 バ ス インター フェース 通 信 インターフェース 回 路 について 理 想 的 ヒート シンク 上 に 配 置 された 単 体 シリコンチップにおける 温 度 上 昇 分 のプロファイルを 解 析 した 結 果 を 示 す [19] ヒートシンク ワイドバス 積 層 インターフェース 回 路 ブロック 占 有 面 積 :2.16 mm 角 による 放 熱 が 効 いており 少 ない 温 度 上 昇 となっている 今 後 の 温 度 実 測 実 験 と 比 較 したシミュレーション 解 析 にお いては 放 熱 経 路 の 熱 特 性 パラメータの 把 握 が 重 要 となっ てくる シリコン 基 板 貫 通 電 極 TSV を 形 成 した 評 価 用 TEG による 積 層 後 の 動 作 検 証 実 験 については 開 発 期 間 の 制 限 と 開 発 リソースの 不 足 により 試 作 検 証 を 実 施 できなかっ たので 今 後 の 研 究 開 発 プロジェクトでの 本 格 試 作 によ る 検 証 が 望 まれる 5 研 究 成 果 に 関 する 今 後 の 展 開 3 次 元 IC 積 層 実 装 技 術 の 実 用 化 開 発 は 産 総 研 を 研 究 拠 点 とする NEDO プロジェクトの 立 ち 上 げにより 新 た な 段 階 に 入 った 具 体 的 には 2013 年 度 にセンサーデバイ スと 信 号 処 理 デバイスを 積 層 してリアルタイム 高 速 画 像 処 理 を 狙 った 3 次 元 異 種 IC 積 層 実 装 技 術 を 含 むNEDOスマー トデバイス 研 究 開 発 プロジェクト [38] の 立 ち 上 げが 行 われ 現 在 研 究 開 発 が 進 行 中 である その 開 発 計 画 では 応 用 システムの 製 造 メーカーから 設 計 部 隊 の 参 画 を 得 て 本 格 的 なウエハ 単 位 での 実 用 レベル CMOS-IC デバイスの 設 計 試 作 を 実 施 する 計 画 を 含 ん で い る 同 時 に 製 造 装 置 メー カーの 参 画 によりウエハレベルでの 3 次 元 IC 積 層 実 装 プ ロセスを 実 施 できる 試 作 製 造 プロセスラインの 整 備 を 産 総 研 内 で 着 実 に 進 めることにより プロジェクト 終 了 時 に 本 上 部 チップ Au/Ti/AI パッド バンプピッチ:50 µm バンプ シリコン 基 板 バンプ 高 さ : 7 µm 外 部 接 続 用 ワイヤ ー ボンドパット 電 源 GND:400 AI パッド 下 部 チップ Au 円 錐 バンプ /Au/Ti/AI パッド シリコン 基 板 図 14 Cool Interconnect 評 価 用 テスト IC デバイス 図 15 熱 圧 着 法 による 積 層 後 のバンプ 接 続 構 造 断 面 の 顕 微 鏡 写 真 評 価 ボード 対 面 積 層 されたテスト IC デバイス クロック 信 号 入 力 コネクタ 図 16 評 価 ボードに 搭 載 された 積 層 後 のテスト IC デバイス 9

研 究 論 文 :3 次 元 IC 積 層 実 装 技 術 の 実 用 化 への 取 り 組 み( 青 柳 ほか) 格 的 な 国 内 における 3 次 元 IC 積 層 試 作 拠 点 として 機 能 さ せることを 目 指 している なお TSV バンプ 形 成 との 積 層 工 程 については 当 面 チップレベルで 実 施 されるが ウエハレベルでの 課 題 解 決 についても 同 時 並 行 的 に 進 め られる 予 定 である 最 後 に 実 証 研 究 開 発 の 経 緯 をまとめて 表 1 に 示 す 6 今 後 の 課 題 この 研 究 が 目 指 す 最 終 的 なアウトカムとしての 実 用 システ ムに 対 応 した 設 計 試 作 評 価 の 研 究 開 発 環 境 構 築 につい ては 非 常 に 多 くの 研 究 人 材 と 研 究 リソースの 投 入 が 必 要 である これまで 研 究 開 発 を 進 めてきた 要 素 技 術 の 統 合 を 進 め 大 きく 発 展 させるために 相 当 規 模 の 研 究 リソース 確 保 に 向 けて 努 力 したい 次 世 代 のさまざまな 低 消 費 電 力 デバイス 技 術 の 開 発 が 進 められており それらの 技 術 と 3 次 元 IC 積 層 実 装 技 術 を 組 み 合 わせることにより 画 期 的 な 高 性 能 低 消 費 電 力 シス テムの 実 現 が 期 待 できる そのために 実 用 システムに 対 表 1 2007 年 2008 年 実 証 研 究 開 発 の 経 緯 2009-12 年 2013-18 年 開 発 経 緯 ヘテロジニアスマルチコアアーキテクチャーと 3 次 元 IC 積 層 実 装 の 融 合 検 討 積 層 インターフェース 規 格 の 基 礎 研 究 ( 経 済 産 業 省 中 小 企 業 支 援 予 算 ) 積 層 インターフェース 回 路 の 実 証 研 究 (NEDO 省 エネルギー 革 新 事 業 ) 3 次 元 IC 積 層 実 装 技 術 の 実 用 開 発 (NEDO 次 世 代 スマートデバイス 開 発 プロジェクト) 実 施 中 応 した 3 次 元 IC 積 層 実 装 システムの 設 計 試 作 評 価 の 環 境 を 活 用 して 回 路 システム 技 術 分 野 の 研 究 者 技 術 者 と 協 力 して 3 次 元 IC 積 層 実 装 のメリットを 最 大 限 に 生 かした 画 期 的 で 高 機 能 な 回 路 システム 技 術 の 開 発 を 加 速 する 必 要 がある 今 後 産 総 研 に 構 築 される 3 次 元 IC 積 層 試 作 拠 点 が 産 学 連 携 のオープンイノベーション 拠 点 とし て 有 効 に 活 用 されることを 期 待 したい 100 Power consumption (mw) 90 80 70 60 50 40 30 20 10 データビット 幅 : 1024 bit=128 Byte トグル 率 : 50 % 51.2 Gbps 0 0 10 20 30 40 50 Clock Frequency (MHz) 図 17 並 列 バスインターフェース 回 路 におけるクロック 周 波 数 に 対 する 消 費 電 力 の 依 存 性 4000 2400 Y Location(µm) 3500 3000 2500 2000 2 1.5 1 0.5 Y Location(µm) 2300 2200 2100 2000 1900 2 1.5 1 0.5 3500 4000 4500 5000 X Location(µm) 5500 3400 3500 3600 3700 3800 3900 X Location(µm) 図 18 500 MHz 動 作 時 の 積 層 インターフェース 回 路 における 温 度 プロファイルのシミュレーション 解 析 結 果 10

研 究 論 文 :3 次 元 IC 積 層 実 装 技 術 の 実 用 化 への 取 り 組 み( 青 柳 ほか) 用 語 の 説 明 用 語 1: SIP:System in Packageの 略 称 集 積 回 路 ICシステム において 動 作 に 必 要 な 機 能 を 持 つ 複 数 のICチップを 一 つのパッケージ 内 に 集 積 する 方 式 マイクロプロセッ サチップを 中 心 に 各 種 のコントローラ 回 路 チップやメモ リチップ 等 を 積 層 してパッケージ 基 板 に 実 装 する 構 成 が 多 い 用 語 2: SOC:System on Chip の 略 称 集 積 回 路 ICシステムに おいて 動 作 に 必 要 な 機 能 を 持 つ 複 数 の 回 路 ブロック を 一 つの 半 導 体 チップ 内 に 集 積 する 方 式 マイクロプロ セッサをコアに 置 いて 各 種 のコントローラ 回 路 やメモ リ 等 を 統 合 したチップ 構 成 が 多 い 一 般 の 半 導 体 チッ プは 機 能 ごとに 提 供 されるため 回 路 基 板 上 に 複 数 の チップを 実 装 して 相 互 に 接 続 する 必 要 があるのに 対 し て SOCでは 複 数 のチップに 分 かれていた 機 能 を 統 合 し 一 つのチップとして 提 供 することができる 用 語 3: TSV:Through-Silicon Viaの 略 称 シリコン 半 導 体 集 積 回 路 ICチップの 基 板 内 部 を 縦 方 向 に 貫 通 する 電 極 複 数 のI C チップ を 積 層 して 高 密 度 に 集 積 できる3 次 元 IC 積 層 実 装 技 術 で 用 いられる 用 語 4: CPU:Central Processing Unitの 略 称 コンピューター において 中 心 的 な 情 報 処 理 装 置 として 動 作 する 集 積 回 路 プログラムによって さまざまな 数 値 計 算 や 情 報 処 理 機 器 制 御 等 を 実 行 することが できる 用 語 5: IP(コア):Intellectual Property(Core)の 略 称 半 導 体 集 積 回 路 ICを 構 成 するための 部 分 的 な 回 路 情 報 で 特 に 機 能 単 位 でまとめられているものを 指 す 単 にIPと 呼 ぶ 場 合 もある 用 語 6: シリコンフォトニクス: 半 導 体 集 積 回 路 として 広 く 使 わ れるシリコン 基 板 に 微 細 な 光 導 波 路 構 造 を 作 り 込 み さまざまな 機 能 を 持 つデバイスを 一 つの 小 型 チップに 集 積 する 技 術 半 導 体 集 積 回 路 と 光 デバイスの 一 体 集 積 が 可 能 となるため 電 子 システムの 超 小 型 化 低 消 費 電 力 化 を 実 現 する 技 術 として 注 目 されている 用 語 7: ミニマルファブ: 産 総 研 が 提 唱 している ハーフインチ ウエハを 製 造 基 板 単 位 とする 革 新 的 な 半 導 体 製 造 生 産 シ ス テ ムで あ り ( 1 )ハ ー フ イ ン チ 径 ウ エ ハ ( 2 ) 装 置 サイズ30 cm 幅 (3) 局 所 クリーン 化 生 産 システムによる クリーンルームレス という3 点 を 特 徴 とする 用 語 8: TEG:Test Element Groupの 略 本 格 的 な 集 積 回 路 ICの 設 計 製 造 に 先 立 って 基 本 的 な 諸 々の 設 計 パラ メータを 抽 出 することを 目 的 として 特 別 に 設 計 製 造 さ れた 評 価 用 ICチップ 参 考 文 献 [1] 矢 野 経 済 研 究 所 : 携 帯 電 話 の 世 界 市 場 に 関 する 調 査 結 果 2015, レポートサマリー, (2015). [2] 竹 井 淳 : CPUアーキテクチャーの 変 遷, 第 8 回 CKP 研 究 会, (2012). [3] 配 線 板 製 造 技 術 委 員 会 : SiPの 技 術 ロードマップ, エレクトロ ニクス 実 装 学 会 誌, 9 (1), 13-19 (2006). [4] M. Koyanagi, H. Kurino, K. W. Lee, K. Sakuma, N. Miyakawa and H. Itani: Future system-on-silicon LSI chips, IEEE Micro, 18 (4), 17-22 (1998). [5] T. Fukushima, H. Kikuchi, Y. Yamada, T. Konno, J. Liang, K. Sasaki, K. Inamura, T. Tanaka and M. Koyanagi: New threedimensional integration technology based on reconfigured wafer-on-wafer bonding technique, IEEE Int. El. Devices Meet. (IEDM), 985-988 (2007). [6] K. Takahashi, H. Terao, Y. Tomita, Y. Yamaji, M. Hoshino, T. Sato, T. Morifuji, M. Sunohara and M. Bonkohara: Current status of research and development for three-dimensional chip stack technology, Jpn. J. Appl. Phys., 40, 3032-3037 (2001). [7] J. M. Yannou, Roadmap Analysis: 3D Wafer Level Packaging, ESTC2010 Workshop 3D WLP, (2010). [8] IBM, ソニー, SCEI, 東 芝 : IBM ソニー SCEI 東 芝 次 世 代 プ ロセッサ Cell の 技 術 仕 様 を 公 開, プレスリリース (2005). [9] M. Kawano, N. Takahashi, Y. Kurita, K. Soejima, M. Komuro and S. Matsui: Three-dimensional packaging technology for stacked DRAM with 3-Gb/s data transfer, IEEE Trans. Electron Devices, 55 (7), 1614-1620 (2008). [10] T. Maebashi, N. Nakamura, Y. Sacho, S. Nakayama, E. Hashimoto, S. Toyoda and N. Miyakawa: High density assembly technology using stacking method, IEEE 9th VLSI Packaging Workshop of Japan, 149-152 (2008). [11] P. Ramm, M. J. Wolf, A. Klumpp, R. Wieland, B. Wunderle, B. Michel and H. Reichl: Through silicon via technology processes and reliability for wafer-level 3D system integration, Proc. 58 th ECTC, 841-846 (2008). [12] J. U. Knickerbocker, P. S. Andry, B. Dang, R. R. Horton, C. S. Patel, R. J. Polastre, K. Sakuma, E. S. Sprogis, C. K. Tsang, B. C. Webb and S. L. Wright: 3D silicon integration, Proc. 58 th ECTC, 538-543 (2008). [13] M. Motoyoshi: Through-silicon via (TSV), Proc. IEEE, 97 (1), 43-48 (2009). [14] U. Kang, HJ. Chung, S. Heo, SH. Ahn, H. Lee, SH. Cha, J. Ahn, DM. Kwon, J. H. Kim, JW. Lee, HS. Joo, WS. Kim, HK. Kim, EM. Lee, SR. Kim, KH. Ma, DH. Jang, NS. Kim, MS. Choi, SJ. Oh, JB. Lee, TK. Jung, JH. Yoo and C. Kim: 8Gb 3D DDR3 DRAM using through-silicon-via technology, ISSCC Digest of Technical Papers, 130-131 (2009). [15] M. Scannell, G. Poupon, L. Di Cioccio, D. Henry, J.C. Souriau, F. Grossi, P. Leduc, P. Batude, M. Vinet, P. Geugen, L. Clavelier and N. Sillon: 3D packaging and interconnect technologies at CEA-Leti Minatec, Proc. ICEP, 191-195 (2009). [16] ミニマルファブハンドブック, 産 業 タイムズ 社, (2013). [17] B.T. Tung, X. Cheng, N. Watanabe, F. Kato, K. Kikuchi and M. Aoyagi: Investigation of low-temperature deposition high-uniformity coverage parylene-ht as a dielectric layer for 3D interconnection, Proc. 64 th ECTC, 1926-1931 (2014). [18] 五 味 義 宏, 保 坂 泰 司, 平 林 初 人, 若 林 優 治, 山 岸 光, 大 里 啓 孝, 山 地 泰 弘, 菊 地 克 弥, 岡 田 義 邦, 仲 川 博, 青 柳 昌 宏 : LSI 高 密 度 実 装 に 向 けた 錐 形 状 微 細 金 バンプの 形 成, 第 16 回 マイクロエレクトロニクスシンポジウムMES2006 論 文 集, 23-26 (2006). [19] 居 村 史 人, 劉 小 軍, 根 本 俊 介, 加 藤 史 樹, 菊 地 克 弥, 鈴 木 基 史, 仲 川 博, 青 柳 昌 宏, 五 味 義 宏, 斉 藤 伊 織, 長 谷 川 弘 : ナノ 粒 子 堆 積 技 術 によるAu 錐 形 バンプの 作 製, 第 25 回 エレクト ロニクス 実 装 学 会 講 演 大 会 論 文 集, 229-232 (2011). 11

研 究 論 文 :3 次 元 IC 積 層 実 装 技 術 の 実 用 化 への 取 り 組 み( 青 柳 ほか) [20] F. Imura, N. Watanabe, S. Nemoto, W. Feng, K. Kikuchi, H. Nakagawa and M. Aoyagi: Development of micro bump joints fabrication process using cone shape Au bumps for 3D LSI chip stacking, Proc. 64 th ECTC, 1915-1920 (2014). [21] Y. Yamaji, T. Yokoshima, N. Igawa, K. Kikuchi, H. Nakagawa and M. Aoyagi: A method of fabricating bumpless interconnects applicable to wafer-scale flip-chip bonding, Proc. 10th EPTC, 657-662 (2008). [22] T. Yokoshima, Y. Yamaji, K. Kikuchi, H. Nakagawa and M. Aoyagi: A method of chemical flip-chip bonding without loading and heating for ultra-fine chip-to-substrate interconnects, Proc. 59th ECTC, 80-86 (2009). [23] K. Kikuchi, K. Takemura, C. Ueda, O. Shimada, T. Gomyo, Y. Takeuchi, T. Okubo, K. Baba, M. Aoyagi, T. Sudo and K. Otsuka: Low-impedance power distribution network of decoupling capacitor embedded interposers for 3-D integrated LSI system, Proc. 18th EPEPS, 25-28 (2009). [24] K. Kikuchi, M. Aoyagi, M. Ujiie and S. Takayama; Development of decoupling capacitor embedded interposers using narrow gap chip parts mounting technology with wideband ultralow PDN impedance, Proc. EDAPS, 9-12 (2013). [25] 青 柳 昌 宏, 菊 地 克 弥, 鈴 木 基 史, 仲 川 博 : 3 次 元 LSI 積 層 集 積 技 術 に 求 められる 微 細 構 造 に 対 応 した 局 所 電 気 特 性 評 価 技 術, 電 子 情 報 通 信 学 会 和 文 論 文 誌 C, J93-C (11), 388-398 (2010). [26] K. Kikuchi, H. Oosato, S. Itoh, S. Segawa, H. Nakagawa, K. Tokoro and M. Aoyagi: 10-Gbps signal propagation of highdensity wiring interposer using photosensitive polyimide for 3D packaging, Proc. 56th ECTC, 2, 1294-1299 (2006). [27] K. Kikuchi, C. Ueda, K. Takemura, O. Shimada, T. Gomyo, Y. Takeuchi, T. Ookubo, K. Baba, M. Aoyagi, T. Sudo and K. Otsuka: Low-impedance evaluation of power distribution network for decoupling capacitor embedded interposers of 3D integrated LSI system, Proc. 60th ECTC, 1455-1460 (2010). [28] N. Watanabe, M. Eto, K. Kawano and M. Aoyagi: Fine-pitch probing on TSVs and microbumps using a chip prober having a transparent membrane probe card, Proc. 64th ECTC, 2003-2007 (2014). [29] M. Aoyagi, F. Imura, S. Melamed, S. Nemoto, N. Watanabe, K. Kikuchi, H. Nakagawa, M. Hagimoto and Y. Matsumoto: Development of testing technology for wide bus chip-to-chip interconnection in 3D LSI chip stacking system, Workshop Digest of 4th IEEE International Workshop on Testing 3D Stacked ICs, (2013). [30] M. Aoyagi, N. Watanabe, M. Suzuki, K. Kikuchi, S. Nemoto, N. Arima, M. Ishizuka, K. Suzuki and T. Shiomi: New optical three dimensional structure measurement method of cone shape micro bumps used for 3D LSI chip stacking, Proc. 3DIC, 1-5 (2013). [31] S. Melamed, F. Imura, M. Aoyagi, H. Nakagawa, K. Kikuchi, M. Hagimoto and Y. Matsumoto: Method for backannotating per-transistor power values onto 3DIC layouts to enable detailed thermal analysis, Proc. ICEP 2014, 239-242 (2014). [32] S. Melamed, T. Thorolfsson, T. R. Harris, S. Priyadarshi, P. Franzon, M. B. Steer and W. R. Davis: Junction-level thermal analysis of 3D integrated circuits using high definition power blurring, IEEE Trans. Comput.-aided Design Integr Circuits Syst., 31 (5), 676-689 (2012). [33] Y. Matsumoto and T. Nakamura: Scalable multi-core SoC platform for low-powered architecture, Proc. Cool Chips X, (2007). [34] M. Chacin, H. Uchida, M. Hagimoto, T. Miyazaki, T. Ohkawa, R. Ikeno, Y. Matsumoto, F. Imura, M. Suzuki, K. Kikuchi, H. Nakagawa and M. Aoyagi: COOL interconnect low power interconnection technology for scalable 3D LSI design, Proc. Cool Chips XIV, 1-3 (2011). [35] Y. Matsumoto, T. Morimoto, M. Hagimoto, H. Uchida, N. Hikichi, F. Imura, H. Nakagawa and M. Aoyagi: Cool System scalable 3D stacked heterogeneous Multi-Core/Multi-Chip architecture for ultra low-power digital TV applications, Proc. Cool Chips XV, 1-3 (2012). [36] 居 村 史 人, 根 本 俊 介, 渡 辺 直 也, 加 藤 史 樹, 菊 地 克 弥, 仲 川 博, 萩 本 有 哉, 内 田 裕 之, 大 森 貴 志, 日 比 康 守, 松 本 祐 教, 青 柳 昌 宏 : 3 次 元 積 層 LSIシステムに 向 けた 超 並 列 通 信 バス 方 式 によるチップ 間 インターコネクト 技 術, 電 子 情 報 通 信 学 会 技 術 研 究 報 告, 112 (170), 43-48 (2012). [37] M. Aoyagi, F. Imura, S.Nemoto, N. Watanabe, F. Kato, K. Kikuchi, H. Nakagawa, M. Hagimoto, H. Uchida and Y. Matsumoto: Wide bus chip-to-chip interconnection technology using fine pitch bump joint array for 3D LSI chip stacking, Proc. IEEE CPMT Symposium Japan (ICSJ), 183-186 (2012). [38] NEDO 次 世 代 スマートデバイス 開 発 プロジェクト, http:// www.nedo.go.jp/activities/zzjp_100059.html, 閲 覧 日 2013-10-31. 執 筆 者 略 歴 青 柳 昌 宏 (あおやぎ まさひろ) 1982 年 名 古 屋 工 業 大 学 工 学 部 電 子 工 学 科 卒 同 年 通 商 産 業 省 工 業 技 術 院 電 子 技 術 総 合 研 究 所 に 入 所 以 降 超 伝 導 デバイスの 集 積 回 路 システム 技 術 高 速 高 密 度 実 装 システ ム 技 術 等 の 研 究 開 発 等 に 従 事 1991 年 名 古 屋 工 業 大 学 博 士 ( 工 学 ) 取 得 1994-1995 年 英 国 国 立 物 理 学 研 究 所 客 員 研 究 員 2001 年 ( 独 ) 産 業 技 術 総 合 研 究 所 エレクトロニクス 研 究 部 門 高 密 度 SI グループ 長 2011 年 ナノエレクトロニクス 研 究 部 門 3D 集 積 システムグループ 長 2012 年 同 副 研 究 部 門 長 2015 年 産 総 研 つくばイノベーションアリーナ 推 進 センター 連 携 推 進 ユニット 長 埼 玉 大 学 大 学 院 連 携 教 授 エレクトロニクス 実 装 学 会 応 用 物 理 学 会 電 気 学 会 日 本 機 械 学 会 表 面 技 術 協 会 IEEE IMAPS I E T S P I E A S M E 各 会 員 3 次 元 実 装 技 術 全 般 の 研 究 開 発 を 担 当 居 村 史 人 (いむら ふみと) 2002 年 熊 本 大 学 工 学 部 電 気 システム 工 学 科 卒 2007 年 熊 本 大 学 大 学 院 自 然 科 学 研 究 科 博 士 後 期 課 程 システム 情 報 科 学 専 攻 修 了 博 士 ( 工 学 ) 同 年 ( 独 ) 産 業 技 術 総 合 研 究 所 エレ クトロニクス 研 究 部 門 に 所 属 産 総 研 特 別 研 究 員 2012 年 ミニマルファブ 技 術 研 究 組 合 研 究 員 2015 年 産 総 研 エレクトロニクス 研 究 部 門 支 援 研 究 員 3 次 元 積 層 実 装 基 盤 技 術 の 研 究 開 発 を 担 当 加 藤 史 樹 (かとう ふみき) 2004 年 立 命 館 大 学 卒 2009 年 同 大 大 学 院 理 工 学 研 究 科 博 士 課 程 フロンティア 理 工 学 専 攻 修 了 博 士 ( 工 学 ) 同 年 ( 独 ) 産 業 技 術 総 合 研 究 所 ナノエレクトロニクス 研 究 部 門 に 所 属 産 総 研 特 別 研 究 員 2012 年 産 総 研 先 進 パワーエレクトロニクス 研 究 センター 特 別 研 究 員 2014 年 同 任 期 付 研 究 員 エレクトロニクス 実 装 学 会 会 員 3 次 元 積 層 実 装 放 熱 技 術 の 研 究 開 発 を 担 当 12

研 究 論 文 :3 次 元 IC 積 層 実 装 技 術 の 実 用 化 への 取 り 組 み( 青 柳 ほか) 菊 地 克 弥 (きくち かつや) 1996 年 埼 玉 大 学 工 学 部 電 気 電 子 工 学 科 卒 2001 年 同 大 学 院 理 工 学 研 究 科 博 士 後 期 課 程 情 報 数 理 科 学 専 攻 了 博 士 ( 工 学 ) 同 年 ( 独 ) 産 業 技 術 総 合 研 究 所 エレクトロニクス 研 究 部 門 高 密 度 SI グループ 所 属 以 降 LSI 電 子 実 装 技 術 における 三 次 元 実 装 技 術 をはじめとする 次 世 代 電 子 実 装 技 術 超 高 速 高 周 波 実 装 技 術 およびその 計 測 評 価 技 術 の 研 究 開 発 等 に 従 事 2011 年 同 ナノエレクトロニクス 研 究 部 門 3D 集 積 システムグ ループ 所 属 2015 年 同 3D 集 積 システムグループ 長 電 子 情 報 通 信 学 会 エレクトロニクス 実 装 学 会 応 用 物 理 学 会 IEEE 各 会 員 3 次 元 積 層 実 装 設 計 評 価 技 術 の 研 究 開 発 を 担 当 渡 辺 直 也 (わたなべ なおや) 2004 年 九 州 工 業 大 学 大 学 院 情 報 工 学 研 究 科 博 士 後 期 課 程 修 了 博 士 ( 情 報 工 学 ) 九 州 工 業 大 学 くまもとテクノ 産 業 財 団 福 岡 県 産 業 科 学 技 術 振 興 財 団 に 所 属 2 0 1 1 年 ( 独 ) 産 業 技 術 総 合 研 究 所 ナノエレクトロニクス 研 究 部 門 研 究 員 IEEE エレクトロニクス 実 装 学 会 応 用 物 理 学 会 各 会 員 3 次 元 積 層 実 装 基 盤 技 術 の 研 究 開 発 を 担 当 鈴 木 基 史 (すずき もとひろ) 1983 年 名 古 屋 工 業 大 学 工 学 部 電 子 工 学 科 卒 同 年 通 商 産 業 省 工 業 技 術 院 電 子 技 術 総 合 研 究 所 入 所 2007 年 エレクトロニクス 研 究 部 門 高 密 度 SI グループ 2009 年 評 価 部 研 究 評 価 推 進 室 2 010 年 同 高 密 度 SI グループ 2011 年 同 3D 集 積 システムグループ 2013 年 退 職 エレクトロニクス 実 装 学 会 応 用 物 理 学 会 情 報 処 理 学 会 各 会 員 3 次 元 実 装 電 気 評 価 技 術 の 研 究 開 発 を 担 当 仲 川 博 (なかがわ ひろし) 1978 年 東 京 理 科 大 学 卒 1996 年 東 京 理 科 大 学 博 士 ( 工 学 ) 取 得 ( 独 ) 産 業 技 術 総 合 研 究 所 において 超 伝 導 集 積 回 路 高 密 度 電 子 実 装 技 術 パワーエレクトロニクス 実 装 技 術 の 各 研 究 に 従 事 エレクトロニクス 実 装 学 会 電 気 学 会 応 用 物 理 学 会 各 会 員 3 次 元 実 装 基 盤 技 術 の 研 究 開 発 を 担 当 岡 田 義 邦 (おかだ よしくに) 1965 年 名 古 屋 大 学 工 学 部 電 子 工 学 科 卒 1970 年 同 大 学 院 博 士 課 程 修 了 同 年 通 商 産 業 省 工 業 技 術 院 電 気 試 験 所 入 所 論 理 システム 分 散 システム 情 報 ベース 研 究 室 情 報 計 算 セ ンター 長 を 経 て 1999 年 技 術 研 究 組 合 新 情 報 処 理 研 究 機 構 2002 年 ( 株 ) 知 識 情 報 研 究 所 に 所 属 2004 年 ( 独 ) 産 業 技 術 総 合 研 究 所 エレクトロニクス 研 究 部 門 高 密 度 SI グループ に 所 属 2010 年 退 職 情 報 処 理 学 会 会 員 3 次 元 実 装 インターフェー ス 技 術 の 研 究 開 発 を 担 当 横 島 時 彦 (よこしま ときひこ) 1997 年 早 稲 田 大 学 理 工 学 部 応 用 化 学 科 卒 2002 年 同 大 学 院 博 士 課 程 修 了 博 士 ( 工 学 ) 2001 年 早 稲 田 大 学 理 工 学 部 助 手 2003 年 同 理 工 学 総 合 研 究 センター 客 員 講 師 2004 年 同 各 務 記 念 材 料 技 術 研 究 所 客 員 講 師 ( 秋 田 県 高 度 技 術 研 究 所 出 向 ) 2005 年 ( 独 ) 産 業 技 術 総 合 研 究 所 エレクトロニクス 研 究 部 門 特 別 研 究 員 3 次 元 実 装 プロセス 技 術 の 研 究 開 発 を 担 当 現 在 早 稲 田 大 学 理 工 学 術 院 上 級 研 究 員 研 究 院 教 授 山 地 泰 弘 (やまじ やすひろ) 1983 年 東 京 工 業 大 学 工 学 部 金 属 工 学 科 卒 1985 年 同 大 学 院 総 合 理 工 学 研 究 科 材 料 科 学 専 攻 修 士 課 程 修 了 同 年 ( 株 ) 東 芝 入 社 半 導 体 事 業 本 部 にてアドバンスト LSI パッケー ジ 開 発 業 務 を 担 当 1999 年 技 術 研 究 組 合 超 先 端 電 子 技 術 開 発 機 構 出 向 2007 年 ( 独 ) 産 業 技 術 総 合 研 究 所 エレクトロニクス 研 究 部 門 テ クニカルスタッフ 2010 年 埼 玉 大 大 学 院 博 士 課 程 修 了 博 士 ( 工 学 ) 3 次 元 実 装 プロセス 技 術 の 研 究 開 発 を 担 当 現 在 ( 株 )ジェイデバイス 開 発 部 所 属 根 本 俊 介 (ねもと しゅんすけ) 2006 年 いわき 明 星 大 大 学 院 修 士 課 程 修 了 同 年 ( 株 )ア ル プ スビ ジ ネ ス サ ー ビ ス 所 属 2009 年 ( 独 ) 産 業 技 術 総 合 研 究 所 エレクトロ ニクス 研 究 部 門 テクニカルスタッフ 2015 年 埼 玉 大 大 学 院 博 士 課 程 在 学 中 電 子 情 報 通 信 学 会 エレクトロニクス 実 装 学 会 各 会 員 3 次 元 実 装 プロセス 技 術 の 研 究 開 発 を 担 当 Bui Thanh Tung(ぶい たん とぅん) 20 04 年 ベトナム 国 家 大 学 卒 20 06 年 ベトナ ム 国 家 大 学 電 気 電 子 通 信 工 学 部 MEMSとマイ クロシステム 研 究 室 研 究 員 2008 年 立 命 館 大 学 大 学 院 理 工 学 研 究 科 創 造 理 工 学 専 攻 修 士 課 程 修 了 2011 年 立 命 館 大 学 大 学 院 理 工 学 研 究 科 総 合 理 工 学 専 攻 博 士 課 程 後 期 課 程 修 了 博 士 ( 工 学 ) 同 年 ( 独 ) 産 業 技 術 総 合 研 究 所 ナノエレクトロニクス 研 究 部 門 特 別 研 究 員 光 電 気 複 合 実 装 技 術 3 次 元 実 装 プロセス 技 術 の 研 究 開 発 を 担 当 Melamed Samson(めらめど さむそん) 2 0 0 4 年 メリーランド 大 学 コンピュータ 工 学 科 卒 2007 年 ノースカロライナ 州 立 大 学 電 気 工 学 専 攻 修 士 課 程 修 了 2011 年 ノースカロライナ 州 立 大 学 電 気 工 学 博 士 課 程 修 了 PhD 2012 年 ( 独 ) 産 業 技 術 総 合 研 究 所 JSPS リサーチフェ ロー( 欧 米 短 期 ) 2013 年 産 総 研 特 別 研 究 員 2014 年 JSPS リサーチフェロー( 定 着 促 進 ) 3 次 元 実 装 設 計 解 析 技 術 の 研 究 開 発 を 担 当 13

研 究 論 文 :3 次 元 IC 積 層 実 装 技 術 の 実 用 化 への 取 り 組 み( 青 柳 ほか) 査 読 者 との 議 論 議 論 1 この 論 文 の 位 置 付 け コメント( 小 林 直 人 : 早 稲 田 大 学 研 究 戦 略 センター) この 論 文 は 3 次 元 IC チップ 積 層 技 術 開 発 のためのシナリオを 描 き そのシナリオに 沿 って 目 標 を 実 現 する 要 素 技 術 とその 統 合 設 計 技 術 等 と 成 果 を 述 べたものであり シンセシオロジーの 論 文 としてふ さわしいものと 言 えましょう ただし 最 も 重 要 な 研 究 目 標 やその 特 色 要 素 技 術 を 統 合 する 中 間 統 合 技 術 の 詳 細 がやや 不 明 確 なので その 点 を 補 強 するとともに 研 究 全 体 を 俯 瞰 した 記 述 や 図 示 等 を 期 待 し ます 回 答 ( 青 柳 昌 宏 ) 要 素 技 術 を 統 合 する 中 間 統 合 技 術 について まとまって 記 述 で きる 段 階 にはまだないと 考 えております 次 回 の 執 筆 機 会 がもしある とすれば 異 分 野 融 合 の 研 究 手 法 の 例 として ぜひチャレンジしてみ たいと 思 っております コメント( 金 丸 正 剛 : 産 業 技 術 総 合 研 究 所 ) この 論 文 は 集 積 回 路 の 集 積 度 向 上 を 目 指 す 新 しい 手 法 である 3 次 元 積 層 技 術 に 関 する 産 総 研 での 研 究 開 発 の 成 果 を 報 告 したもので す 3 次 元 積 層 技 術 はアイデアとしてはこれまでにもありましたが 集 積 回 路 の 集 積 化 が 素 子 の 微 細 化 により 進 んでいるときには 3 次 元 化 の 技 術 的 困 難 さもあることから 研 究 開 発 の 主 題 ではありませんでし た 微 細 化 限 界 が 認 識 されるようになった 現 時 点 では 改 めて 3 次 元 積 層 技 術 が 注 目 されています しかし この 技 術 は 多 くの 技 術 課 題 があり そのための 要 素 技 術 開 発 が 必 要 です 産 総 研 がこの 課 題 に 取 り 組 むために 限 られた 研 究 リソースを 効 果 的 に 利 用 する 戦 略 を 取 ってきたと 考 えます その 観 点 での 取 り 組 みをこの 論 文 でより 明 確 に 論 じていただければ 要 素 技 術 のインテグレーションが 必 要 な 他 の 研 究 課 題 を 遂 行 する 場 合 の 有 益 な 情 報 になると 考 えます 回 答 ( 青 柳 昌 宏 ) 3 次 元 積 層 技 術 の 課 題 に 取 り 組 むために 限 られた 研 究 リソースを 効 果 的 に 利 用 する 戦 略 の 具 体 的 取 り 組 みについて 課 題 の 優 先 順 位 と 研 究 リソースの 確 保 状 況 について 時 系 列 で 分 かるように 追 記 いた しました 議 論 2 目 標 について コメント( 小 林 直 人 ) この 論 文 では 3 次 元 IC チップ 積 層 技 術 の 系 統 的 な 開 発 を 目 指 し ていることは 分 かりますが 他 にはない 特 色 ある 実 用 技 術 として 何 を どの 程 度 実 現 することを 目 標 としているのか またその 技 術 の 実 現 に より 企 業 はどのようにそれを 利 用 できるのか 等 を 記 述 されることを 望 みます 特 に 第 6 章 に 最 終 的 なアウトカムとしての 実 用 システムに 対 応 した 設 計 試 作 評 価 の 環 境 提 供 と 記 されていますが それ を 最 終 目 標 であるとした 場 合 この 研 究 では 現 実 的 なアウトプットと して 何 を 目 標 としたのか 等 の 記 載 があるとよいと 思 います 記 載 の 個 所 としては 2 章 の 最 後 がよいと 思 いますが その 場 合 2 章 のタイト ルを 例 えば 3 次 元 IC 積 層 実 装 による 電 子 ハードウエアシステム 集 積 技 術 の 高 度 化 とこの 研 究 の 狙 い 等 としてはいかがでしょうか 回 答 ( 青 柳 昌 宏 ) ご 指 摘 いただきました この 研 究 で 目 標 とした 現 実 的 なアウトプット の 記 載 があるとよいと 思 います について 2 章 の 最 後 に 追 記 をいた しました 議 論 3 競 合 技 術 との 比 較 質 問 コメント( 金 丸 正 剛 ) 図 1 で 示 された SOC SiP 3 次 元 積 層 技 術 の 比 較 を 電 子 シス テムを 構 築 する 観 点 での 利 害 得 失 をこの 論 文 で 分 かりやすく 論 じてく ださい その 結 果 として 技 術 的 困 難 さの 高 い 3 次 元 積 層 技 術 が 期 待 される 理 由 が 明 確 になると この 論 文 の 価 値 が 読 者 に 理 解 される のではないでしょうか 回 答 ( 青 柳 昌 宏 ) 3 次 元 積 層 技 術 の 実 施 形 態 は 性 能 向 上 の 指 標 として 性 能 消 費 電 力 サイズ 設 計 コスト 製 造 コスト 等 を 考 えたとき さまざま な 値 の 組 み 合 わせ( 性 能 優 先 コスト 優 先 など)で 実 施 可 能 であり 単 純 な 利 害 得 失 を 比 較 するのが 難 しいと 考 えています この 論 文 で は 代 表 例 として 消 費 電 力 優 先 の 実 施 例 を 取 り 上 げています 議 論 4 3 次 元 積 層 技 術 の 具 体 的 応 用 分 野 質 問 コメント( 小 林 直 人 ) 汎 用 的 な 半 導 体 技 術 は 開 発 に 大 きな 投 資 が 必 要 であり また 競 争 も 厳 しく 変 化 の 速 い 技 術 です そのため SOC 技 術 はビジネス 上 の 苦 戦 を 強 いられていると 文 中 ( 第 2 章 )にも 書 かれていますが 3 次 元 積 層 技 術 も 役 立 つとなればこのようなハイエンド 技 術 においても 極 めて 近 未 来 に 実 用 化 される 可 能 性 があり 同 様 のビジネス 上 の 課 題 が 生 起 すると 思 われます その 一 方 で センサー アクチュエータ 等 と 組 み 合 わせた 機 能 性 半 導 体 デバイスの 場 合 はより 特 殊 な 技 術 も 必 要 だと 思 われ すでに TSV が 利 用 されている 部 分 もあります この 研 究 で 狙 っている 3 次 元 積 層 半 導 体 の 出 口 ( 具 体 的 応 用 分 野 )はど んな 点 なのでしょうか 回 答 ( 青 柳 昌 宏 ) この 研 究 で 狙 っている 3 次 元 積 層 半 導 体 の 出 口 ( 具 体 的 応 用 分 野 ) について 5 章 に 追 記 をしました 議 論 5 3 次 元 積 層 技 術 によるコスト 削 減 質 問 コメント( 小 林 直 人 ) 3 次 元 積 層 技 術 はすでに 世 界 中 で 注 目 されており すでに SOC と DRAM の 積 層 化 等 が 取 り 組 まれているものの 現 状 ではコストが 隘 路 になっていると 聞 いています 文 中 ( 第 2 章 )では 3 次 元 IC チッ プ 積 層 技 術 により 開 発 製 造 のコストも SOC に 比 べて 大 幅 削 減 が 可 能 と 書 かれていますが SiP 技 術 の 発 展 形 としての 3 次 元 積 層 技 術 の 具 体 的 なコスト 見 積 もりや 見 通 しがあればご 教 示 ください 回 答 ( 青 柳 昌 宏 ) コストに 関 する 見 積 もりについて 公 開 情 報 の 範 囲 内 では 確 度 の ある 見 積 もりが 困 難 な 状 況 です 一 般 的 な 記 述 を 追 記 するとともに 技 術 調 査 会 社 の 関 連 資 料 を 参 考 文 献 に 追 加 しました 14

シンセシオロジー 研 究 論 文 レアメタル 資 源 の 安 定 供 給 を 目 指 して レアアース 資 源 確 保 のための 取 り 組 みと 課 題 高 木 哲 一 新 興 工 業 国 の 経 済 発 展 により 21 世 紀 に 入 り 金 属 資 源 価 格 が 高 騰 し さらに2009-2012 年 には 中 国 のレアアース 輸 出 制 限 によるレア アース 危 機 が 勃 発 した これらを 受 けて 2010 年 より 産 総 研 では レアメタル 資 源 研 究 拠 点 の 整 備 海 外 地 質 調 査 機 関 との 協 力 関 係 の 構 築 を 進 めた さらに 南 ア 米 国 ブラジル モンゴル 等 でのレアアース 資 源 調 査 を 積 極 的 に 進 めた 特 に 南 アでは 有 望 な 重 レアアー ス 鉱 徴 地 を 発 見 した 2011 年 秋 以 降 レアアース 価 格 の 暴 落 により 世 界 中 のレアアース 資 源 開 発 計 画 が 頓 挫 し レアメタル 資 源 開 発 の リスクの 高 さを 露 呈 した 民 間 にそのリスクに 耐 えて 次 のレアアース 危 機 へ 備 えを 求 めるのは 困 難 であり 産 総 研 による 調 査 研 究 体 制 の 継 続 が 求 められている キーワード:レアメタル 鉱 物 資 源 レアアース 安 定 供 給 新 興 工 業 国 Securing a stable supply of critical raw metals - Efforts and issues for the securement of rare-earth resources - Tetsuichi TAKAGI In the early 21st century, metal prices soared due to the economic development of newly industrialized countries. Moreover, a rareearth resource crisis occurred between 2009 and 2012 due to export restrictions imposed by China. Against this background, AIST set up a research base for critical metal resources, and established collaborative relationships with some foreign geological survey agencies (GS) from 2010. Furthermore, joint surveys were conducted with GS of South Africa, United States, Brazil, Mongolia, and others. While undertaking these surveys, we found a promising prospect for heavy rare-earth in South Africa. After the autumn of 2011, however, the prices of rare-earths collapsed, and the majority of rare-earth exploration/mining programs worldwide were put on hold. This sequence of events revealed the risks that accompany the development of critical metal resources. To mitigate the impact of future crises, AIST should continue research and development of rare-earth resources. Keywords:Rare metal, mineral resource, rare-earths, stable supply, BRICS 1 はじめに 1.1 レアメタルとは 金 属 資 源 は 鉄 やアルミニウム 等 大 量 に 生 産 消 費 され るコモンメタル( 汎 用 金 属 ) 産 業 の 基 礎 材 料 となるベース メタル 金 銀 等 の 貴 金 属 産 出 量 使 用 量 共 に 少 ないが 産 業 に 重 要 なレアメタル 等 に 分 類 される( 図 1) 日 本 では レアメタルとして 31 種 類 の 金 属 が 経 済 産 業 省 により 指 定 さ れ 他 の 金 属 資 源 とは 区 別 して 安 定 供 給 対 策 が 講 じられて いる [1] レアアース( 希 土 類 元 素 )はレアメタル 中 の 1 金 属 として 扱 われるが 実 際 にはランタノイド 元 素 15 種 にスカ ンジウム(Sc) イットリウム(Y)を 加 えた 17 種 の 金 属 の 総 称 である ランタノイド 元 素 の 内 原 子 量 がユーロピウム (Eu)より 軽 い 元 素 を 軽 レアアース 重 い 元 素 を 重 レアアー スと 呼 び 区 別 する 軽 レアアースは 蛍 光 材 ガラス 研 磨 剤 鉄 鋼 用 脱 酸 素 剤 Ni-H 電 池 石 油 精 製 用 触 媒 等 に 重 レ アアースは 高 性 能 磁 石 に 主 に 用 いられる 1.2 レアメタルショック 日 本 の 金 属 鉱 業 は 第 二 次 世 界 大 戦 後 鉱 量 の 減 少 枯 渇 等 により 徐 々に 縮 小 していたが 1980 年 代 以 降 の 円 高 賃 金 の 上 昇 公 害 問 題 等 により 急 速 に 衰 退 した 主 力 の 大 規 模 高 品 位 鉱 山 も 相 次 いで 採 掘 を 終 了 し( 秋 田 県 北 鹿 地 区 黒 鉱 1993 年 : 岐 阜 県 神 岡 鉱 山 2001 年 : 北 海 道 豊 羽 鉱 山 2006 年 ) 現 在 は 数 ヵ 所 の 金 鉱 山 ( 鹿 児 島 県 菱 刈 鉱 山 等 )が 稼 行 するのみとなっている 今 日 金 属 資 源 のほぼ 全 量 を 輸 入 に 頼 る 日 本 の 産 業 にとって その 安 定 供 給 は 死 活 問 題 である さいわい 1980 ~ 2000 年 代 初 頭 ま で 金 属 資 源 の 価 格 は 比 較 的 安 定 しており 経 済 力 により 自 由 に 輸 入 できる 時 代 が 続 いた この 時 期 鉱 物 資 源 確 保 産 業 技 術 総 合 研 究 所 地 圏 資 源 環 境 研 究 部 門 305-8567 つくば 市 東 1-1-1 中 央 第 7 Institute for Geo-Resources and Environment, AIST Tsukuba Central 7, 1-1-1 Higashi, Tsukuba 305-8567, Japan E-mail: Original manuscript received January 9, 2015, Revisions received September 7, 2015, Accepted September 10, 2015 Synthesiology Vol.9 No.1 pp.15-25(feb. 2016) 15

研 究 論 文 :レアメタル 資 源 の 安 定 供 給 を 目 指 して( 高 木 ) に 対 する 危 機 感 は 官 民 共 に 十 分 に 高 かったとは 言 えない ところが 安 定 していた 非 鉄 金 属 資 源 の 価 格 が 2004 年 頃 から 急 激 に 上 昇 を 始 めた レアメタルショック の 始 まりである( 図 2 3) これは 主 に BRICS 等 の 新 興 工 業 国 における 金 属 資 源 消 費 量 が 市 場 のバッファー 能 力 を 超 えて 増 加 したことに 起 因 する この 価 格 高 騰 はリーマン ショックで 一 時 収 束 するが その 後 また 価 格 が 上 昇 し 現 在 に 至 っている レアメタル ベースメタル 等 の 非 鉄 金 属 資 源 は 世 界 的 な 争 奪 戦 の 様 相 を 呈 しており 民 間 企 業 の 対 応 範 囲 を 超 えて 国 対 国 の 構 図 となっている 鉱 物 資 源 の 確 保 には 経 済 力 のみならず 政 治 外 交 や 科 学 技 術 等 の 総 合 力 が 必 要 な 時 代 に 入 ったと 言 える 経 済 産 業 省 は 2009 年 7 月 に レアメタル 確 保 戦 略 [2] を 策 定 し 国 が 前 面 に 出 て 資 源 確 保 戦 略 を 積 極 的 に 推 進 する 政 策 を 打 ち 出 した 2 レアメタル 資 源 研 究 の 目 的 2.1 レアメタル 資 源 研 究 レアメタルの 研 究 は 材 料 科 学 と 地 球 科 学 に 大 きく 二 分 することができる 前 者 は レアメタルを 利 用 した 高 性 能 材 料 レアメタルの 使 用 量 削 減 代 替 材 料 リサイクル 等 のための 研 究 開 発 が 目 的 である 一 方 後 者 はレアメタル 資 源 の 探 査 資 源 評 価 が 目 的 である( 選 鉱 製 錬 技 術 の 開 発 は 一 部 両 者 にまたがっている) 産 総 研 ではこれらレア メタル 関 連 研 究 を 総 合 的 に 実 施 していることから 2006 年 H He Li Be B C N O F Ne Na Mg Al Si P S Cl Ar K Ca Sc Ti V Cr Mn Fe Co Ni Cu Zn Ga Ge As Se Br Kr Rb Sr Y Zr Nb Mo Tc Ru Rh Pd Ag Cd In Sn Sb Te I Xe Cs Ba *1 Hf Ta W Re Os Ir Pt Au Hg Tl Pb Bi Po At Rn Fr Ra *2 Rf Db Sg Bh Hs Mt Ds Rg Cn Fl Lv *1 *1 La Ce Pr Nd Pm Sm Eu Gd Tb Dy Ho Er Tm Yb Lu *2 *2 Ac Th Pa U Np Pu Am Cm Bk Cf Es Fm Md No Lr Ti レアメタル Cu ベースメタル *1 *1 ランタノイド Dy レアアース(レアメタルの 一 部 ) Au 貴 金 属 *2 *2 アクチノイド Fe コモンメタル( コモンメタル( 汎 用 金 属 ) 図 1 金 属 資 源 の 一 般 的 な 分 類 ($/t) 60,000 50,000 Ni ($/kg) 100 80 Mo 40,000 60 30,000 20,000 40 10,000 20 0 04 05 06 07 08 09 10 11 12 13 0 04 05 06 07 08 09 10 11 12 13 ($/MTU) ($/toz) 500 400 W 2,500 2,000 Pt 300 1,500 200 1,000 100 500 0 04 05 06 07 08 09 10 11 12 13 0 04 05 06 07 08 09 10 11 12 13 図 2 主 要 レアメタル 価 格 の 推 移 (ロンドン 金 属 取 引 所 価 格 を 基 に 経 済 産 業 省 が 作 成 ) 16