8 ヒ ット AV マイクロコントローラ ATmega48/V, ATmega88/V, ATmega68/V 序説 完全テ ータシート Atmel ATmega48/V/88/V/68/V は AV 強化 ISC 構造に基づく低電力 CMOS 8 ヒ ットマイクロコントローラです 単一クロック周期での強力な命令の実行により ATmega48/V/88/V/ 68/V は MHz 当たり MIPS 近くの単位処理量を達成します これは消費電力対処理速度に対するテ ハ イスの最適化をシステム設計者に許します 本書は一般の方々の便宜のため有志により作成されたもので Atmel 社とは無関係であることを御承知ください しおりの [ はじめに ] での内容にご注意ください ev. 2545W-/26, 2545WJ-/26
特徴 高性能 低消費 Atmel AV 8 ヒ ットマイクロコントローラ 進化した ISC 構造 - 強力な 29/3 命令 ( 多くは 周期実行 ) - 32 個の ハ イト長汎用レシ スタ - 完全なスタティック動作 - 2MHz 時 2MIPS に達する高速動作 - 2 周期乗算命令 高耐久不揮発性メモリ部 - 実装自己書き換え可能な 4K/8K/6K ハ イト (2K/4K/8K 語 ) フラッシュメモリ内蔵 - 256/52/52 ハ イトの EEPOM - 52/K/K ハ イトの内蔵 SAM - 書き換え回数 :,/ フラッシュ,,/EEPOM - テ ータ保持力 : 2 年 /85, 年 /25 - 個別施錠ヒ ットを持つ任意のフ ートコート 領域 チッフ 内フ ートフ ロク ラムによる実装書き換え 真の書き込み中の読み出し動作 - ソフトウェア保護用の設定可能な施錠機能 Atmel QTouch ライフ ラリ支援 - 容量性接触の釦 滑動部 輪 - QTouch と QMatrix の採取 - 64 までの感知チャネル 内蔵周辺機能 - 独立した前置分周器と比較機能付き 2 つの 8 ヒ ットタイマ / カウンタ - 独立した前置分周器 比較 捕獲機能付き つの 6 ヒ ットタイマ / カウンタ - 専用発振器と 8 ヒ ットタイマ / カウンタによる実時間計数器 (TC) - 6 つの PWM 出力 - 6 チャネル (PDIP,QFN/MLF28), 8 チャネル (TQFP,QFN/MLF32) の ヒ ット A/D 変換器 温度測定 - 設定可能な直列 USAT - 主装置 / 従装置動作 SPI 直列インターフェース - ハ イト対応 2 線直列インターフェース (Philips I2C 互換 ) - 設定可能な専用発振器付きウォッチト ック タイマ - アナロク 比較器 - ヒ ン変化での割り込みと起動復帰 特殊マイクロコントローラ機能 - 電源 ON リセット回路と設定可能な低電圧検出器 (BOD) - 校正可能な内蔵 C 発振器 - 外部及び内部の割り込み - アイト ル A/D 変換雑音低減 ハ ワーセーフ ハ ワータ ウン スタンハ イ 拡張スタンハ イの 6 つの低消費動作 I/O と外囲器 - 23 ヒ ットの設定可能な I/O - 28 ヒ ン PDIP 28 ハ ット QFN/MLF 32 リート TQFP 32 ハ ット QFN/MLF 動作温度 - -4~85 動作電圧 -.8~5.5V (ATmega48V/88V/68V) - 2.7~5.5V (ATmega48/88/68) 動作速度 - ~4MHz/.8~5.5V, ~MHz/2.7~5.5V (ATmega48V/88V/68V) - ~MHz/2.7~5.5V, ~2MHz/4.5~5.5V (ATmega48/88/68) 代表消費電力 (MHz,.8V,25 ) -.3mA ( 活動動作 ) -.μa ( ハ ワータ ウン動作 ) -.8μA ( ハ ワーセーフ 動作,32kHz TC を含む ) ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 2
目次 序説 特徴 2. 概要 5 2. 製品形態要約 6 3. 注文情報 7 4. 構成図 9 5. ヒ ン配置 5.. ヒ ン接続図 5.2. ヒ ン説明 2 6. 入出力多重化 3 7. 資料 4 8. テ ータ保持力 4 9. コート 例について 4. 容量性接触感知 4.. QTouch ライフ ラリ 4. AV CPU コア 5.. 概要 5.2. ALU (Arithmetic Logic Unit) 5.3. ステータスレシ スタ 6.4. 汎用レシ スタファイル 7.5. スタックホ インタ 7.6. 命令実行タイミンク 8.7. リセットと割り込みの扱い 9 2. AV のメモリ 2 2.. 概要 2 2.2. 実装書き換え可能なフ ロク ラム用フラッシュメモリ 2 2.3. テ ータ用 SAM メモリ 2 2.4. テ ータ用 EEPOM メモリ 22 2.5. I/O メモリ ( レシ スタ ) 22 2.6. メモリ関係レシ スタ 24 3. システムクロックとクロック選択 28 3.. クロック系統とその配給 28 3.2. クロック元 29 3.3. クリスタル用低電力発振器 3 3.4. クリスタル用全振幅発振器 3 3.5. 低周波数クリスタル用発振器 3 3.6. 校正付き内蔵 C 発振器 32 3.7. 28kHz 内部発振器 32 3.8. 外部クロック信号 33 3.9. タイマ / カウンタ用発振器 33 3.. システムクロック出力緩衝部 33 3.. システムクロック前置分周器 33 3.2. クロック関係レシ スタ 34 4. PM - 電力管理と休止形態 35 4.. 概要 35 4.2. 休止形態種別 35 4.3. アイト ル動作 35 4.4. A/D 変換雑音低減動作 35 4.5. ハ ワータ ウン動作 36 4.6. ハ ワーセーフ 動作 36 4.7. スタンハ イ動作 36 4.8. 拡張スタンハ イ動作 36 4.9. 電力削減レシ スタ 36 4.. 消費電力の最小化 37 4.. 電力管理用レシ スタ 38 5. SCST - システム制御とリセット 4 5.. AV のリセット 4 5.2. リセット元 4 5.3. 電源 ON リセット 4 5.4. 外部リセット 4 5.5. 低電圧検出 (BOD) リセット 4 5.6. ウォッチト ック システムリセット 4 5.7. 内部基準電圧 42 5.8. ウォッチト ック タイマ 42 5.9. リセット関係レシ スタ 44 6. INT - 割り込み 46 6.. 割り込みヘ クタ 46 6.2. 割り込みヘ クタ移動関係レシ スタ 5 7. EXTINT - 外部割り込み 52 7.. ヒ ン変化割り込みタイミンク 52 7.2. 外部割り込み用レシ スタ 52 8. 入出力ホ ート 56 8.. 概要 56 8.2. 標準テ シ タル入出力としてのホ ート 56 8.3. 交換ホ ート機能 59 8.4. I/O ホ ート用レシ スタ 67 9. TC - 8 ヒ ットタイマ / カウンタ (PWM) 7 9.. 特徴 7 9.2. 概要 7 9.3. タイマ / カウンタのクロック 7 9.4. 計数器部 7 9.5. 比較出力部 72 9.6. 比較一致出力部 73 9.7. 動作種別 74 9.8. タイマ / カウンタのタイミンク 77 9.9. 8 ヒ ットタイマ / カウンタ 用レシ スタ 78 2. TC - 6 ヒ ットタイマ / カウンタ (PWM) 83 2.. 概要 83 2.2. 特徴 83 2.3. 構成図 83 2.4. 定義 84 2.5. 関係レシ スタ 84 2.6. 6 ヒ ットレシ スタのアクセス 85 2.7. タイマ / カウンタのクロック 87 2.8. 計数器部 87 2.9. 捕獲入力部 88 2.. 比較出力部 89 2.. 比較一致出力部 9 2.2. 動作種別 9 2.3. タイマ / カウンタのタイミンク 95 2.4. 6 ヒ ットタイマ / カウンタ 用レシ スタ 96 2. タイマ / カウンタ と の前置分周器 2 2.. 内部クロック元 2 2.2. 前置分周器リセット 2 2.3. 外部クロック元 2 2.4. 同期系 TC 前置分周器制御用レシ スタ 3 22. TC2-8 ヒ ットタイマ / カウンタ 2 (PWM, 非同期動作 ) 4 22.. 特徴 4 22.2. 概要 4 22.3. タイマ / カウンタのクロック 5 22.4. 計数器部 5 22.5. 比較出力部 6 22.6. 比較一致出力部 7 22.7. 動作種別 8 ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 3
22.8. タイマ / カウンタのタイミンク 22.9. タイマ / カウンタ 2 の非同期動作 2 22.. タイマ / カウンタ 2 の前置分周器 3 22.. 8 ヒ ットタイマ / カウンタ 2 用レシ スタ 4 23. SPI - 直列周辺インターフェース 2 23.. 特徴 2 23.2. 概要 2 23.3. SS ヒ ンの機能 23 23.4. テ ータ転送形式 24 23.5. SPI 用レシ スタ 25 24. USAT 27 24.. 特徴 27 24.2. 概要 27 24.3. 構成図 27 24.4. クロック生成 28 24.5. フレーム形式 29 24.6. USAT の初期化 3 24.7. テ ータ送信 - USAT 送信部 3 24.8. テ ータ受信 - USAT 受信部 32 24.9. 非同期受信 35 24.. 複数フ ロセッサ通信動作 37 24.. ホ ーレート設定例 38 24.2. USAT 用レシ スタ 4 25. USATSPI - USAT での SPI 動作 44 25.. 特徴 44 25.2. 概要 44 25.3. クロック生成 44 25.4. SPI テ ータ形態とタイミンク 44 25.5. フレーム形式 45 25.6. テ ータ転送 46 25.7. USAT での MSPIM と SPI の比較 47 25.8. MSPIM での USAT 用レシ スタ 47 26. TWI - 2 線直列インターフェース 48 26.. 特徴 48 26.2. 2 線直列インターフェースハ スの定義 48 26.3. テ ータ転送とフレーム形式 49 26.4. 複数主装置ハ スシステムの調停と同期 5 26.5. TWI 部の概要 5 26.6. TWI の使用法 53 26.7. 転送種別 55 26.8. 複数主装置システムでのハ ス競合と調停 65 26.9. TWI 用レシ スタ 66 27. AC - アナロク 比較器 69 27.. 概要 69 27.2. アナロク 比較器入力選択 69 27.3. アナロク 比較器用レシ スタ 69 28. ADC - A/D 変換器 72 28.. 特徴 72 28.2. 概要 72 28.3. 変換の開始 73 28.4. 前置分周と変換タイミンク 74 28.5. チャネル変更と基準電圧選択 76 28.6. 雑音低減機能 77 28.7. A/D 変換の結果 78 28.8. 温度測定 78 28.9. A/D 変換用レシ スタ 79 29. テ ハ ック WIE 内蔵テ ハ ック 機能 83 29.. 特徴 83 29.2. 概要 83 29.3. 物理インターフェース 83 29.4. ソフトウェア中断点 83 29.5. テ ハ ック WIEの制限 83 29.6. テ ハ ック WIE 用レシ スタ 84 3. フラッシュの自己フ ロク ラミンク - 48/V 85 3.. 概要 85 3.2. 自己フ ロク ラミンク でのフラッシュアト レス指定 85 3.3. 自己フ ロク ラミンク 用レシ スタ 89 3. BTLD - フ ートロータ 支援 (WW 自己フ ロク ラミンク ) - 88/V/68/V 9 3.. 特徴 9 3.2. 概要 9 3.3. フラッシュメモリの応用領域とフ ートロータ 領域 9 3.4. 書き中に読みが可能な領域と不能な領域 9 3.5. フ ートロータ 施錠ヒ ット 92 3.6. フ ートロータ フ ロク ラムへの移行 92 3.7. 自己フ ロク ラミンク でのフラッシュアト レス指定 93 3.8. フラッシュメモリの自己フ ロク ラミンク 93 3.9. フ ートロータ 関係レシ スタ 99 32. MEMPOG - メモリフ ロク ラミンク 2 32.. フ ロク ラムメモリとテ ータメモリ用施錠ヒ ット 2 32.2. ヒュース ヒ ット 22 32.3. 識票ハ イト 23 32.4. 校正ハ イト 23 32.5. ヘ ーシ 容量 23 32.6. 並列フ ロク ラミンク 24 32.7. 並列フ ロク ラミンク 手順 25 32.8. 直列フ ロク ラミンク 2 32.9. 直列フ ロク ラミンク 手順 2 33. 電気的特性 23 33.. 絶対最大定格 23 33.2. DC 特性 23 33.3. 速度勾配 24 33.4. クロック特性 24 33.5. システムとリセットの特性 25 33.6. SPI タイミンク 特性 26 33.7. 2 線直列インターフェース特性 27 33.8. A/D 変換器特性 28 33.9. 並列フ ロク ラミンク 特性 29 34. 代表特性 22 34.. 活動動作消費電流 22 34.2. アイト ル動作消費電流 223 34.3. 周辺機能部供給電流 225 34.4. ハ ワータ ウン動作消費電流 226 34.5. ハ ワーセーフ 動作消費電流 226 34.6. スタンハ イ動作消費電流 227 34.7. ヒ ンフ ルアッフ 227 34.8. ヒ ン駆動能力 229 34.9. ヒ ン閾値とヒステリシス 23 34.. 低電圧検出器 (BOD) 閾値とアナロク 比較器オフセット 233 34.. 内部発振器周波数 235 34.2. 周辺機能部消費電流 236 34.3. リセット消費電流とリセットハ ルス幅 238 35. レシ スタ要約 239 36. 命令要約 242 37. 外囲器情報 244 38. 障害情報 245 39. テ ータシート改訂履歴 247 ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 4
. 概要 Atmel AV コアは32 個の汎用レシ スタと豊富な命令群を兼ね備えています 32 個の全レシ スタはALU(Arithmetic Logic Unit) に直結され レシ スタ間命令はクロック周期で実行されます AV 構造は現状のCISC 型マイクロコントローラに対し 最大 倍の単位処理量向上効果があります ATmega48/V/88/V/68/Vは書き込み中読み出し可能な能力を持つ4K/8K/6Kハ イトの実装書き換え可能なフラッシュメモリと256/ 52/52ハ イトのEEPOM 52/K/Kハ イトのSAM 23 本の汎用入出力線 32 個の汎用レシ スタ 比較動作も含む柔軟な3つのタイマ / カウンタ 内部及び外部割り込み 設定変更可能な直列 USAT ハ イト志向の2 線直列インターフェース SPI 直列ホ ート 8(32ヒ ン外囲器 ), 6 (28ヒ ン外囲器) チャネルのヒ ットA/D 変換器 設定変更可能な内部発振器付きウォッチト ック タイマ ソフトウェアで選択できる6つの低消費動作機能を提供します アイト ル動作では動作を停止しますが SAM タイマ/ カウンタ SPIホ ート 割り込み機能は有効で動作を継続します ハ ワータ ウン動作ではレシ スタの内容は保護されますが 発振器が停止するため 以降のハート ウェアリセットか外部割り込みまで他の全機能を禁止 ( 無効に ) します ハ ワーセーフ 動作では非同期タイマ用発振器が動作を継続し テ ハ イスのその他が停止中であっても基準タイマの継続が許されます A/D 変換雑音低減動作ではA/D 変換中の切り替え雑音を最小とするために 非同期タイマとA/D 変換器を除く周辺機能とCPUが停止します スタンハ イ動作ではクリスタル発振子 / セラミック振動子用発振器が動作し 一方テ ハ イスのその他は休止します これは低消費電力と非常に速い起動の組み合わせを許します AtmelはAVマイクロコントローラに容量性接触釦 滑動器 輪の機能を組み込むためのQTouch ライフ ラリを提供します 特許権を持つ充電転移信号採取は強力な感知を提供し 接触キーの完全な反発運動報告を含み そしてキー事象の明白な検出のための隣接キー抑制 (AKS :Adjacent Key Suppression ) 技術を含みます 簡単に使えるQTouch Suiteツールチェーンはあなた自身の接触応用に対して調査 開発 そしてテ ハ ック を許します 本テ ハ イスはAtmelの高密度不揮発性メモリ技術を使用して製造されています 内蔵の実装書き換え (ISP) 可能なフ ロク ラム用フラッシュメモリは規定の不揮発性メモリ書き込み器 SPI 直列インターフェース経由 AVコア上フ ートフ ロク ラムの実行によって再書き込みができます フ ートフ ロク ラムは応用領域フラッシュメモリ内の応用フ ロク ラムの読み込みにどのインターフェースでも使用できます フ ート領域フラッシュメモリ内のソフトウェアは真の 書き込み中の読み出し可 動作により 応用領域フラッシュメモリ更新中も実行を継続します モノリシックチッフ 上の自己実装書き換え可能なフラッシュメモリと 8ヒ ットISC 型 CPUの組み合わせによるAtmel ATmega48/V/88/V/68/Vは多くの組み込み制御の応用に対して高度な柔軟性と対費用効果をもたらす強力なマイクロコントローラです ATmega48/V/88/V/68/V AVはCコンハ イラ マクロアセンフ ラ テ ハ ッカ シミュレータ インサーキットエミューレータ 評価キットを含む専用のフ ロク ラム及びシステム開発ツールで支援されます ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 5
2. 製品形態要約 表 2-. 製品形態要約とテ ハ イス比較 機能項目 ATmega48/V ATmega88/V ATmega68/V ヒ ン数 28/32 28/32 28/32 フラッシュメモリ容量 ( ハ イト ) 4K 8K 6K SAM 容量 ( ハ イト ) 52 K K EEPOM 容量 ( ハ イト ) 256 52 52 割り込みヘ クタの大きさ ( 命令語数 / ヘ クタ ) 2 入出力ヒ ン数 23 23 23 SPI TWI (I 2 C) USAT A/D 変換器 (ADC) ヒ ット 5ksps ヒ ット 5ksps ヒ ット 5ksps ADCチャネル数 8 8 8 アナロク 比較器 (AC) 8ヒ ットタイマ / カウンタ 2 2 2 6ヒ ットタイマ / カウンタ PWMチャネル数 4(8ヒ ット )+2(6ヒ ット) 4(8ヒ ット )+2(6ヒ ット) 4(8ヒ ット )+2(6ヒ ット) ATmega88/V と ATmega68/V は真の 書き込み中の読み出し可 自己フ ロク ラミンク 機構を支援します これは独立したフ ートロータ 領域で SPM 命令はその領域からだけ実行できます ATmega48/V では 書き込み中の読み出し可 動作は支援されず 独立したフ ートロータ 領域もありません SPM 命令はフラッシュメモリ全体で実行することができます ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 6
3. 注文情報 テ ハ イス 速度 (MHz) 電源電圧 注文コート ( 注 2) 外囲器 動作範囲 ATmega48V-PU 28P3 ATmega48V-AU ATmega48V-AU ( 注 4) 32A ATmega48V-MMU ( 注 3).8~5.5V ATmega48V-MMU ( 注 4) ATmega48V-MMH ( 注 5) 28M ATmega48V-MMH ( 注 4,5) ATmega48V-MU 32M-A ATmega48V-MU ( 注 4) ATmega48/V 工業用 (-4 ~85 ) ATmega48-2PU 28P3 ATmega48-2AU ATmega48-2AU ( 注 4) 32A ATmega48-2MMU 2 ( 注 3) 2.7~5.5V ATmega48-2MMU ( 注 4) ATmega48-2MMH ( 注 5) 28M ATmega48-2MMH ( 注 4,5) ATmega48-2MU ATmega48-2MU ( 注 4) 32M-A ATmega88V-PU 28P3 ATmega88V-AU ( 注 3).8~5.5V ATmega88V-AU ( 注 4) 32A ATmega88V-MU 32M-A ATmega88V-MU ( 注 4) ATmega88/V 工業用 (-4 ~85 ) ATmega88-2PU 32A ATmega88-2AU 2 ( 注 3) 2.7~5.5V ATmega88-2AU ( 注 4) 28P3 ATmega88-2MU ATmega88-2MU ( 注 4) 32M-A ATmega68V-PU 28P3 ATmega68V-AU ( 注 3).8~5.5V ATmega68V-AU ( 注 4) 32A ATmega68V-MU 32M-A ATmega68V-MU ( 注 4) ATmega68/V 工業用 (-4 ~85 ) ATmega68-2PU 28P3 ATmega68-2AU 2 ( 注 3) 2.7~5.5V ATmega68-2AU ( 注 4) 32A ATmega68-2MU ATmega68-2MU ( 注 4) 32M-A 注 : このテ ハ イスはウェハー ( チッフ 単体 ) 形状でも供給できます 最低数量と詳細な注文情報については最寄のAtmel 営業所へお問 い合わせください 注 2: 有害物質使用制限に関する欧州指令 (ohs 指令 ) 適合の鉛フリー製品 またハロケ ン化合物フリーで完全に安全です 注 3: 速度と電源電圧の関係については 速度勾配 をご覧ください 注 4: テーフ とリール 注 5: ニッケル ハ ラシ ウム 金 (NiPdAu) メッキ仕上げリート ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 7
28M 28P3 32A 32M-A 外囲器形式 28ハ ット 4 4 mm.45mmヒ ッチ 4 方向平板リート なし / 小リート 枠外囲器 (QFN/MLF) 28ヒ ン 3mil 幅フ ラスティック2 列直線外囲器 (PDIP) 32リート.mm 厚フ ラスティック4 方向平板外囲器 (TQFP) 32ハ ット 5 5 mm.5mmヒ ッチ 4 方向平板リート なし / 小リート 枠外囲器 (QFN/MLF) 関連リンク 24 頁の 速度勾配 ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 8
4. 構成図 図 4-. 構成図 テ ハ ック Wire OCD CPU SAM 並列 POG 直列 POG NVM フ ロク ラミンク フ ロク ラム用フラッシュメモリ XTAL/TOSC XTAL2/TOSC2 クロック生成校正付き 8MHz C 32.768kHz XOSC 6MHz 低電力 XOSC 外部クロック信号 28kHz 内部 OSC 電力管理とクロック制御 GPIO2~ EEPOM EEPOM インターフェース 入出力ホ ート PB7~ PC6~ PD7~ VCC ESET GND 電源監視 PO/BOD リセット ウォッチト ック タイマ 内部基準電圧 ADC7,6 PC5~ : AEF : PD7~ PC6~ PB7~ : PD3,2 : PD4 : PD6 : PD5 : PB,2 : PD5 : PB : PB3 : PD3 : ADC7~ AEF PCINT23~ INT, T OCA OCB OCA/B T ICP OC2A OC2B ADC EXTINT TC (8 ヒ ット ) TC (6 ヒ ット ) TC2 (8 ヒ ット, 非同期 ) AC USAT TWI SPI AN : PD6 AN : PD7 ADCMUX : ADC7,6 PC5~ XD : PD TXD : PD XCK : PD4 SDA : PC4 SCL : PC5 MISO : PB4 MOSI : PB3 SCK : PB5 SS : PB2 ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 9
5. ヒ ン配置 5.. ヒ ン接続図 5... PDIP28 PDIP28 (PCINT4/ESET) PC6 (PCINT6/XD) PD (PCINT7/TXD) PD (PCINT8/INT) PD2 (PCINT9/OC2B/INT) PD3 (PCINT2/XCK/T) PD4 VCC GND (PCINT6/XTAL/TOSC) PB6 (PCINT7/XTAL2/TOSC2) PB7 (PCINT2/OCB/T) PD5 (PCINT22/OCA/AIN) PD6 (PCINT23/AIN) PD7 (PCINT/CLKO/ICP) PB 2 3 4 5 6 7 8 9 2 3 4 28 27 26 25 24 23 22 2 2 9 8 7 6 5 PC5 (ADC5/SCL/PCINT3) PC4 (ADC4/SDA/PCINT2) PC3 (ADC3/PCINT) PC2 (ADC2/PCINT) PC (ADC/PCINT9) PC (ADC/PCINT8) GND AEF AVCC PB5 (SCK/PCINT5) PB4 (MISO/PCINT4) PB3 (MOSI/OC2A/PCINT3) PB2 (SS/OCB/PCINT2) PB (OCA/PCINT) 電源接地テ シ タル機能アナロク 機能フ ロク ラミンク テ ハ ック 検査発振器 / クリスタルヒ ン 5..2. QFN/MLF28 QFN/MLF28 QFN/MLF28 目印 PD2 (INT/PCINT8) PD (TXD/PCINT7) PD (XD/PCINT6) PC6 (ESET/PCINT4) PC5 (ADC5/SCL/PCINT3) PC4 (ADC4/SDA/PCINT2) PC3 (ADC3/PCINT) 電源接地テ シ タル機能アナロク 機能フ ロク ラミンク テ ハ ック 検査発振器 / クリスタルヒ ン (PCINT9/OC2B/INT) PD3 (PCINT2/XCK/T) PD4 VCC GND (PCINT6/XTAL/TOSC) PB6 (PCINT7/XTAL2/TOSC2) PB7 (PCINT2/OCB/T) PD5 2 3 4 5 6 7 28 27 26 25 24 23 22 ( 注 ) 8 9 2 3 4 2 2 9 8 7 6 5 PC2 (ADC2/PCINT) PC (ADC/PCINT9) PC (ADC/PCINT8) GND AEF AVCC PB5 (SCK/PCINT5) (PCINT22/OCA/AIN) PD6 (PCINT23/AIN) PD7 (PCINT/CLKO/ICP) PB (PCINT/OCA) PB (PCINT2/SS/OCB) PB2 (PCINT3/MOSI/OC2A) PB3 (PCINT4/MISO) PB4 注 : QFN/MLF 外囲器底面中央の大ハ ット は良好な機構的安定を保証するため GND に半田付けされるべきです ATmega48/V/ 88/V/ 68/V [ テ ータシート ]
5..3. TQFP32 と QFN/MLF32 TQFP32 QFN/MLF32 目印 PD2 (INT/PCINT8) PD (TXD/PCINT7) PD (XD/PCINT6) PC6 (ESET/PCINT4) PC5 (ADC5/SCL/PCINT3) PC4 (ADC4/SDA/PCINT2) PC3 (ADC3/PCINT) PC2 (ADC2/PCINT) 電源接地テ シ タル機能アナロク 機能フ ロク ラミンク テ ハ ック 検査発振器 / クリスタルヒ ン (PCINT9/OC2B/INT) PD3 (PCINT2/XCK/T) PD4 GND VCC GND VCC (PCINT6/XTAL/TOSC) PB6 (PCINT7/XTAL2/TOSC2) PB7 2 3 4 5 6 7 8 32 3 3 29 28 27 26 25 24 23 22 2 2 9 8 7 PC (ADC/PCINT9) PC (ADC/PCINT8) ADC7 GND AEF ADC6 AVCC PB5 (SCK/PCINT5) (PCINT2/OCB/T) PD5 (PCINT22/OCA/AIN) PD6 (PCINT23/AIN) PD7 (PCINT/CLKO/ICP) PB (PCINT/OCA) PB (PCINT2/SS/OCB) PB2 (PCINT3/MOSI/OC2A) PB3 (PCINT4/MISO) PB4 ( 注 ) 9 2 3 4 5 6 注 : QFN/MLF 外囲器底面中央の大ハ ット は良好な機構的安定を保証するため GND に半田付けされるべきです ATmega48/V/ 88/V/ 68/V [ テ ータシート ]
5.2. ヒ ン概要 5.2.. VCC テ シ タル電源ヒ ン 5.2.2. GND 接地ヒ ン 5.2.3. PB7~PB ( ホ ート B) XTAL/XTAL2/TOSC/TOSC2 ホ ートBは ( ヒ ット毎に選択される ) 内蔵フ ルアッフ 抵抗付きの8ヒ ットの双方向入出力ホ ートです ホ ートB 出力緩衝部は共に高い吐き出し / 吸い込み能力の対称駆動特性です 入力の時にフ ルアッフ 抵抗が有効の場合 外部的にLowへ引き込まれたホ ートBヒ ンにはソース電流が流れます リセット条件が有効になるとき クロックが動作していなくても ホ ートBヒ ンはHi-Zになります クロック選択ヒュース 設定に依存し PB6は発振器反転増幅器への入力や内部クロック操作回路の入力として使用されます クロック選択ヒュース 設定に依存し PB7は発振器反転増幅器からの出力として使用されます 校正付き内蔵 C 発振器がチッフ ( システム ) クロック元として使用される場合 非同期状態レシ スタ (ASS) の非同期動作 (AS2) ヒ ットが設定 () されると PB7,6は非同期タイマ / カウンタ2 用のTOSC2,ヒ ンとして使用されます 5.2.4. PC5~PC ( ホ ートC) ホ ートCは ( ヒ ット毎に選択される ) 内蔵フ ルアッフ 抵抗付きの7ヒ ットの双方向入出力ホ ートです ホ ートC 出力緩衝部は共に高い吐き出し / 吸い込み能力の対称駆動特性です 入力の時にフ ルアッフ 抵抗が有効の場合 外部的にLowへ引き込まれたホ ートCヒ ンにはソース電流が流れます リセット条件が有効になるとき クロックが動作していなくても ホ ートCヒ ンはHi-Zになります 5.2.5. PC6/ESET STDISBLヒュース がフ ロク ラム () されると PC6はI/Oヒ ンとして使用されます PC6の電気的特性がホ ートCの他のヒ ンのそれらと異なることに注意してください STDISBLヒュース が非フ ロク ラム () の場合 PC6はリセット入力として使用されます クロックが動作していなくても 最小ハ ルス幅より長いこのヒ ンのLowレヘ ルはリセットを生成します より短いハ ルスはリセットの生成が保証されません ホ ートCの各特殊機能は ホ ートCの交換機能 で詳しく述べられます 5.2.6. PD7~PD ( ホ ートD) ホ ートDは ( ヒ ット毎に選択される ) 内蔵フ ルアッフ 抵抗付きの8ヒ ットの双方向入出力ホ ートです ホ ートD 出力緩衝部は共に高い吐き出し / 吸い込み能力の対称駆動特性です 入力の時にフ ルアッフ 抵抗が有効の場合 外部的にLowへ引き込まれたホ ートDヒ ンにはソース電流が流れます リセット条件が有効になるとき クロックが動作していなくても ホ ートDヒ ンはHi-Zになります 5.2.7. AVCC AVCC は ADC7,6 ホ ート C(3~) と A/D 変換器用供給電圧 ( 電源 ) ヒ ンです 例え A/D 変換が使用されなくても 外部的に VCC へ接続されるべきです A/D 変換が使用される場合 VCC から低域通過濾波器を通して接続されるべきです ホ ート C(6~4) がテ シ タル供給電圧 ( 電源 :VCC) を使用することに注意してください 5.2.8. AEF AEFはA/D 変換器用アナロク 基準 ( 電圧 ) ヒ ンです 5.2.9. ADC7,6 (TQFP,QFN/MLF32のみ) TQFPとQFN/MLF32 外囲器でのADC7,ADC6はA/D 変換器のアナロク 入力として取り扱います これらのヒ ンはアナロク 供給電源から電力供給され ヒ ットADCチャネルとして扱われます ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 2
6. 入出力多重化 各ヒ ンは既定によって汎用入出力としてホ ートによって制御され 代わりに周辺機能のつに割り当てることもできます 下表はホ ート入出力ヒ ンに多重化される周辺機能信号を記述します 表 6-. ホ ート機能多重化ヒ ン番号 ADC T/C T/C ホ ートハ ット EXTINT PCINT OSC TQFP32/MLF32 MLF28 PDIP28 AC # # USAT TWI SPI 5 PD3 INT PCINT9 OC2B 2 2 6 PD4 PCINT2 T XCK 4 3 7 VCC 3 4 8 GND 6 - - VCC 5 - - GND 7 5 9 PB6 PCINT6 XTAL/TOSC 8 6 PB7 PCINT7 XTAL2/TOSC2 9 7 PD5 PCINT2 OCB T 8 2 PD6 PCINT22 AIN OCA 9 3 PD7 PCINT23 AIN 2 4 PB PCINT CLKO ICP 3 5 PB PCINT OCA 4 2 6 PB2 PCINT2 OCB SS 5 3 7 PB3 PCINT3 OC2A MOSI 6 4 8 PB4 PCINT4 MISO 7 5 9 PB5 PCINT5 SCK 8 6 2 AVCC 9 - - ADC6 ADC6 2 7 2 AEF 2 8 22 GND 22 - - ADC7 ADC7 23 9 3 PC PCINT8 ADC 24 2 24 PC PCINT9 ADC 25 2 25 PC2 PCINT ADC2 26 22 26 PC3 PCINT ADC3 27 23 27 PC4 PCINT2 ADC4 SDA 28 24 28 PC5 PCINT3 ADC5 SCL 29 25 PC6/ESET PCINT4 3 26 2 PD PCINT6 XD 3 27 3 PD PCINT7 TXD 32 28 4 PD2 INT PCINT8 ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 3
7. 資料 包括的なテ ータシート 応用記述 開発ツール群は http://www.atmel.com/avr でのタ ウンロート で利用可能です 8. テ ータ保持力 信頼性証明結果はテ ータ保持誤り率の反映を示し 2 年以上 /85 または 年以上 /25 で PPM よりずっと小さな値です 9. コート 例について この資料はテ ハ イスの様々な部分の使用法を手短に示す簡単なコート 例を含みます これらのコート 例はアセンフ ルまたはコンハ イルに先立ってテ ハ イス定義ヘッタ ファイルがインクルート されると仮定します 全てのCコンハ イラ製造業者がヘッタ ファイル内にヒ ット定義を含めるとは限らず またCでの割り込みの扱いがコンハ イラに依存することに注意してください より多くの詳細についてはCコンハ イラの資料で確認してください これらのコート 例はアセンフ ルまたはコンハ イルに先立ってテ ハ イス定義ファイルがインクルート されることが前提です 拡張 I/O 領域に配置した I/Oレシ スタに対し IN, OUT, SBIS, SBIC, CBI, SBI 命令は拡張 I/O 領域へのアクセスを許す命令に置き換えられなければなりません 代表的にはSBS, SBC, SB, CB 命令と組み合わせたLDS, STS 命令です. 容量性接触感知.. QTouchライフ ラリ Atmel のQTouch ライフ ラリはAtmelの殆どのAV マイクロコントローラ上の接触感知インターフェース用の解決策を使用するための単一物を提供します QTouchライフ ラリはAtmel QTouchとAtmel QMatrix 採取法用の支援を含みます 接触感知はQTouchライフ ラリをリンクすることによってどの応用にも容易に追加されます これは接触チャネルと感知器を定義するために簡単なAPIの組を用いて行われ そしてチャネル情報を取得して接触感知器の状態を決めるためにAPIを呼び出します QTouchライフ ラリは無料で以下の場所のAtmelのウェフ サイトからタ ウンロート することができます http://www.atmel.com/technologies/touch/ より多くの情報と実装の詳細についてはAtmelのウェフ サイトからも入手可能なQTouchライフ ラリ使用者の手引きを参照してください ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 4
. AV CPU コア.. 概要 ここでは一般的な AV コア構造について説明します この CPU コアの主な機能は正しいフ ロク ラム実行を保証することです 従って CPU はメモリアクセス 計算実行 周辺制御 割り込み操作ができなければなりません 最大効率と平行処理のため AVはフ ロク ラムとテ ータに対してメモリとハ スを分離するハーハ ート 構造を使用します フ ロク ラムメモリ内の命令は単一段のハ イフ ラインで実行されます 命令の実行中に次の命令がフ ロク ラムメモリから事前取得されます この概念は全部のクロック周期で命令実行を可能にします フ ロク ラムメモリは実装書き換え可能なフラッシュメモリです 高速レシ スタファイルはクロック周期アクセスの32 個の8ヒ ット長汎用レシ スタを含みます これはクロック周期 ALU(Arithmetic Logic Unit) 操作を許します 代表的なALU 操作では2つのオヘ ラント がレシ スタファイルからの出力で クロック周期内でその操作が実行され その結果がレシ スタファイルに書き戻されます 32 個中の6つのレシ スタは効率的なアト レス計算ができるテ ータ空間アト レス指定用に3つの6ヒ ット長間接アト レスホ インタ用レシ スタとして使用されます これらアト レスホ インタのつはフ ロク ラム用フラッシュメモリ内の定数表参照用アト レスホ インタとしても使用できます これら 6ヒ ット長付加機能レシ スタはX,Y,Zレシ スタで 本項内で後述されます ALUはレシ スタ間またはレシ スタと定数間の算術及び論理操作を支援します 単一レシ スタ操作もALUで実行できます 算術演算操作後 操作結果についての情報を反映するためにステータスレシ スタ (SEG) が更新されます フ ロク ラムの流れは条件 / 無条件分岐や呼び出し命令によって提供され 全アト レス空間を直接アト レス指定できます AV 命令の多くは6ヒ ット語 ( ワート ) 形式です 全てのフ ロク ラムメモリのアト レスは ( 訳注 : 定数のみを除き )6または32ヒ ット長命令を含みます 図 -. AV 基本構造の構成図 スタックホ インタ レシ スタファイル 3 (ZH) 3 (ZL) 29 (YH) 28 (YL) 27 (XH) 26 (XL) 25 24 23 22 2 2 9 8 7 6 5 4 3 2 9 8 7 6 5 4 3 2 フ ロク ラムカウンタ フ ロク ラム用フラッシュメモリ 命令レシ スタ 命令復号 テ ータメモリ ステータスレシ スタ ALU フ ロク ラム用フラッシュメモリ空間はフ ートフ ロク ラム領域と応用フ ロク ラム領域の2つに分けられます どちらの領域にも書き込み禁止や読み書き防止用の専用施錠ヒ ットがあります 応用フラッシュメモリ領域内に書き込むSPM 命令はフ ートフ ロク ラム領域内に属さ ( 存在し ) なければなりません 割り込みやサフ ルーチン呼び出し中 戻りアト レスを示すフ ロク ラムカウンタ (PC) はスタックに保存されます スタックは一般的なテ ータ用 SAM 上に実際には割り当てられ 従ってスタック容量は全 SAM 容量とSAM 使用量でのみ制限されます 全ての使用者フ ロク ラムはリセット処理ルーチンで ( サフ ルーチン呼び出しや割り込みが実行される前に ) スタックホ インタ (SP) を初期化しなければなりません SPはI/O 空間で読み書きアクセスが可能です テ ータ用 SAMはAV 構造で支援される5つの異なるアト レス指定種別を通して容易にアクセスできます AV 構造に於けるメモリ空間は全て直線的な普通のメモリ配置です 柔軟な割り込み部にはI/O 空間の各制御レシ スタとステータスレシ スタ (SEG) の特別な全割り込み許可 (I) ヒ ットがあります 全ての割り込みは割り込みヘ クタ表に個別の割り込みヘ クタを持ちます 割り込みには割り込みヘ クタ表の位置に従う優先順があります 下位側割り込みヘ クタアト レスが高い優先順位です I/Oメモリ空間は制御レシ スタ SPI 他のI/O 機能としてCPU 周辺機能用の64アト レスを含みます I/Oメモリは直接またはレシ スタファイルの次のテ ータ空間位置 $2~$5Fとしてアクセスできます 加えて 本テ ハ イスはST/STS/STDとLD/LDS/LDD 命令だけが使用できるSAM 内の $6~$FFに拡張 I/O 空間を持ちます.2. ALU (Arithmetic Logic Unit) 高性能なAVのALUは32 個の全汎用レシ スタとの直結で動作します 汎用レシ スタ間または汎用レシ スタと即値間の演算操作は単一クロック周期内で実行されます ALU 操作は算術演算 論理演算 ヒ ット操作の3つの主な種類に大別されます 符号付きと符号なし両方の乗算と固定小数点形式を支援する乗算器 ( 乗算命令 ) も提供する構造の実装 ( 製品 ) もあります 詳細記述については 命令要約 章をご覧ください 関連リンク 242 頁の 命令要約 ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 5
.3. ステータスレシ スタ ステータスレシ スタは最も直前に実行した演算命令の結果についての情報を含みます この情報は条件処理を行うためのフ ロク ラムの流れ変更に使用できます ステータスレシ スタは 命令一式参考書 で詳述したように 全てのALU 操作後 更新されます これは多くの場合でそれ用の比較命令使用の必要をなくし 高速でより少ないコート に帰着します ステータスレシ スタは割り込み処理ルーチン移行時の保存と割り込みからの復帰時の回復 ( 復帰 ) が自動的に行われません これはソフトウェアによって扱われなければなりません.3.. SEG - ステータスレシ スタ (Status egister) LD 系とST 系の命令を使用し テ ータ空間としてI/Oレシ スタをアクセスする時は 提供された変位が使用されなければなりません I/O 特定命令のINとOUTを使用する時は この変位が $2で減算され I/Oアト レスの変位は $~$3F 内になります 名称 : SEG 変位 : $5F ($3F) リセット : $ 特質 : I/O 特定命令でI/Oレシ スタとしてアクセスする時の変位アト レスは $3Fです ヒ ット アクセス種別リセット値 7 6 5 4 3 2 I T H S V N Z C /W /W /W /W /W /W /W /W ヒ ット7 - I : 全割り込み許可 (Global Interrupt Enable) 全割り込み許可ヒ ットは割り込みが許可されるために設定 () されなければなりません その時に個別割り込み許可制御は独立した制御レシ スタで行われます 全割り込み許可ヒ ットが解除 () されると 個別割り込み許可設定に拘らず どの割り込みも許可されません I ヒ ットは割り込みが起こった後にハート ウェアによって解除 () され 後続の割り込みを許可するために ETI 命令によって設定 () されます Iヒ ットは 命令一式参考書 で記述されるようにSEIやCLI 命令で応用 ( フ ロク ラム ) によって設定 () や解除 () もできます ヒ ット6 - T : ヒ ット変数 (Bit Copy Storage) ヒ ット複写命令 BLD(Bit LoaD) とBST(Bit STore) は操作したヒ ットの転送元または転送先として このTヒ ットを使用します レシ スタファイルのレシ スタからのヒ ットはBST 命令によってTに複写でき Tのヒ ットはBLD 命令によってレシ スタファイルのレシ スタ内のヒ ットに複写できます ヒ ット5 - H : ハーフキャリーフラク (Half Carry Flag) ハーフキャリー (H) フラク はいくつかの算術操作でのハーフキャリーを示します ハーフキャリーフラク はBCD 演算に有用です 詳細情報については 命令要約 記述をご覧ください ヒ ット4 - S : 符号 (Sign Bit, S= N Ex-O V) Sフラク は常に負 (N) フラク と2の補数溢れ (V) フラク の排他的論理和です 詳細情報については 命令要約 記述をご覧ください ヒ ット3 - V : 2の補数溢れフラク (2's Complement Overflow Flag) 2の補数溢れ (V) フラク は2の補数算術演算を支援します 詳細情報については 命令要約 記述をご覧ください ヒ ット2 - N : 負フラク (Negative Flag) 負 (N) フラク は算術及び論理操作での負の結果 (MSB=) を示します 詳細情報については 命令要約 記述をご覧ください ヒ ット - Z : セ ロフラク (Zero Flag) セ ロ (Z) フラク は算術及び論理操作でのセ ロ () の結果を示します 詳細情報については 命令要約 記述をご覧ください ヒ ット - C : キャリーフラク (Carry Flag) キャリー (C) フラク は算術及び論理操作でのキャリー ( またはホ ロー ) を示します 詳細情報については 命令要約 記述をご覧ください ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 6
.4. 汎用レシ スタファイル このレシ スタファイルはAVの増強したISC 命令群用に最適化されています 必要な効率と柔軟性を達成するために 次の入出力機構がレシ スタファイルによって支援されます つの8ヒ ット出力オヘ ラント とつの8ヒ ットの結果入力 2つの8ヒ ット出力オヘ ラント とつの8ヒ ットの結果入力 2つの8ヒ ット出力オヘ ラント とつの6ヒ ットの結果入力 つの6ヒ ット出力オヘ ラント とつの6ヒ ットの結果入力レシ スタファイルを操作する殆どの命令は全てのレシ スタに直接アクセスし それらの殆どは単一周期命令です 図で示されるように各レシ スタは使用者テ ータ空間の最初の32 位置へ直接配置することで それらはテ ータメモリアト レスも割り当てられます 例え物理的にSAM 位置として実装されていなくても X,Y,Z レシ スタ ( ホ インタ ) がレシ スタファイル内のどのレシ スタの指示にも設定できるように このメモリ構成は非常に柔軟なレシ スタのアクセスを提供します 図 -2. AV CPU 汎用レシ スタ構成図 7 アト レス $ $ 2 $2 汎用レシ スタファイル ~ 3 4 5 6 7 ~ 26 27 28 29 3 3 $D $E $F $ $ $A $B $C $D $E $F X レシ スタ Y レシ スタ Z レシ スタ 下位ハ イト上位ハ イト下位ハ イト上位ハ イト下位ハ イト上位ハ イト.4.. Xレシ スタ, Yレシ スタ, Zレシ スタ 26~3レシ スタには通常用途の使用にいくつかの追加機能があります これらのレシ スタはテ ータ空間の間接アト レス指定用の6ヒ ットアト レスホ インタです 3つのX,Y,Z 間接アト レスレシ スタは図で記載したように定義されます 種々のアト レス指定種別で これらのアト レスレシ スタは固定変位 自動増加 自動減少としての機能を持ちます ( 詳細については 命令一式参考書 をご覧ください ) 関連リンク 242 頁の 命令要約 図 -3. X,Y,Zレシ スタ構成図 5 XH ( 上位 ) XL ( 下位 ) X レシ スタ 7 27 7 26 5 YH ( 上位 ) YL ( 下位 ) Y レシ スタ 7 29 7 28 5 ZH ( 上位 ) ZL ( 下位 ) Z レシ スタ 7 3 7 3.5. スタックホ インタスタックは主に一時テ ータの保存 局所変数の保存 割り込みとサフ ルーチン呼び出し後の戻りアト レスの保存に使用されます スタックは高位メモリから低位メモリへ伸長するように実行されます スタックホ インタレシ スタは常にこのスタックの先頭 ( 訳注 : 次に使用されるべき位置 ) を指し示します スタックホ インタはサフ ルーチンや割り込みのスタックが配置されるテ ータSAMのスタック領域を指し示します スタックPUSH 命令はスタックホ インタを減らします テ ータSAM 内のスタック空間はサフ ルーチン呼び出しの実行や割り込みの許可の何れにも先立ってフ ロク ラムによって定義されなければなりません 初期スタックホ インタ値は内部 SAMの最終アト レスに等しく スタックホ インタはSAMの先頭以上に設定されなければなりません スタックホ インタの詳細については表をご覧ください 表 -. スタックホ インタ命令命令 スタックホ インタ 内容 PUSH - テ ータがスタック上に押し込まれます CALL,ICALL,CALL -2 サフ ルーチン呼び出しまたは割り込みでの戻りアト レスがスタック上に押し込まれます POP + テ ータがスタックから引き出されます ET,ETI +2 サフ ルーチンまたは割り込みからの復帰での戻りアト レスがスタックから引き出されます AV のスタックホ インタは I/O 空間内の 2 つの 8 ヒ ットレシ スタとして実装されます 実際に使用されるヒ ット数は ( そのテ ハ イス ) 実装に依存します SPL だけが必要とされる程に小さい AV 構造の実装 ( テ ハ イス ) のテ ータ空間もあることに注意してください その場合 SPH レシ スタは存在しません ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 7
.5.. SPH - スタックホ インタ上位ハ イト (Stack Pointer High byte) LD 系とST 系の命令を使用し テ ータ空間としてI/Oレシ スタをアクセスする時は 提供された変位が使用されなければなりません I/O 特定命令のINとOUTを使用する時は この変位が $2で減算され I/Oアト レスの変位は $~$3F 内になります 名称 : SPH 変位 : $5E ($3E) リセット : AMENDの上位ハ イト (ATmega48/V=$2 ATmega88/V/68/V=$4) 特質 : I/O 特定命令でI/Oレシ スタとしてアクセスする時の変位アト レスは $3Eです ヒ ット アクセス種別リセット値 7 6 5 4 3 2 - - - - - SP~8, SPH2~ /W /W /W // // ヒ ット2~ - SP~8 : スタックホ インタ上位ハ イト値 (Stack Pointer high byte value) SPHとSPLはSPに組み合わされます SPH2~はSP~8を意味します ATmega48/VでのSPは無効です.5.2. SPL - スタックホ インタ下位ハ イト (Stack Pointer Low byte) LD 系とST 系の命令を使用し テ ータ空間としてI/Oレシ スタをアクセスする時は 提供された変位が使用されなければなりません I/O 特定命令のINとOUTを使用する時は この変位が $2で減算され I/Oアト レスの変位は $~$3F 内になります 名称 : SPL 変位 : $5D ($3D) リセット : AMENDの下位ハ イト ($FF) 特質 : I/O 特定命令でI/Oレシ スタとしてアクセスする時の変位アト レスは $3Dです ヒ ット アクセス種別リセット値 7 6 5 4 3 2 SP7~, SPL7~ /W /W /W /W /W /W /W /W ヒ ット7~ - SP7~ : スタックホ インタ下位ハ イト値 (Stack Pointer low byte value) SPHとSPLはSPに組み合わされます SPL7~はSP7~を意味します.6. 命令実行タイミンク 本項は命令実行の一般的なアクセスタイミンク の概念を記述します AV CPUはチッフ ( テ ハ イス ) 用に選択したクロック元から直接的に生成したCPUクロック (clkcpu) によって駆動されます 内部クロック分周は使用されません 右図はハーハ ート 構造と高速アクセスレシ スタファイルの概念によって可能とされる並列の命令取得と命令実行を示します これは機能対費用 機能対クロック 機能対電源部に関する好結果と対応するMHzあたりMIPS を達成するための基本的なハ イフ ラインの概念です 右図はレシ スタファイルに対する内部タイミンク の概念を示します 単一クロック周期で2つのレシ スタオヘ ラント を使用するALU 操作が実行され その結果が転送先レシ スタへ書き戻されます 図 -4. 命令の取得と実行の並列動作 CPUクロック clkcpu 初回命令取得 初回命令実行 / 第 2 命令取得 第 2 命令実行 / 第 3 命令取得第 3 命令実行 / 第 4 命令取得 図 -5. 周期 ALU 命令 CPUクロック clkcpu 総合実行時間レシ スタオヘ ラント 取得 ALU 演算実行結果書き戻し T T2 T3 T4 T T2 T3 T4 ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 8
.7. リセットと割り込みの扱い AVは多くの異なる割り込み元を提供します これらの割り込みと独立したリセットヘ クタ各々はフ ロク ラムメモリ空間内に独立したフ ロク ラムヘ クタを持ちます 全ての割り込みは割り込みを許可するために ステータスレシ スタ (SEG) の全割り込み許可 (I) ヒ ットと共に論理 が書かれなければならない個別の許可ヒ ットを割り当てられます BLB2またはBLB2 フ ート施錠ヒ ットがフ ロク ラム () されると フ ロク ラムカウンタ値によっては割り込みが自動的に禁止されるかもしれません この特質はソフトウェア保護を改善します 既定でのフ ロク ラムメモリ空間の最下位アト レスはリセットと割り込みヘ クタとして定義されます 下位側アト レスがより高い優先順位です リセットが最高優先順位で次が外部割り込み要求 (INT) です 割り込みヘ クタはMCU 制御レシ スタ (MCUC) の割り込みヘ クタ選択 (IVSEL) ヒ ットの設定 () によってフ ートフラッシュ領域先頭へ移動できます リセットヘ クタもBOOTSTヒュース のフ ロク ラム () によってフ ートフラッシュ領域先頭へ移動できます 割り込みが起こると全割り込み許可 (I) ヒ ットが解除 () され 全ての割り込みは禁止されます 使用者ソフトウェアは多重割り込みを許可するため 全割り込み許可 (I) ヒ ットへ論理 を書けます その後全ての許可した割り込みが現在の割り込みルーチンで割り込めます 全割り込み許可 (I) ヒ ットは割り込みからの復帰 (ETI) 命令が実行されると 自動的に設定 () されます 根本的に2つの割り込み形式があります つ目の形式は割り込み要求フラク を設定 (I) する事象によって起動されます これらの割り込みでは割り込み処理ルーチンを実行するために フ ロク ラムカウンタは対応する現実の割り込みヘ クタを指示し ハート ウェアが対応する割り込み要求フラク を解除 () します 割り込み要求フラク は解除 () されるべきフラク のヒ ット位置へ論理 を書くことによっても解除 () できます 対応する割り込み許可ヒ ットが解除 () されている間に割り込み条件が起こると 割り込み要求フラク が設定 () され 割り込みが許可されるか またはこのフラク がソフトウェアによって解除 () されるまで記憶 ( 保持 ) されます 同様に 全割り込み許可 (I) ヒ ットが解除 () されている間につまたはより多くの割り込み条件が起こると 対応する割り込み要求フラク が設定 () されて全割り込み許可 (I) ヒ ットが設定 () されるまで記憶され その (I=) 後で優先順に従って実行されます 2つ目の割り込み形式は割り込み条件が存在する限り起動し ( 続け ) ます これらの割り込みは必ずしも割り込み要求フラク を持っているとは限りません 割り込みが許可される前に割り込み条件が消滅すると この割り込みは起動されません AVが割り込みから抜け出すと常に主フ ロク ラムへ戻り 何れかの保留割り込みが扱われる前につ以上の命令を実行します ステータスレシ スタ (SEG) は割り込みルーチンへ移行時の保存も 復帰時の再設定も自動的に行われません これはソフトウェアによって扱われなければなりません 割り込みを禁止するためにCLI 命令を使用すると 割り込みは直ちに禁止されます CLI 命令と同時に割り込みが起こっても CLI 命令後に割り込みは実行されません 次例は時間制限 EEPOM 書き込み手順中に割り込みを無効とするために これがどう使用できるかを示します アセンフ リ言語フ ロク ラム例 IN 6,SEG ; ステータスレシ スタを保存 CLI ;EEPOM 書き込み手順中割り込み禁止 SBI EEC,EEMPE ;EEPOM 主書き込み許可 SBI EEC,EEPE ;EEPOM 書き込み開始 OUT SEG,6 ; ステータスレシ スタを復帰 C 言語フ ロク ラム例 char cseg; /* ステータスレシ スタ保存変数定義 */ cseg = SEG; /* ステータスレシ スタを保存 */ disable_interrupt(); /* EEPOM 書き込み手順中割り込み禁止 */ EEC = (<<EEMPE); /* EEPOM 主書き込み許可 */ EEC = (<<EEPE); /* EEPOM 書き込み開始 */ SEG = cseg: /* ステータスレシ スタを復帰 */ 注 : コート 例について を参照してください 割り込みを許可するために SEI 命令を使用すると 次例で示されるようにどの保留割り込みにも先立って SEI 命令の次の命令が実行されます アセンフ リ言語フ ロク ラム例 SEI ; 全割り込み許可 SLEEP ; 休止形態移行 ( 割り込み待ち ) C 言語フ ロク ラム例 enable_interrupt(); /* 全割り込み許可 */ sleep(); /* 休止形態移行 ( 割り込み待ち ) */ 注 : SLEEP 命令までは割り込み禁止 保留割り込み実行前に休止形態へ移行します 注 : コート 例について を参照してください 関連リンク 2 頁の MEMPOG - メモリフ ロク ラミンク 9 頁の BTLD - フ ートロータ 支援 (WW 自己フ ロク ラミンク ) ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 9
.7.. 割り込み応答時間 許可した全てのAV 割り込みに対する割り込み実行応答は最小 4クロック周期です 4クロック周期後 実際の割り込み処理ルーチンに対するフ ロク ラムヘ クタアト レスが実行されます この4クロック周期時間中にフ ロク ラムカウンタ (PC) がスタック上に保存 ( フ ッシュ ) されます このヘ クタは標準的に割り込み処理ルーチンへの無条件分岐で この分岐は3( 訳補 : これはJMP 命令 =3を想定 JMP 命令の場合は2) クロック周期要します 複数周期命令実行中に割り込みが起こると その割り込みが扱われる前に この命令が完了されます MCUが休止形態の時に割り込みが起こると 割り込み実行応答時間は4クロック周期増やされます この増加は選択した休止形態からの起動時間に加えてです 割り込み処理ルーチンからの復帰は4クロック周期要します これらの4クロック周期中 フ ロク ラムカウンタ (PC:2ハ イト) がスタックから取り戻され ( ホ ッフ ) スタックホ インタは増加され (+2) ステータスレシ スタ (SEG) の全割り込み許可 (I) ヒ ットが設定 () されます ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 2
2. AV のメモリ 2.. 概要 本項は本テ ハ イスの各種メモリを記述します AV 構造にはフ ロク ラムメモリ空間とテ ータメモリ空間の 2 つの主なメモリ空間を持ちます 加えて本テ ハ イスはテ ータ保存用 EEPOM メモリが特徴です 全てのメモリ空間は一般的な直線的アト レスです 2.2. 実装書き換え可能なフ ロク ラム用フラッシュメモリ ATmega48/V/88/V/68/Vはフ ロク ラム保存用に実装書き換え可能な4/8/6Kハ イトのフラッシュメモリをチッフ 上に含みます 全てのAV 命令が6または32ヒ ット幅のため フラッシュメモリは2/4/8K 6ヒ ットとして構成されます ソフトウェア保護のため フラッシュフ ロク ラムメモリ空間はATmega88/V/68/Vでフ ートフ ロク ラム領域と応用フ ロク ラム領域の2つに分けられます フラッシュメモリは最低, 回の消去 / 書き込み回数の耐久性があります ATmega48/V/88/V/68/Vのフ ロク ラムカウンタ (PC) は/2/ 3ヒ ット幅 故に2/4/8Kフ ロク ラムメモリ位置のアト レス指定です フ ートフ ロク ラム領域の操作と関係するソフトウェア保護用フ ート施錠ヒ ットは 自己フ ロク ラミンク - ATmega48/V と BTLD - フ ートロータ (WW 自己フ ロク ラミンク ) - ATmega88/V/68/V で詳細に記述されます SPIヒ ンを使用するフラッシュテ ータ直列書き込みの記述については MEMPOG - メモリフ ロク ラミンク を参照してください 定数表はフ ロク ラム用メモリ取得 (LPM) 命令を使用して全てのフ ロク ラムメモリアト レス空間に配置することができます 命令の取得と実行のタイミンク 図は 命令実行タイミンク で示されます 図 2-. ATmega48/V フ ロク ラムメモリ配置図 $ 応用フ ロク ラム用フラッシュメモリ $7FF 関連リンク 9 頁の BTLD - フ ートロータ 支援 (WW 自己フ ロク ラミンク ) 2 頁の MEMPOG - メモリフ ロク ラミンク 8 頁の 命令実行タイミンク 図 2-2. ATmega88/V/68/V フ ロク ラムメモリ配置図 $ 応用フ ロク ラム用フラッシュメモリ フ ートフ ロク ラム用フラッシュメモリ - 変位付き間接動作はYまたはZレシ スタで与えられる基準アト レスからの63アト レス位置に届きます 間接 - レシ スタファイル内の26~3レシ スタは間接アト レス指定ホ インタ用レシ スタが特徴です 事前減少付き間接 - ( 使用される )X,Y,Zアト レスレシ スタが減少 (-) されます 事後増加付き間接 - ( 使用される )X,Y,Zアト レスレシ スタが増加 (+) されます $FFF/$FFF 2.3. テ ータ用 SAMメモリ下図は本テ ハ イスのSAMメモリ構成方法を示します 本テ ハ イスはINやOUT 命令で予約した64 位置で支援されるよりも多くの周辺機能部を持つ複合マイクロコントローラです SAM( テ ータ空間 ) 内 $6~$FFの拡張 I/O 空間に対してはLD/LDS/LDDとST/STS/STD 命令だけが使用できます 下位 768/28/28テ ータメモリ位置はレシ スタファイル I/Oメモリ 拡張 I/Oメモリ テ ータ用内蔵 SAMに充てます 先頭の32 位置はレシ スタファイル 次の64 位置は標準 I/Oメモリ その次の6 位置は拡張 I/Oメモリ そして次の52/24/24 位置はテ ータ用内蔵 SAMに充てます 5つの異なるアト レス指定種別でテ ータメモリ ( 空間 ) を網羅します 図 2-3. テ ータメモリ配置図 直接 IN/OUT LD/ST 系 - 直接アト レス指定はテ ータ空間全体に届きます レシ スタファイル $ ~ 変位付き間接 (32 8) $F $ $2 ~ ~ $3F $5F I/Oレシ スタ (64 8) 拡張 I/Oレシ スタ (6 8) 内蔵 SAM (52/K/K 8) $FF $ ~ $2FF/4FF/4FF 本テ ハ イスの 32 個の汎用レシ スタ 64 個の I/O レシ スタ 6 個の拡張 I/O レシ スタ 52/K/K ハ イトのテ ータ用内蔵 SAM はこれら全てのアト レス指定種別を通して全部アクセスできます $6 ~ ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 2
2.3.. テ ータメモリアクセスタイミンク テ ータ用内蔵 SAMアクセスは右図で記載されるように2clkCPU 周期で実行されます ( 訳注 ) 内蔵 SAMのアクセスを含む代表的な命令はT,T2の 2 周期で実行され Tで対象アト レスを取得 /( 算出 )/ 確定し T2で実際のアクセスが行われます 後続する (T) は次の命令のTです 図 2-4. テ ータ用内蔵 SAMアクセス周期 T T2 (T) CPUクロック clkcpu アト レス 直前のアト レス 有効アト レス 書き込み読み込み テ ータ W テ ータ D 2.4. テ ータ用 EEPOMメモリ ATmega48/V/88/V/68/Vは256/52/52ハ イトのテ ータ用 EEPOMを含みます それは単一ハ イトが読み書きできる分離したテ ータ空間として構成されます EEPOMは最低, 回の消去 / 書き込み回数の耐久性があります CPUとEEPOM 間のアクセスは以降の EEPOMアト レスレシ スタ EEPOMテ ータレシ スタ EEPOM 制御レシ スタで詳細に記述されます SPIまたは並列フ ロク ラミンク でのEEPOMフ ロク ラミンク の詳細な記述は関連リンクをご覧ください 関連リンク 2 頁の MEMPOG - メモリフ ロク ラミンク 2.4.. EEPOMアクセス EEPOMアクセスレシ スタはI/O 空間でアクセス可能です EEPOM 書き込み ( 訳注 : 原文はアクセス ) 時間は表 2-2. で与えられます ( 書き込みは ) 自己タイミンク 機能ですが 使用者ソフトウェアは次ハ イトが書ける時を検知してください 使用者コート がEEPOMに書く命令を含む場合 いくつかの予防処置が取られねばなりません 厳重に濾波した電源では電源投入 / 切断でVCCが緩やかに上昇または下降しそうです これはテ ハ イスが何周期かの時間 使用されるクロック周波数に於いて最小として示されるより低い電圧で走行する原因になります これらの状態で問題を避ける方法の詳細については以下の EEPOMテ ータ化けの防止 を参照してください 予期せぬEEPOM 書き込みを防止するため特別な書き込み手順に従わなければなりません この詳細についてはEEPOM 制御レシ スタの説明と 非分離ハ イト書き込み と 分離ハ イト書き込み を参照してください ( 訳注 : 本行内容追加 ) EEPOMが読まれると CPUは次の命令が実行される前に4クロック周期停止されます EEPOMが書かれると CPUは次の命令が実行される前に2クロック周期停止されます 2.4.2. EEPOMテ ータ化けの防止低 VCCの期間中 正しく動作するための供給電圧がCPUとEEPOMに対して低すぎるためにEEPOMテ ータが化け得ます これらの問題はEEPOMを使用する基板段階の装置と同じで 同じ設計上の解決策が適用されるべきです EEPOMテ ータ化けは電圧が低すぎる時の2つの状態によって起こされ得ます つ目として EEPOMへの通常の書き込み手順は正しく動作するための最低電圧が必要です 2つ目として 供給電圧が低すぎると CPU 自身が命令を間違って実行し得ます EEPOMテ ータ化けは次の推奨設計によって容易に避けられます 不充分な供給電源電圧の期間中 AVのESETを活性 (Low) に保ってください これは内蔵低電圧検出器 (BOD) を許可することによって行えます 内蔵 BODの検出電圧が必要とした検出電圧と一致しない場合 外部低 VCCリセット保護回路が使用できます 書き込み動作実行中にリセットが起こると この書き込み操作は供給電源電圧が充分ならば ( 継続 ) 完了されます 2.5. I/Oメモリ ( レシ スタ ) 本テ ハ イスのI/O 空間定義は レシ スタ要約 で示されます テ ハ イスの全てのI/Oと周辺機能はI/O 空間に配置されます 全てのI/O 位置はI/O 空間と32 個の汎用作業レシ スタ間のテ ータ転送を行うLD/LDS/LDD 命令とST/STS/STD 命令によってアクセスされます アト レス範囲 $~$F 内のI/Oレシ スタはSBI 命令とCBI 命令の使用で直接的にヒ ットアクセス可能です これらのレシ スタではSBISとSBIC 命令の使用によって単一ヒ ット値が検査できます I/O 指定命令 INと OUTを使用するとき I/Oアト レス $~$3Fが使用されなければなりません LD 命令とST 命令を使用し テ ータ空間としてI/Oレシ スタをアクセスするとき これらのアト レスに $2が加算されなければなりません 本テ ハ イスはINやOUT 命令で予約した64 位置で支援されるより多くの周辺機能部を持つ複合マイクロコントローラです SAM( テ ータ空間 ) 内 $6~$FFの拡張 I/O 領域に対してはLD/LDS/LDDとST/STS/ STD 命令だけが使用できます 将来のテ ハ イスとの共通性を保つため アクセスされる場合 予約ヒ ットはが書かれるべきです 予約済みI/Oメモリアト レスは決して書かれるべきではありません 状態フラク のいくつかはそれらへ を書くことによって解除 () され これはフラク 説明で記述されます CBIとSBI 命令は他の多くの AVと異なり 指定ヒ ットだけを操作し 従って状態フラク のようなものを含むレシ スタに使用できることに注意してください CBIとSBI 命令は (I/Oアト レス)$~$Fのレシ スタでのみ動作します I/Oと周辺制御レシ スタは以降の項で説明されます ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 22
関連リンク 2 頁の MEMPOG - メモリフ ロク ラミンク 239 頁の レシ スタ要約 242 頁の 命令要約 2.5.. 汎用 I/Oレシ スタ本テ ハ イスは3つの汎用 I/Oレシ スタを含みます これらのレシ スタはどの情報の格納にも使用でき 特に全体変数や状態フラク の格納に有用です (I/O) アト レス範囲 $~$Fの汎用 I/Oレシ スタはSBI,CBI,SBIS,SBIC 命令の使用で直接ヒ ットアクセスが可能です ( 訳注 ) 参考のため 以下のEEPOMアクセス方法を追加しました 2.a.. 非分離ハ イトフ ロク ラミンク 非分離ハ イトフ ロク ラミンク の使用は最も簡単な動作です EEPOMにハ イトを書くとき 使用者はEEAにアト レス EEDにテ ータを書かなければなりません EEPMnヒ ットが '' ならば (EEMPEがを書かれる後の4 周期内の )EEPEの 書き込みは消去 / 書き込み動作を起動します 消去と書き込みの両周期は 操作で行われ 総フ ロク ラミンク 時間は表 2-. で与えられます EEPEヒ ットは消去と書き込み動作が完了されるまで設定 () に留まります テ ハ イスがフ ロク ラミンク 動作中 他のどのEEPOM 操作の実行も不可能です 2.a.2. 分離ハ イトフ ロク ラミンク 2つの異なる操作として消去と書き込み周期を分離することが可能です これは或る時間制限 ( 代表的には電源電圧不足 ) に対してシステムが短いアクセス時間を必要とする場合に有用かもしれません この方法の優位性を得るため 書かれるべき位置が書き込み操作前に消去されてしまっていることが必要とされます しかし 消去と書き込みが分離されるため 時間が重大な操作の実行をシステムが許す時 ( 代表的には電源投入後 ) に消去操作を行うことが可能です 2.a.3. 消去ハ イトを消去するにはアト レスがEEAに書かれなければなりません EEPMnヒ ットが '' なら (EEMPEがを書かれた後の4 周期内の ) EEPEの 書き込みは消去動作だけを起動します ( フ ロク ラミンク 時間は表 2-. で与えられます ) EEPEヒ ットは消去動作が完了されるまで設定 () に留まります テ ハ イスがフ ロク ラミンク 動作中 他のどのEEPOM 操作の実行も不可能です 2.a.4. 書き込み ( 特定 ) 位置を書くため 使用者はEEAにアト レス EEDにテ ータを書かなければなりません EEPMnヒ ットが '' なら (EEMPEがを書かれる後の4 周期内の )EEPEの 書き込みは書き込み動作だけを起動します ( フ ロク ラミンク 時間は表 2-. で与えられます ) EEPEヒ ットは書き込み動作が完了されるまで設定 () に留まります 書かれるべき位置が書き込み前に消去されてしまっていなければ 元の保存したテ ータは失ったとみなされなければなりません テ ハ イスがフ ロク ラミンク 動作中 他のどのEEPOM 操作の実行も不可能です ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 23
2.6. メモリ関係レシ スタ 2.6.. EEAH - EEPOM アト レスレシ スタ上位 (EEPOM Address egister High) LD 系とST 系の命令を使用し テ ータ空間としてI/Oレシ スタをアクセスする時は 提供された変位が使用されなければなりません I/O 特定 命令のINとOUTを使用する時は この変位が $2で減算され I/Oアト レスの変位は $~$3F 内になります 名称 : EEAH 変位 : $42 ($22) リセット : $, x (ATmega48/V,ATmega88/V/ 68/V) 特質 : I/O 特定命令でI/Oレシ スタとしてアクセスする時の変位アト レスは $22です ヒ ット 7 6 5 4 3 2 - - - - - - - (EEA8) アクセス種別 /W リセット値 不定 ヒ ット - EEA8 : EEPOMアト レス8 (EEPOM Address 8) EEALを参照してください ATmega48/Vに対してこれは未使用ヒ ットで常にを書かれなければなりません 2.6.2. EEAL - EEPOMアト レスレシ スタ下位 (EEPOM Address egister Low) LD 系とST 系の命令を使用し テ ータ空間としてI/Oレシ スタをアクセスする時は 提供された変位が使用されなければなりません I/O 特定命令のINとOUTを使用する時は この変位が $2で減算され I/Oアト レスの変位は $~$3F 内になります 名称 : EEAL 変位 : $4 ($2) リセット : $xx 特質 : I/O 特定命令でI/Oレシ スタとしてアクセスする時の変位アト レスは $2です ヒ ット 7 6 5 4 3 2 EEA7~ アクセス種別 /W /W /W /W /W /W /W /W リセット値不定不定不定不定不定不定不定不定 ヒ ット7~ - EEA7~ : EEPOMアト レス (EEPOM Address) EEPOMアト レスレシ スタ (EEAHとEEAL) は256/52/52ハ イトのEEPOM 空間内のEEPOMアト レスを指定します EEPOMテ ータハ イトは~255/5/5 間で直線的に配されます EEAの初期値は不定です EEPOMがアクセスされ得る前に適切な値が書かれなければなりません 2.6.3. EED - EEPOMテ ータレシ スタ (EEPOM Data egister) LD 系とST 系の命令を使用し テ ータ空間としてI/Oレシ スタをアクセスする時は 提供された変位が使用されなければなりません I/O 特定命令のINとOUTを使用する時は この変位が $2で減算され I/Oアト レスの変位は $~$3F 内になります このテ ハ イスはINやOUT 命令で予約した64 位置で支援されるよりも多くの周辺機能部を持つ複合マイクロコントローラです SAM( テ ータ空間 ) 内 $6からの拡張 I/O 領域に対してはLD/LDS/LDDとST/STS/STD 命令だけが使用できます 名称 : EED 変位 : $4 ($2) リセット : $ 特質 : I/O 特定命令でI/Oレシ スタとしてアクセスする時の変位アト レスは $2です ヒ ット アクセス種別リセット値 7 6 5 4 3 2 EED7~ /W /W /W /W /W /W /W /W ヒ ット7~ - EED7~ : EEPOMテ ータ (EEPOM Data) EEPOM 書き込み操作に対してEEDはEEPOMアト レスレシ スタ (EEA) で与えたアト レスのEEPOMへ書かれるべきテ ータを含みます EEPOM 読み込み操作に対してEEDはEEAで与えたアト レスのEEPOMから読み出したテ ータを含みます ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 24
2.6.4. EEC - EEPOM 制御レシ スタ (EEPOM Control egister) LD 系とST 系の命令を使用し テ ータ空間としてI/Oレシ スタをアクセスする時は 提供された変位が使用されなければなりません I/O 特定命令のINとOUTを使用する時は この変位が $2で減算され I/Oアト レスの変位は $~$3F 内になります このテ ハ イスはINやOUT 命令で予約した64 位置で支援されるよりも多くの周辺機能部を持つ複合マイクロコントローラです SAM( テ ータ空間 ) 内 $6からの拡張 I/O 領域に対してはLD/LDS/LDDとST/STS/STD 命令だけが使用できます 名称 : EEC 変位 : $3F ($F) リセット : xxx 特質 : I/O 特定命令でI/Oレシ スタとしてアクセスする時の変位アト レスは $Fです ヒ ット アクセス種別リセット値 7 6 5 4 3 2 - - EEPM, EEIE EEMPE EEPE EEE /W /W /W /W /W /W 不定 不定 不定 ヒ ット5,4 - EEPM, : EEPOMフ ロク ラミンク 種別 (EEPOM Programing Mode Bits) EEPOMフ ロク ラミンク 種別ヒ ット設定はEEPOMフ ロク ラミンク 許可 (EEPE) 書き込み時にどのフ ロク ラミンク 動作が起動されるかを定義します つの非分離操作 ( 旧値消去と新値書き込み ) 表 2-. EEPOMフ ロク ラミンク 種別または2つの異なる操作として消去と書き込み操作 EEPM EEPM フ ロク ラミンク 時間動作を分離してテ ータをフ ロク ラムする ( 書く ) ことが可能です 各動作に対するフ ロク ラミンク 時間は右表で示さ 3.4ms 操作での消去と書き込み ( 非分離操作 ) れます EEPEが設定 () されている間はEEPMnへ.8ms 消去のみのどの書き込みも無視されます リセット中 EEPMn.8ms 書き込みのみヒ ットはEEPOMがフ ロク ラミンク 作業中を除いて '' - 将来使用に予約にリセットされます ヒ ット3 - EEIE : EEPOM 操作可割り込み許可 (EEPOM eady Interrupt Enable) EEIEの 書き込みはステータスレシ スタ (SEG) の全割り込み許可 (I) ヒ ットが設定 () されているなら EEPOM 操作可割り込みを許可します EEIEの 書き込みは この割り込みを禁止します EEPOM 操作可割り込みは不揮発性メモリ ( フラッシュメモリとEEPOM) がフ ロク ラミンク の準備可ならば継続する割り込みを発生します EEPOM 書き込みとSPM 命令の間 本割り込みは生成されません ヒ ット2 - EEMPE : EEPOM 主フ ロク ラム許可 (EEPOM Master Program Enable) EEMPEヒ ットはEEPOMフ ロク ラム許可 (EEPE) ヒ ットの 書き込みが有効か無効かどちらかを決めます EEMPEが設定 () されると 4クロック周期内のEEPE 設定 () は選択したアト レスのEEPOMをフ ロク ラムします EEMPEがなら EEPE 設定 () は無効です EEMPEがソフトウェアによって が書かれてしまうと 4クロック周期後にハート ウェアがこのヒ ットを に解除します EEPOM 書き込み手順については次のEEPE 記述をご覧ください ヒ ット - EEPE : EEPOMフ ロク ラム許可 (EEPOM Program Enable) EEPOMフ ロク ラム許可信号 (EEPE) はEEPOMへの書き込み許可信号です EEPEが (を) 書かれると EEPOMはEEPMnヒ ット設定に従ってフ ロク ラムされます EEPEへ が書かれる前にEEPOM 主フ ロク ラム許可 (EEMPE) ヒ ットは を書かれなければならず さもなければEEPOM 書き込み ( 消去 ) は行われません EEPOMを書くとき 次の手順に従うべきです ( 手順 3と4の順番は重要ではありません ) EEPOMフ ロク ラム許可 (EEPE) ヒ ットがになるまで待ちます 2 SPM 制御 / 状態レシ スタ (SPMCS) のSPM 操作許可 (SPMEN) ヒ ットがになるまで待ちます 3 今回のEEPOMアト レスをEEPOMアト レスレシ スタ (EEA) に書きます ( 任意 省略可 ) 4 今回のEEPOMテ ータをEEPOMテ ータレシ スタ (EED) に書きます ( 任意 省略可 ) 5 EEPOM 制御レシ スタ (EEC) のEEMPEヒ ットに EEPEヒ ットに を同時に書きます 6 EEMPEヒ ット設定後 4クロック周期内にEEPOMフ ロク ラム許可 (EEPE) ヒ ットへ を書きます CPUがフラッシュメモリ書き込み中 EEPOMはフ ロク ラム ( 書き込みが ) できません ソフトウェアは新規 EEPOM 書き込みを始める前にフラッシュメモリのフ ロク ラミンク が完了されていることを検査しなければなりません 2はソフトウェアがフラッシュメモリをフ ロク ラム ( 書き込みを ) することをCPUに許すフ ートロータ を含む場合だけ関係します フラッシュメモリが決してCPUによって更新されないなら 2は省略できます 警告 : 手順 5と6 間の割り込みはEEPOM 主フ ロク ラム許可が時間超過するため 書き込み周期失敗になります EEPOMをアクセスする割り込みルーチンが他のEEPOMアクセスを中断し EEAかEEDが変更されると 中断したEEPOMアクセスを失敗させます これらの問題を避けるため 全ての手順中 ステータスレシ スタ (SEG) の全割り込み許可 (I) ヒ ットは解除 () されていることが推奨されます 書き込み ( フ ロク ラミンク ) アクセス時間が経過されると EEPOMフ ロク ラム許可 (EEPE) ヒ ットはハート ウェアによって解除 () されます EEPEが設定 () されてしまうと 次の命令が実行される前にCPUは2 周期停止されます ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 25
ヒ ット - EEE : EEPOM 読み込み許可 (EEPOM ead Enable) EEPOM 読み込み許可信号 (EEE) はEEPOMへの読み込みストローフ です EEAに正しいアト レスが設定されると EEPOM 読み出しを起動するためにEEEヒ ットは を書かれなければなりません EEPOM 読み出しアクセスは ( その ) 命令で行われ 要求したテ ータは直ちに利用できます EEPOMが読まれるとき 次の命令が実行される前にCPUは4 周期停止されます 使用者は読み込み操作を始める前にEEPEヒ ットをホ ーリンク すべきです 書き込み ( フ ロク ラム ) 操作実行中の場合 EEPOMアト レスレシ スタ (EEA) の変更もEEPOM 読み込みもできません EEPOM アクセスの時間には校正済み内蔵 C 発振器が使用されます CPU からの EEPOM アクセスに対する代表的な書き込み時間については右表をご覧ください 表 2-2. EEPOM 書き込み時間項目校正付き内蔵 C 発振器周期数 EEPOM 書き込み (CPU) 26,368 次のコート 例はアセンフ リ言語と C 言語での EEPOM 消去 書き込み または非分離書き込み関数を示します 本例は ( 例えば全割り込み禁止によって ) 割り込みが制御され これらの関数実行中に割り込みが起きない前提です 本例はソフトウェア内にフラッシュフ ートロータ が無い前提でもあります そのようなコート が存在する場合 EEPOM 書き込み関数は何れかが実行する SPM 命令の完了も待たねばなりません ( 訳注 : 共通性から次例は補足修正しています ) アセンフ リ言語フ ロク ラム例 EEPOM_W: SBIC EEC,EEPE ;EEPOMフ ロク ラミンク 完了ならばスキッフ JMP EEPOM_W ; 以前のEEPOMフ ロク ラミンク 完了まで待機 ; LDI 9,(<<EEPM) (<<EEPM) ; フ ロク ラミンク 種別値取得 ( 本例は非分離 ) OUT EEC,9 ; 対応フ ロク ラミンク 種別設定 OUT EEAH,8 ;EEPOMアト レス上位ハ イト設定 OUT EEAL,7 ;EEPOMアト レス下位ハ イト設定 OUT EED,6 ;EEPOM 書き込み値を設定 SBI EEC,EEMPE ;EEPOM 主フ ロク ラム許可ヒ ット設定 SBI EEC,EEPE ;EEPOMフ ロク ラミンク 開始( フ ロク ラム許可ヒ ット設定 ) ET ; 呼び出し元へ復帰 C 言語フ ロク ラム例 void EEPOM_write(unsigned int uiaddress, unsigned char ucdata) { while(eec & (<<EEPE)); /* 以前のEEPOMフ ロク ラミンク 完了まで待機 */ EEC = (<<EEPM) (<<EEPM); /* 対応フ ロク ラミンク 種別設定 */ EEA = uiaddress; /* EEPOMアト レス設定 */ EED = ucdata; /* EEPOM 書き込み値を設定 */ EEC = (<<EEMPE); /* EEPOM 主フ ロク ラム許可 */ EEC = (<<EEPE); /* EEPOMフ ロク ラミンク 開始 */ } 注 : コート 例について を参照してください 次のコート 例はアセンフ リ言語と C 言語での EEPOM 読み込み関数を示します 本例は割り込みが制御され これらの関数実行中に割り込みが起きない前提です アセンフ リ言語フ ロク ラム例 EEPOM_D: SBIC EEC,EEPE ;EEPOMフ ロク ラミンク 完了ならばスキッフ JMP EEPOM_D ; 以前のEEPOMフ ロク ラミンク 完了まで待機 ; OUT EEAH,8 ;EEPOMアト レス上位ハ イト設定 OUT EEAL,7 ;EEPOMアト レス下位ハ イト設定 SBI EEC,EEE ;EEPOM 読み出し開始 ( 読み込み許可ヒ ット設定 ) IN 6,EED ;EEPOM 読み出し値を取得 ET ; 呼び出し元へ復帰 C 言語フ ロク ラム例 unsigned char EEPOM_read(unsigned int uiaddress) { while(eec & (<<EEPE)); /* 以前のEEPOMフ ロク ラミンク 完了まで待機 */ EEA = uiaddress; /* EEPOMアト レス設定 */ EEC = (<<EEE); /* EEPOM 読み出し開始 */ return EED; /* EEPOM 読み出し値を取得, 復帰 */ } 注 : コート 例について を参照してください Typ 3.3ms ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 26
2.6.5. GPIO2 - 汎用 I/O レシ スタ 2 (General Purpose I/O egister 2) LD 系とST 系の命令を使用し テ ータ空間としてI/Oレシ スタをアクセスする時は 提供された変位が使用されなければなりません I/O 特定命令のINとOUTを使用する時は この変位が $2で減算され I/Oアト レスの変位は $~$3F 内になります 名称 : GPIO2 変位 : $4B ($2B) リセット : $ 特質 : I/O 特定命令でI/Oレシ スタとしてアクセスする時の変位アト レスは $2Bです ヒ ット アクセス種別リセット値 7 6 5 4 3 2 GPIO27~ /W /W /W /W /W /W /W /W ヒ ット 7~ - GPIO27~ : 汎用 I/O レシ スタ 2 (General Purpose I/O) 2.6.6. GPIO - 汎用 I/Oレシ スタ (General Purpose I/O egister ) LD 系とST 系の命令を使用し テ ータ空間としてI/Oレシ スタをアクセスする時は 提供された変位が使用されなければなりません I/O 特定命令のINとOUTを使用する時は この変位が $2で減算され I/Oアト レスの変位は $~$3F 内になります 名称 : GPIO 変位 : $4A ($2A) リセット : $ 特質 : I/O 特定命令でI/Oレシ スタとしてアクセスする時の変位アト レスは $2Aです ヒ ット アクセス種別リセット値 7 6 5 4 3 2 GPIO7~ /W /W /W /W /W /W /W /W ヒ ット 7~ - GPIO7~ : 汎用 I/O レシ スタ (General Purpose I/O) 2.6.7. GPIO - 汎用 I/Oレシ スタ (General Purpose I/O egister ) LD 系とST 系の命令を使用し テ ータ空間としてI/Oレシ スタをアクセスする時は 提供された変位が使用されなければなりません I/O 特定命令のINとOUTを使用する時は この変位が $2で減算され I/Oアト レスの変位は $~$3F 内になります 名称 : GPIO 変位 : $3E ($E) リセット : $ 特質 : I/O 特定命令でI/Oレシ スタとしてアクセスする時の変位アト レスは $Eです ヒ ット アクセス種別リセット値 7 6 5 4 3 2 GPIO7~ /W /W /W /W /W /W /W /W ヒ ット 7~ - GPIO7~ : 汎用 I/O レシ スタ (General Purpose I/O) ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 27
3. システムクロックとクロック選択 3.. クロック系統とその配給 下図はテ ハ イス内の主要なクロック系統ととそれらの配給を示します 全てのクロックが与えられた時間有効である必要はありません 消費電力低減のため 各種休止形態を用いることによって 使用されない部分のクロックを停止することができます クロック系統は以降の項で記述されます システムクロック周波数はシステムクロック前置分周器から生成された周波数を参照します AVクロック制御部からの全てのクロック出力は同じ周波数で動きます 図 3-. クロックの配給 非同期タイマ / カウンタ clkasy clki/o 汎用入出力 A/D 変換器 CPU コア SAM clkadc AVクロック制御回路 クロック源 システムクロック前置分周器 クロック多重器 リセット回路 ウォッチト ック クロック clkcpu ウォッチト ック タイマ ウォッチト ック 用内蔵 C 発振器 clkflash フラッシュメモリ EEPOM タイマ / カウンタ用発振器 外部クロック信号 クリスタル用発振器 低周波数クリスタル用発振器 校正付き内蔵 C 発振器 XTAL/TOSC XTAL2/TOSC2 3... CPUクロック - clkcpu CPUクロックはAVコアの動作と関係する系統の部分に配給されます このような部分の例は汎用レシ スタファイル ステータスレシ スタ スタックホ インタを保持するテ ータメモリです CPUクロックの停止はコアが一般的な操作や計算を実行することを禁止します 3..2. I/Oクロック - clki/o I/Oクロックはタイマ / カウンタ SPI USATのようなI/O 部の大部分で使用されます I/Oクロックは外部割り込み部でも使用されますが 2 線直列インターフェース (TWI) 部署の開始条件検出はclkI/Oが停止される時に非同期で実行されます 注 : ハ ワータ ウン動作から起き上がるのにレヘ ル起動割り込みが使用される場合 そのレヘ ル割り込みを起動するような完全な起動のために必要とされた割り込みはMCUに対して充分な長さを保持しなければなりません 始動時間の終了前にそのレヘ ルが消滅すると MCUは未だ起き上がりますが 割り込みが生成されません 始動時間はSUTとCKSELのヒュース によって定義されます 3..3. フラッシュクロック - clkflash フラッシュクロックはフラッシュメモリインターフェースの動作を制御します このフラッシュクロックは常にCPUクロックと同時に活動します 3..4. 非同期タイマクロック - clkasy 非同期タイマクロックは外部 32kHzクロック用クリスタルから直接的にクロック駆動されることを非同期タイマ / カウンタに許します この専用クロック範囲はテ ハ イスが休止形態の時でも このタイマ / カウンタの実時間計数器としての使用を許します 3..5. A/D 変換クロック - clkadc A/D 変換器には専用のクロック範囲が提供されます これはテ シ タル回路によって生成された雑音を低減するためにCPUとI/Oクロックの停止を許します これはより正確なA/D 変換結果を与えます ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 28
3.2. クロック元 このテ ハ イスには右で示されるようにフラッシュヒュース ヒ ットによって選択可能な後続のクロック元選択があります 選択したクロック元からのクロックは AV クロック発生器への入力で 適切な部署へ配給されます 表 3-. クロック元選択 クロック元 CKSEL3~ 外部クリスタル低電力発振器 ~ 外部クリスタル全振幅発振器 ~ 外部低周波数クリスタル発振器 ~ 28kHz 内部 (WDT) 発振器 校正付き内蔵 C 発振器 外部クロック信号 ( 予約 ) 注 : = 非フ ロク ラム = フ ロク ラム 3.2.. 既定のクロック元このテ ハ イスは8.MHzの校正付き内蔵 C 発振器でCKDIV8ヒュース がフ ロク ラム () され 結果として.MHzのシステムクロックで出荷されます 起動時間は計時完了周期が許可され 最大に設定されます (CKSEL=, SUT=, CKDIV8= フ ロク ラム ()) この既定設定は全ての使用者が実装または並列書き込み器を使用して それらを希望したクロック元設定にできることを保証します 3.2.2. クロック起動手順何れのクロック元も発振を開始するための充分なVCCと それが安定であると考えられるのに先立って最低発振周期数が必要です 充分なVCCを保証するために その他全てのリセット元によってテ ハ イスリセットが表 3-2. WDT 発振器の代表計時完了値 周期数開放された後 テ ハ イスは起動遅延時間 (ttout) の内部リセットを発生します 内 VCC=3.V VCC=5.V 周期数部リセットに対する起動条件の記述については関連リンクをご覧ください この遅 ms ms 延 (ttout) はウォッチト ック 発振器で計時され 遅延周期数はSUTとCKSELのヒュース により設定されます 選択可能な遅延は右表で示されます ウォッチト ック 発振 4.3ms 4.ms 52 器の周波数は電圧に依存します 69ms 65ms 8K (892) 遅延の主な目的は最小 VCCを供給されるまでテ ハ イスをリセットに保つことです この遅延は実電圧を監視しませんので VCC 上昇時間より長い遅延を選ぶことが必要とされます これが不可能な場合 内部または外部の低電圧検出回路 (BOD) が使用されるべきです BOD 回路がリセットを開放する前に充分なVCCを保証するでしょうから 起動遅延時間は禁止され得ます 低電圧検出回路 (BOD) なしでの起動遅延時間の禁止は推奨されません この発振器はクロックが安定と見做されるのに先立つ最低クロック数の発振を必要とされます 内部リフ ルカウンタは発振器の出力クロックを監視し 与えられたクロック周期数間 内部リセットを活性に保ちます このリセットはその後に開放され テ ハ イスが実行を開始します 推奨発振器起動時間はクロック種別に依存し 外部的に印加されたクロック用の6 周期から 低周波数クリスタル用の32K 周期まで変化します クロックについての起動手順は計時完了遅延とテ ハ イスがリセットから起動するときの起動時間の両方を含みます ハ ワータ ウンまたはハ ワーセーフ から起動するとき VCCは充分な電圧であると認識され 起動時間だけが含められます 3.2.3. 発振子 / 振動子接続 XTALとXTAL2のヒ ンは右図で示されるように チッフ 上の発振器としての使用に設定できる反転増幅器の各々 入力と出力です クリスタル発振子またはセラミック振動子のどちらでも使用することができます CとC2はクリスタル発振子とセラミック振動子の両方について常に等しくすべきです このコンテ ンサの最適値は使用するクリスタル発振子やセラミック振動子 浮遊容量の量 その環境の電磁雑音に依存します クリスタル発振子使用に対するコンテ ンサ選択について初期の指針のいくつかは以降の表で与えられます セラミック振動子については製造業者によって与えられたコンテ ンサ値が使用されるべきです 関連リンク 3 頁の クリスタル用低電力発振器 3 頁の クリスタル用全振幅発振器 3 頁の 低周波数クリスタル用発振器 図 3-2. クリスタル発振子接続図 C2 XTAL2 /TOSC2 C XTAL /TOSC GND ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 29
3.3. クリスタル用低電力発振器 この発振器はXTAL2 出力上の電圧振幅を減少した低電力発振器です これは最低消費電力を与えますが 他のクロック入力を駆動する能力はなく 雑音が多い環境で より雑音の影響を受け易くなります これらの場合には クリスタル用全振幅発振器 を参照してください クリスタル発振子使用に対するコンテ ンサ選択について 初期の指針のいくつかは下表で与えられます クリスタル発振子は 発振子 / 振動子接続 で記載されるように接続されるべきです 低電力発振器は示された周波数範囲で各々最適化された3つの異なる種別で動作できます この動作種別は下表で示されるように CKSEL3~ヒュース によって選択されます 表 3-3. 低電力クリスタル用発振器動作種別 CKSEL3~ ( 注 ) 周波数範囲.4~.9MHz 推奨 C,2 容量 -.9~3.MHz 2~22pF 3.~8.MHz 2~22pF 8.~6MHz 2~22pF 注 : これは各周波数範囲に対する推奨 CKSEL 設定です 注 : 周波数が仕様 (VCC 依存 ) 超の場合 CKDIV8= が可能ですが 分周後クロックが仕様内であることを保証しなければなりません 注 : 本選択はクリスタル発振子ではなく セラミック振動子でのみ使用されるべきです CKSELヒュース はSUT,ヒュース と共に下表で示されるように起動時間を選択します 表 3-4. クリスタル発振子 / セラミック振動子用低電力発振器起動遅延時間選択表 CKSEL SUT, ハ ワータ ウン, ハ ワーセーフ からの起動遅延時間 258 CK 258 CK K CK K CK K CK 6K CK 6K CK 6K CK ( 注 ) ( 注 ) ( 注 2) ( 注 2) ( 注 2) リセットからの付加遅延時間 (VCC=5.V) 4 CK+4.ms 4 CK+65ms 4 CK 4 CK+4.ms 4 CK+65ms 4 CK 4 CK+4.ms 4 CK+65ms 推奨使用法 外部セラミック振動子 高速上昇電源外部セラミック振動子 低速上昇電源外部セラミック振動子 低電圧検出 (BOD) リセット許可外部セラミック振動子 高速上昇電源外部セラミック振動子 低速上昇電源外部クリスタル発振子 低電圧検出 (BOD) リセット許可外部クリスタル発振子 高速上昇電源外部クリスタル発振子 低速上昇電源 注 : これらの選択はテ ハ イスの最高周波数付近での動作でないとき 応用にとって起動での周波数安定性が重要でない場合だけ使用されるべきです これらの選択はクリスタル発振子用ではありません 注 2: これらの選択はセラミック振動子での使用を意図され 起動での周波数安定性を保証します テ ハ イスの最高周波数付近での動作でないとき 応用にとって起動での周波数安定性が重要でない場合はクリスタル発振子も使用できます 関連リンク 3 頁の クリスタル用全振幅発振器 3.4. クリスタル用全振幅発振器この発振器はXTAL2 出力上で供給電圧端振幅にする全振幅発振器です これは雑音が多い環境や他のクロック入力を駆動するのに適します 消費電流は クリスタル用低電力発振器 より多くなります 全振幅クリスタル発振器がVCC=2.7~5.5Vに対してのみ動作することに注意してください クリスタル発振子使用に対するコンテ ンサ選択について 初期の指針のいくつかは表 3-5. で与えられます クリスタル発振子は 発振子 / 振動子接続 で記載されるように接続されるべきです このこの動作種別は下表で示されるようにCKSEL3~ヒュース によって選択されます 表 3-5. 全振幅クリスタル用発振器動作種別 CKSEL3~ 周波数範囲.4~2MHz 推奨 C,2 容量 2~22pF 注 : 周波数が仕様 (VCC 依存 ) 超の場合 CKDIV8= が可能ですが 分周後クロックが仕様内であることを保証しなければなりません ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 3
CKSEL ヒュース は SUT, ヒュース と共に下表で示されるように起動時間を選択します 表 3-6. クリスタル発振子 / セラミック振動子用全振幅発振器起動遅延時間選択表 CKSEL SUT, ハ ワータ ウン, ハ ワーセーフ からの起動遅延時間 258 CK 258 CK K CK K CK K CK 6K CK 6K CK 6K CK ( 注 ) ( 注 ) ( 注 2) ( 注 2) ( 注 2) リセットからの付加遅延時間 (VCC=5.V) 4 CK+4.ms 4 CK+65ms 4 CK 4 CK+4.ms 4 CK+65ms 4 CK 4 CK+4.ms 4 CK+65ms 推奨使用法 外部セラミック振動子 高速上昇電源外部セラミック振動子 低速上昇電源外部セラミック振動子 低電圧検出 (BOD) リセット許可外部セラミック振動子 高速上昇電源外部セラミック振動子 低速上昇電源外部クリスタル発振子 低電圧検出 (BOD) リセット許可外部クリスタル発振子 高速上昇電源外部クリスタル発振子 低速上昇電源 注 : これらの選択はテ ハ イスの最高周波数付近での動作でないとき 応用にとって起動での周波数安定性が重要でない場合だけ使用されるべきです これらの選択はクリスタル発振子用ではありません 注 2: これらの選択はセラミック振動子での使用を意図され 起動での周波数安定性の保証します テ ハ イスの最高周波数付近での動作でないとき 応用にとって起動での周波数安定性が重要でない場合はクリスタル発振子も使用できます 関連リンク 3 頁の クリスタル用低電力発振器 3.5. 低周波数クリスタル用発振器低周波数クリスタル用発振器は時計用 32.768kHzクリスタルでの使用に最適化されています クリスタル選択時 負荷容量とクリスタルの等価直列抵抗 (ES) が考慮されなければなりません 両値はクリスタル販売業者によって指定されます この発振器は非常に低い電力消費用に最適化されており 故にクリスタル選択時 推奨最大 ESを考慮してください 低周波数クリスタル用発振器は各 TOSCヒ ンで内部負荷容量を提供します 表 3-7. 時計用 32.768kHzクリスタル用推奨最大 ES 表 3-8. 低周波数クリスタル用発振器内部容量クリスタル負荷容量 (CL:pF) 最大 ES (kω) ( 注 ) 容量 (pf) 32kHz 発振器形式 6.5 75 XTAL/TOSC XTAL2/TOSC2 9. 65 システムクロック用発振器 8 8 2.5 3 タイマ / カウンタ用発振器 6 6 注 : 最大 ESは特性を基にした代表値です 各 TOSCヒ ンで必要とする外部容量 (C) は右式を使用して計算することができます Ce+Ci = 2 CL-Cs Ce : 図 3-2. で記述されるように追加外部容量です Ci : 上表でのヒ ン容量です CL : クリスタル製造業者によって指定された32.768kHzクリスタル用の負荷容量です Cs : つのTOSCヒ ンに対する総浮遊容量です 表 3-8. で与えられたものより高い指定負荷容量 (CL) のクリスタルは図 3-2. で記述するように付加外部容量 ( コンテ ンサ ) が必要です 低周波数クリスタル用発振器はCKSELヒュース を '' または '' に設定することによって選択されなければなりません 表 3-9. 低周波数クリスタル発振器起動遅延時間選択表 CKSEL ハ ワータ ウン, ハ ワーセーフ からの起動遅延時間推奨使用法 ( 注 ) K CK 32K CK 始動での周波数安定注 : これらの選択は応用にとって起動での周波数安定性が重要でない場合だけ使用されるべきです 起動時間は次表で示されるようにSUTヒュース によって決定されます 表 3-. 低周波数クリスタル発振器起動遅延時間選択表 SUT, リセットからの付加遅延時間 (VCC=5.V) 電力条件 4 CK 4 CK+4.ms 4 CK+65ms 低電圧検出 (BOD) リセット許可高速上昇電源低速上昇電源 ( 予約 ) 関連リンク 29 頁の 発振子 / 振動子接続 33 頁の タイマ / カウンタ用発振器 ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 3
3.6. 校正付き内蔵 C 発振器 既定による校正された内蔵 C 発振器は8.MHzのクロックを供給します 電圧と温度に依存しますが このクロックは使用者によって高精度な校正ができます このテ ハ イスはCKDIV8ヒュース がフ ロク ラム () で出荷されます このクロックは下表で示されるようにCKSELヒュース のフ ロク ラミンク によってシステムクロックとして選択できます 選択したなら 外部部品なしで動作します リセット中 ハート ウェアが発振校正 (OSCCAL) レシ スタに予めフ ロク ラムされた校正ハ イトを設定し これによってC 発振器を自動的に校正します ソフトウェアからOSCCALレシ スタを変更することによって 工場校正を使用するよりも高い精度を得ることができます この発振器がチッフ ( システム ) クロックとして使用される時に ウォッチト ック 発振器は未だウォッチト ック タイマとリセット付加遅延計時器に使用されます 表 3-. 校正付き内蔵 C 発振器動作種別 CKSEL3~ 周波数範囲 (MHz) 7.3~8. この発振器が選択されると 起動時間は SUT ヒュース によって決定されます 注 : テ ハ イスはこの選択で出荷されます 注 : この 8MHz 周波数がテ ハ イス仕様 (VCC に依存 ) を越える場合 内部周波数を 8 分周するために CKDIV8 ヒュース をフ ロク ラム () にできます 表 3-2. 校正付き内蔵 C 発振器用起動遅延時間選択表 SUT, ( 注 ) ハ ワータ ウン, ハ ワーセーフ からの起動遅延時間 6 CK 6 CK 6 CK 注 : テ ハ イスはこの選択で出荷されます リセットからの付加遅延時間 (VCC=5.V) 4 CK ( 注 2) 4 CK+4.ms 4 CK+65ms 推奨使用法 低電圧検出リセット (BOD) 許可高速上昇電源低速上昇電源 ( 予約 ) 関連リンク 24 頁の クロック特性 33 頁の システムクロック前置分周器 23 頁の 校正ハ イト 34 頁の OSCCAL - 発振校正レシ スタ 22 頁の ヒュース ヒ ット 3.7. 28kHz 内部発振器 28kHz 内部発振器は 28kHz のクロックを供給する低電力発振器です この周波数は 3V,25 での公称値です 本クロックは CKSEL ヒュース を ' ' にフ ロク ラミンク ( 設定 ) することによってシステムクロックとして選択できます 表 3-3. 28kHz 内部発振器動作種別 CKSEL3~ 公称周波数 28kHz 注 : 28kHz 発振器は非常に低い電力のクロック元で 高精度用に設計されていないことに注意してください このクロック元が選択されると 起動時間はSUTヒュース によって決定されます 表 3-4. 28kHz 内部発振器用起動遅延時間選択表 SUT, ハ ワータ ウン, ハ ワーセーフ からの起動遅延時間 6 CK 6 CK 6 CK リセットからの付加遅延時間 4 CK 4 CK+4ms 4 CK+64ms ( 注 ) 推奨使用法 低電圧検出 (BOD) リセット許可高速上昇電源低速上昇電源 ( 予約 ) ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 32
3.8. 外部クロック信号 外部クロック元からテ ハ イスを駆動するには 図で示されるように XTAL が駆動されるべきです 外部クロックでテ ハ イスを走行するためには CKSEL ヒュース が '' にフ ロク ラム ( 設定 ) されなければなりません 表 3-5. 外部クロック信号動作種別 CKSEL3~ 周波数範囲 ~2MHz 図 3-3. 外部クロック信号駆動接続図 PB7 XTAL2 外部クロック信号 XTAL GND このクロック元が選択されると 起動時間は SUT ヒュース によって決定されます 表 3-6. 外部クロック信号駆動用起動遅延時間選択表 SUT, ハ ワータ ウン, ハ ワーセーフ からの起動遅延時間 6 CK 6 CK 6 CK リセットからの付加遅延時間 (VCC=5.V) 4 CK 4 CK+4.ms 4 CK+65ms 推奨使用法 低電圧検出 (BOD) リセット許可高速上昇電源低速上昇電源 ( 予約 ) 外部クロックを供給するとき MCUの安定な動作を保証するために供給したクロック周波数の急な変化を避けることが必要とされます 或るクロック周期から次への2% より大きな周波数変化は予測されない事態を引き起こします このようなクロック周波数での変化中 MCUはリセットに保たれるのを保証することが必要とされます システムクロック前置分周器は安定な動作を保証しながら 内部クロック周波数の実行時変更の実現に使用することができます 関連リンク 33 頁の システムクロック前置分周器 3.9. タイマ / カウンタ用発振器本テ ハ イスは低周波数クリスタル用発振器とタイマ / カウンタ用発振器に対して同じクリスタル用発振器を使用します この発振器とクリスタルの必要条件については 低周波数クリスタル用発振器 をご覧ください このテ ハ イスではタイマ / カウンタ用発振器 (TOSCとTOSC2) ヒ ンとXTAL,XTAL2ヒ ンを共用します タイマ / カウンタ用発振器使用時 システムクロックはこの発振器周波数の4 倍を必要とします これとヒ ン共用のため タイマ / カウンタ用発振器はシステムクロック元として校正付き内蔵 C 発振器選択時にだけ使用することができます TOSCへの外部クロック元印加は非同期状態レシ スタの外部クロック許可 (ASS.EXCLK) ヒ ットが を書かれる場合に行うことができます 時計用 32.768kHzクリスタルに代わる入力として外部クロックを選択する更なる記述については タイマ / カウンタ2の非同期動作 の記述をご覧ください 関連リンク 3 頁の 低周波数クリスタル用発振器 9 頁の ASS - 非同期状態レシ スタ 3.. クロック出力緩衝部 ( 外部クロック出力 ) このテ ハ イスはシステムクロックをCLKOヒ ンに出力できます 本出力を許可するにはCKOUTヒュース がフ ロク ラム () されなければなりません この動作はチッフ のクロックがシステム上の他の回路を駆動する時用です このヒュース がフ ロク ラム () されると I/Oヒ ンの標準動作は無視され このクロックはリセット中も出力されます CLKOがクロック出力を扱うとき 校正付き内蔵 C 発振器を含む何れのクロック元も選択できます システムクロック前置分周器が使用されると CKOUTヒュース がフ ロク ラム () された時の出力は分周したシステムクロックです 3.. システムクロック前置分周器本テ ハ イスはシステムクロック前置分周器を持ち システムクロックはクロック前置分周レシ スタ (CLKP) を形態設定することによって分周できます この特徴 ( 機能 ) は必要とされる処理能力が低い時の消費電力削減に使用できます これは全クロック種別で使用でき CPUと全同期周辺機能のクロック周波数に影響を及ぼします clkcpu clkflash clki/o clkadcはclkp 記述で示された値によって分周されます 前置分周器設定間を切り替えるとき システムクロック前置分周器は中間 ( 経過途中 ) の周波数が直前の設定に対応するクロック周波数または新規設定に対応するクロック周波数のどちらよりも高くなく クロック系で不具合が起きないことを保証します 前置分周器として実行するリフ ルカウンタは分周されないクロック周波数で走行し CPUのクロック周波数より速いかもしれません 従って例え ( カウンタ値が ) 読めるとしても 前置分周器の状態を決めることはできず から他へのクロック分周値切り替えを行う正確な時間は必ずしも予測できません クロック分周値選択 (CLKPS3~) ヒ ット値が書かれる時から新規クロック周波数が活性 ( 有効 ) になる前にT+T2~T+2 T2 間かかります この間で2つの有効なクロック端が生成されます ここでのTは直前のクロック周期 T2は新規前置分周器設定に対応する周期です 予期せぬクロック周波数の変更を防ぐため CLKPSヒ ットの変更は次の特別な書き込み手順に従わなければなりません. クロック分周値変更許可 (CLKPCE) ヒ ットに CLKP 内の他の全ヒ ットに を書いてください CLKP=$8 2. ( 次からの )4 周期以内にCLKPCEへ を書くと同時にCLKPS3~へ望む値を書いてください CLKP=$n 前置分周器設定変更時 書き込み手続きが割り込まれないことを保証するため 割り込みは禁止されなければなりません 関連リンク 32 頁の 校正付き内蔵 C 発振器 33 頁の 外部クロック信号 ATmega48/V/ 88/V/ 68/V [ テ ータシート ] 33