マルチサイクルを用いた実現方式 ( 教科書 5. 節 )
マルチサイクル方式 () 2 つのデータパス実現方式 単一クロックサイクル : 命令を クロックサイクルで処理 マルチクロックサイクル : 命令を複数クロックサイクルで処理 単一クロックサイクル方式は処理効率が悪い. CLK 処理時間 命令命令命令命令命令 時間のかかる命令にクロック サイクル時間をあわさなければならない. 余り時間の発生 クロック サイクル時間は一定. 九州大学工学部電気情報工学科 (26 年度 )
マルチサイクル方式 (2) マルチクロックサイクル方式 命令の実行を ( 同程度の処理量の ) 複数小作業に分割する 各小作業をクロックサイクルで処理する 命令は複数クロックサイクルで実行される クロック サイクル時間を短くする ( 動作周波数を高くする ) CLK 処理時間 命令命令命令命令命令 CLK 処理時間 九州大学工学部電気情報工学科 (26 年度 )
マルチサイクル処理例 () + P C 命令メモリ inst 25-2 2-6 rreg rreg2 レジスタ wreg 2 a b A L U MemRead MemWrite y データメモリ 5-6 32 ctrl LW 命令実行の場合 九州大学工学部電気情報工学科 (26 年度 )
マルチサイクル処理例 (2) + P C 命令メモリ inst 25-2 2-6 rreg rreg2 レジスタ wreg 2 a b A L U MemRead MemWrite y データメモリ 5-6 32 ctrl LW 命令実行の場合 九州大学工学部電気情報工学科 (26 年度 )
マルチサイクル処理例 (3) + P C 命令メモリ inst 25-2 2-6 rreg rreg2 レジスタ wreg 2 a b A L U MemRead MemWrite y データメモリ 5-6 32 ctrl LW 命令実行の場合 九州大学工学部電気情報工学科 (26 年度 )
マルチサイクル処理例 () + P C 命令メモリ inst 25-2 2-6 rreg rreg2 レジスタ wreg 2 a b A L U MemRead MemWrite y データメモリ 5-6 32 ctrl LW 命令実行の場合 九州大学工学部電気情報工学科 (26 年度 )
マルチサイクル処理例 (5) + P C 命令メモリ inst 25-2 2-6 rreg rreg2 レジスタ wreg 2 a b A L U MemRead MemWrite y データメモリ 5-6 32 ctrl LW 命令実行の場合 九州大学工学部電気情報工学科 (26 年度 )
マルチサイクル処理例 (6) + クロック サイクルより長い時間値を保持しなければならない信号線には, レジスタを挿入する. P C 命令メモリ inst 25-2 2-6 rreg rreg2 レジスタ wreg 2 a b A L U MemRead MemWrite y データメモリ 異なるクロック サイクルで動作するので, 共通化可能! 5-6 32 ctrl 九州大学工学部電気情報工学科 (26 年度 )
LUOutマルチサイクル データパス () 3-26 5-3-28 25- MemWrite MemRead 25-2 rreg 2-6 APrreg2 C IorD メモリIレジスタ R Mwreg 2 D5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 九州大学工学部電気情報工学科 (26 年度 )
マルチサイクル データパス (2) プログラムカウンタ (PC) 信号の意味入出力信号名ビット幅 次のクロック サイクルで更新する PC の値 入力 32 記憶してる値 ( 現在の PC の値 ) 出力 32 更新要求 ( で要求 ) 入力 命令レジスタ (IR): メモリから読み出した命令を記憶する. 信号の意味入出力信号名ビット幅 次のクロック サイクルで記憶する命令入力 32 記憶している命令 ( 現在の IR の値 ) 出力 32 書き込み要求 ( のとき要求 ) 入力 九州大学工学部電気情報工学科 (26 年度 )
マルチサイクル データパス (3) MDR( メモリデータレジスタ ),A,B,Out: いずれも通常のレジスタ (D フリップフロップ ) 信号の意味入出力信号名ビット幅 次のクロック サイクルで記憶するデータ入力 32 現在記憶しているデータ出力 32 九州大学工学部電気情報工学科 (26 年度 )
LUOutR 形式命令の実行 ( 命令取得と PC 更新 ) 3-26 5-3-28 25- MemWrite MemRead 25-2 rreg 2-6 APrreg2 C IorD メモリIレジスタ R Mwreg 2 D5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 九州大学工学部電気情報工学科 (26 年度 )
3-26 PCLUOutIRMDR 形式命令の実行 ( 命令解読とレジスタ読出し ) MemWrite IorD メモリ MemRead 25-25-2 rreg 2-6 Arreg2 レジスタ wreg 2 5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 5-3-28 九州大学工学部電気情報工学科 (26 年度 )
3-26 PCLUOutIRMDR 形式命令の実行 ( 演算の実行 ) MemWrite IorD メモリ MemRead 25-25-2 rreg 2-6 Arreg2 レジスタ wreg 2 5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 5-3-28 九州大学工学部電気情報工学科 (26 年度 )
3-26 PCLUOutIRMDR 形式命令の実行 ( 演算結果の書込み ) MemWrite IorD メモリ MemRead 25-25-2 rreg 2-6 Arreg2 レジスタ wreg 2 5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 5-3-28 九州大学工学部電気情報工学科 (26 年度 )
3-26 PCLUOutIRMDlw 命令の実行 ( 命令取得と PC 更新 ) MemWrite IorD メモリ MemRead 25-25-2 rreg 2-6 Arreg2 レジスタ wreg 2 5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 5-3-28 九州大学工学部電気情報工学科 (26 年度 )
3-26 PCLUOutIRMDlw 命令の実行 ( 命令解読とレジスタ読出し ) MemWrite IorD メモリ MemRead 25-25-2 rreg 2-6 Arreg2 レジスタ wreg 2 5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 5-3-28 九州大学工学部電気情報工学科 (26 年度 )
3-26 PCLUOutIRMDlw 命令の実行 ( アドレス計算 ) MemWrite IorD メモリ MemRead 25-25-2 rreg 2-6 Arreg2 レジスタ wreg 2 5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 5-3-28 九州大学工学部電気情報工学科 (26 年度 )
3-26 PCLUOutIRMDlw 命令の実行 ( メモリへのアクセス ) MemWrite IorD メモリ MemRead 25-25-2 rreg 2-6 Arreg2 レジスタ wreg 2 5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 5-3-28 九州大学工学部電気情報工学科 (26 年度 )
3-26 PCLUOutIRMDlw 命令の実行 ( ロード結果の書込み ) MemWrite IorD メモリ MemRead 25-25-2 rreg 2-6 Arreg2 レジスタ wreg 2 5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 5-3-28 九州大学工学部電気情報工学科 (26 年度 )
3-26 PCLUOutIRMDsw 命令の実行 ( 命令取得と PC 更新 ) MemWrite IorD メモリ MemRead 25-25-2 rreg 2-6 Arreg2 レジスタ wreg 2 5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 5-3-28 九州大学工学部電気情報工学科 (26 年度 )
3-26 PCLUOutIRMDsw 命令の実行 ( 命令解読とレジスタ読出し ) MemWrite IorD メモリ MemRead 25-25-2 rreg 2-6 Arreg2 レジスタ wreg 2 5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 5-3-28 九州大学工学部電気情報工学科 (26 年度 )
3-26 PCLUOutIRMDsw 命令の実行 ( アドレス計算 ) MemWrite IorD メモリ MemRead 25-25-2 rreg 2-6 Arreg2 レジスタ wreg 2 5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 5-3-28 九州大学工学部電気情報工学科 (26 年度 )
3-26 PCLUOutIRMDsw 命令の実行 ( メモリへのアクセス ) MemWrite IorD メモリ MemRead 25-25-2 rreg 2-6 Arreg2 レジスタ wreg 2 5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 5-3-28 九州大学工学部電気情報工学科 (26 年度 )
3-26 PCLUOutIRMDbeq 命令の実行 ( 命令取得と PC 更新 ) MemWrite IorD メモリ MemRead 25-25-2 rreg 2-6 Arreg2 レジスタ wreg 2 5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 5-3-28 九州大学工学部電気情報工学科 (26 年度 )
beq 命令の実行 ( 命令解読とレジスタ読出し, 分岐先 PC の計算 ) LUOutIRMD MemWrite IorD メモリ MemRead 25-25-2 rreg 2-6 Arreg2 レジスタ wreg 2 5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 3-26 PC 5-3-28 九州大学工学部電気情報工学科 (26 年度 )
3-26 PCLUOutIRMDbeq 命令の実行 ( 分岐条件判定と PC 更新 ) MemWrite IorD メモリ MemRead 25-25-2 rreg 2-6 Arreg2 レジスタ wreg 2 5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 5-3-28 九州大学工学部電気情報工学科 (26 年度 )
3-26 PCLUOutIRMDj 命令の実行 ( 命令取得と PC 更新 ) MemWrite IorD メモリ MemRead 25-25-2 rreg 2-6 Arreg2 レジスタ wreg 2 5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 5-3-28 九州大学工学部電気情報工学科 (26 年度 )
3-26 PCLUOutIRMDj 命令の実行 ( 命令の解読 ) MemWrite IorD メモリ MemRead 25-25-2 rreg 2-6 Arreg2 レジスタ wreg 2 5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 5-3-28 九州大学工学部電気情報工学科 (26 年度 )
3-26 PCLUOutIRMDj 命令の実行 (PC 更新 ) MemWrite IorD メモリ MemRead 25-25-2 rreg 2-6 Arreg2 レジスタ wreg 2 5- R MemToReg 5-6 32 Ctrl SrcA zero A A SrcB U 5-3-28 九州大学工学部電気情報工学科 (26 年度 )
の設計 () R 形式 lw sw beq j 第 サイクル 第 2 サイクル IorD=; MemRead=; =; SrcA=; SrcB=; =; =; = SrcA= SrcB= = 第 3 サイクル SrcA= SrcB= SrcA= SrcB= SrcA= SrcB= SrcA= SrcB= = = = = = = = = 第 サイクル = MemToReg= IorD= MemRead= IorD= MemWrite= = 第 5 サイクル MemToReg= = = 九州大学工学部電気情報工学科 (26 年度 )
の設計 (2) R 形式 lw sw beq j 第 サイクル IorD=; MemRead=; =; SrcA=; SrcB=; =; =; = 第 2 サイクル SrcA= SrcB= SrcA= SrcB= SrcA= SrcB= SrcA= SrcB= SrcA= SrcB= = = = = = 第 3 サイクル SrcA= SrcB= SrcA= SrcB= SrcA= SrcB= SrcA= SrcB= = = = = = = = = 第 サイクル 第 5 サイクル = MemToReg= = IorD= MemRead= MemToReg= = = 共通 IorD= MemWrite= やる必要はないが, やっても無害. やったほうがが簡潔になる. 九州大学工学部電気情報工学科 (26 年度 )
の設計 (3) 第 サイクル第 2サイクル第 3サイクル第 サイクル第 5サイクル R 形式 lw sw beq j IorD=; MemRead=; =; SrcA=; SrcB=; =; =; = SrcA=; SrcB=; = SrcA= SrcB= = 6 = MemToReg= = 7 SrcA= SrcB= = IorD= MemRead= 3 MemToReg= = = IorD= MemWrite= 2 5 SrcA= SrcB= = 8 = = = = 9 九州大学工学部電気情報工学科 (26 年度 )
の設計 () 状態遷移図 lw 2 3 lw/sw sw 5 R 形式 6 7 beq j 8 9 九州大学工学部電気情報工学科 (26 年度 )
制御信号態レジスタの設計 (5) R状各3-26 組み合わせ論理回路I次状態 九州大学工学部電気情報工学科 (26 年度 )