第 4 章 CMOS 論理回路 (1) CMOS インバータ 2008/11/18 広島大学岩田穆 1
抵抗負荷のインバータ V dd ( 正電源 ) R: 負荷抵抗 In Vin Out Vout n-mos 駆動トランジスタ グランド 2008/11/18 広島大学岩田穆 2
抵抗負荷のインバータ V gs I d Vds n-mos 駆動トランジスタ ドレイン電流 I d (n-mos) n-mosの特性 V gs = High V gs = Low 0 V ds ドレインソース電圧 2008/11/18 広島大学岩田穆 3
抵抗負荷の特性 V dd ( 正電源 ) I R R: 負荷抵抗 V out 電流 I R 負荷曲線 傾き =1/R V out = V dd -R*i オームの法則 0 R i Vout V dd 2008/11/18 広島大学岩田穆 4
抵抗負荷のインバータ n-mos と R を流れる電流は等しいので両者の交点で決まる Vin V dd ( 正電源 ) R: 負荷抵抗 Vout n-mos 駆動トランジスタ ドレイン電流 I d (n-mos) 0 負荷曲線 n-mos の特性 V in = V gs = High V in = V gs = Low 出力電圧 V out =V ds 2008/11/18 広島大学岩田穆 5
抵抗負荷のインバータ V in V dd ( 正電源 ) R: 負荷抵抗 V out n-mos 駆動トランジスタ ドレイン電流 Id (n-mos) V OL は 0V にはならない. n-mos のサイズと R で決まる. 負荷曲線 n-mos の特性 0 出力電圧 Vds V OH 2008/11/18 広島大学岩田穆 6 V OL 出力電圧範囲 V dd V gs = High 入力電圧範囲 V gs = Low
演習問題解答 V in =V gs V dd (3V) R=4KΩ V ds =V out 負荷抵抗 R=4kΩ の場合負荷曲線を書け ドレイン電流 I d (n-mos) Vin 各入力に対する動作点を書け入力電圧対し出力電圧を図示せよ 1m 3V 2.5V 2V 1.5V 1V 0.5V 2008/11/18 広島大学岩田穆 9 0 1V n-mosの特性 V gs =3V 2V 3V 0 1V 2V 3V 2.5V 2V 1.5V 1V Vout Vout
演習問題解答 V dd (3V) R=4KΩ V ds =V out V in =V gs Vin ドレイン電流 I d (n-mos) 負荷曲線 1m n-mosの特性 3V 2.5V 2V 1.5V 1V 0.5V 0 1V 動作点 2V 3V V gs =3V 2.5V 2V 1.5V 1V Vout Vout 2008/11/18 広島大学岩田穆 10
CMOS インバータ 負荷抵抗を pmos にかえる.pMOS のゲートも入力に接続する 入力電圧ハイ :nmos を駆動素子,pMOS が負荷抵抗入力電圧ロー :pmos を駆動素子,nMOS が負荷抵抗 V dd ( 正電源 ) V dd ( 正電源 ) V dd ( 正電源 ) p-mos p-mos In Out In Out In Out n-mos n-mos GND GND GND 2008/11/18 広島大学岩田穆 11
CMOS インバータの断面構造 p-mos V dd ( 正電源 ) GND n-mos In Out p-mos V dd In Out n+ p 基板 基板コンタクト n+ P+ P+ nwell ウエルコンタクト n-mos GND p 基板は GND(0V) に接続, ウエルは Vdd に接続 ソース基板電圧 (Vsb) がかからないようにする. 2008/11/18 広島大学岩田穆 12
CMOS インバータのパタンレイアウト p 基板 Out n Well 断面 GND V dd メタル配線 ゲートポリシリコン 基板コンタクト n-mos GND ソースゲートドレイン In Out ゲートドレインソース p-mos ウエルコンタクト Vdd n + 拡散層 p 基板 nwell P + 拡散層 2008/11/18 広島大学岩田穆 13
CMOS インバータの入出力特性 V dd ( 正電源 ) p-mos In Out 入力 In = 0 の時 出力 Out = Vdd Low, "0" High, "1" 入力 In = Vdd の時出力 Out = 0 High, "1" Low, "0" n-mos GND 出力は 0 から Vdd まで変化する. 2008/11/18 広島大学岩田穆 14
CMOS インバータの直流動作 V dd nmos Vgsn=5V Vin Vout Id 線形 飽和 Vgsn=4V Vgsn=3V Vgsn GND Vds 0 Vds Vgsn=2V Vgsn=1V V dd 2008/11/18 広島大学岩田穆 15
CMOS インバータ動作 Vin Vgsp Vgsn V dd GND Vds Vds Vout Vgsp= -5V Vgsn=0V Vgsp= -4V Vgsn=1V Vgsp= -3V Vgsn=2V Vgsp= -2V Vgsn=3V Vgsp= -1V Vgsn=4V Id (n-mos) 飽和 pmos -V dd 0 Vds 線形 線形 飽和 Id (p-mos) Vgsn=5V Vgsn=4V Vgsn=3V nmos の Vgs は Vgsn = Vin, pmos の Vgs は Vgsp = Vin - Vdd 負の値 nmos 0 Vds Vgsn=2V Vgsn=1V V dd 2008/11/18 広島大学岩田穆 16
Id CMOS インバータの直流入出力特性 Vgsn =5V 4V 3V 2.6V 2.3V 2V pmos と nmos の特性を重ねる一方がドライバーで他方が負荷 pmos と nmos の電流は等しいので, 回路電流はゲート電圧の等しい曲線の交点できまる. 入力電圧の変化によって電流と出力電圧が変化 0 出力電圧 V dd 1V Vgsn= 5 4 3 2.6 2.3 2 1 0 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 17
CMOS インバータの直流入出力特性 Vgsn =5V Id 0 出力電圧 V dd Vgsn= 5 4 3 2.6 2.3 2 1 0 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 18
CMOS インバータの直流入出力特性 Vgsn =5V Id 4V 0 出力電圧 V dd Vgsn= 5 4 3 2.6 2.3 2 1 0 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 19
CMOS インバータの直流入出力特性 Vgsn Id 3V 0 出力電圧 V dd Vgsn= 5 4 3 2.6 2.3 2 1 0 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 20
CMOS インバータの直流入出力特性 Vgsn Id 2.6V 0 出力電圧 V dd Vgsn= 5 4 3 2.6 2.3 2 1 0 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 21
CMOS インバータの直流入出力特性 Vgsn Id 2.5V 0 出力電圧 V dd Vgsn= 5 4 3 2.6 2.3 2 1 0 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 22
CMOS インバータの直流入出力特性 Vgsn Id 2.3V 0 出力電圧 V dd Vgsn= 5 4 3 2.6 2.3 2 1 0 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 23
CMOS インバータの直流入出力特性 Vgsn Id 2V 0 出力電圧 V dd Vgsn= 5 4 3 2.6 2.3 2 1 0 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 24
CMOS インバータの直流入出力特性 Vgsn Id 0 出力電圧 V dd 1V Vgsn= 5 4 3 2.6 2.3 2 1 0 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 25
CMOS インバータの直流入出力特性 Vgsn Id 0 出力電圧 V dd 0V Vgsn= 5 4 3 2.6 2.3 2 1 0 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 26
CMOS インバータの直流入出力特性 Vgsn Id =5V 0 出力電圧 V dd Vgsn= 5 4 3 2.6 2.3 2 1 0 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 27
CMOS インバータの直流入出力特性 Vgsn Id =4V 0 出力電圧 V dd Vgsn= 5 4 3 2.6 2.3 2 1 0 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 28
CMOS インバータの直流入出力特性 Vgsn Id 3V 0 出力電圧 V dd Vgsn= 5 4 3 2.6 2.3 2 1 0 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 29
CMOS インバータの直流入出力特性 Vgsn Id 2.6V 0 出力電圧 V dd Vgsn= 5 4 3 2.6 2.3 2 1 0 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 30
CMOS インバータの直流入出力特性 Vgsn Id 2.5V 0 出力電圧 V dd Vgsn= 5 4 3 2.6 2.3 2 1 0 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 31
CMOS インバータの直流入出力特性 Vgsn Id 2.3V 0 出力電圧 V dd Vgsn= 5 4 3 2.6 2.3 2 1 0 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 32
CMOS インバータの直流入出力特性 Vgsn Id 2V 0 出力電圧 V dd Vgsn= 5 4 3 2.6 2.3 2 1 0 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 33
CMOS インバータの直流入出力特性 Vgsn Id 0 出力電圧 V dd 1V Vgsn= 5 4 3 2.6 2.3 2 1 0 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 34
CMOS インバータの直流入出力特性 Vgsn Id 0 出力電圧 V dd 0V Vgsn= 5 4 3 2.6 2.3 2 1 0 出力振幅は0~5Vまで振れる 2008/11/18 広島大学岩田穆 35
CMOS インバータの入出力特性と貫通電流 Vgsn=5V Id Vgsn=4V Vgsn=3V 入力が 0V 又は 5V の時は電流は 0 入力が変化する時のみ電流が流れる 入力電圧 Vgsn インバータのしきい値電圧 5 4 3 2 1 0 0 出力電圧 0 1 2 3 4 5 出力電圧 V dd Vgsn=2V Vgsn=1V 2008/11/18 広島大学岩田穆 36 0 CMOS 論理回路が低電力な理由 Id 貫通電流 動作領域 nmos pmos 線形 線形 飽和 飽和 遮断 遮断 飽和 飽和 線形 線形
CMOS インバータの入出力特性と貫通電流 貫通電流 Id 0 出力電圧 5 4 3 2 1 0 0 1 2 3 4 5 インバータの しきい値電圧 入力電圧 2008/11/18 広島大学岩田穆 37
雑音余裕 Noise Margin インバーターを多段に接続する入出力特性の傾きが 45 度より小さい時ハイあるいはローに向かい正常動作大きい時中間の電位に向かい誤動作 出力電圧 0 1 2 3 4 5 V NML 0 1 2 3 4 5 入力電圧 V NMH p-mos 2008/11/18 広島大学岩田穆 38 In n-mos V dd ( 正電源 ) GND
n-mos p-mos Vgsp= ドレイン電流 -5.0-4.5-4.0-3.5-3.0-2.75-2.5-2.0-1.5-1.0 5 4 出力電圧 0 5 Vgsn= 5 4.5 4 3.5 3 2.5 2.25 2 1.5 1.0 5 4 宿題集積回路基礎 2008.11.4 1. 左図のようにnMOSとpMOSの特性が与えられたときインバータの入出力特性を作図で求めよ. V dd= 5Vである 貫通電流も同様に求めよ. また, インバータの出力電圧を求めよ 入力電圧 3 2 入力電圧 3 2 1 1 0 0 0 出力電圧 5 0 貫通電流 2008/11/18 広島大学岩田穆 39
n-mos P-MOS Vgsp= ドレイン電流 -5.0-4.5-4.0-3.5-3.0-2.75-2.5-2.0-1.5-1.0 5 4 出力電圧 0 5 Vgsn= 5 4.5 4 3.5 3 2.5 2.25 2 1.5 1.0 5 4 1. 左図のようにnMOSとpMOSの特性が与えられたときインバータの入出力特性を作図で求めよ. Vdd=5Vである 貫通電流も同様に求めよ. また, インバータのしきい値電圧とその時の出力電圧を求めよ Vti: インバータのしきい値電圧 入力電圧 3 Vti 2 入力電圧 3 2 1 1 0 0 0 出力電圧 5 0 貫通電流 2008/11/18 広島大学岩田穆 40
第 4 章 CMOS 論理回路 (2) 基本論理ゲート 2008/11/18 広島大学岩田穆 44
ブール代数と論理関数 + 否定,NOT: 論理積,ND: 論理和,OR: NND(NOT ND): NOR (NOT OR): + + =1 =1 + X X = 0 ( 零元 ) X + X = I ( 単位元 ) X = X 2 重否定 X + ( Z) = (X + ) (X + Z) X ( + Z) = (X ) + (X Z) ド モルガンの定理 de Morgan's theorem X + = X X = X + 2008/11/18 広島大学岩田穆 45
CMOS インバータ V dd ( 正電源 ) 論理記号 p-mos Vdd 真理値表 In Out 出力 0 1 1 0 n-mos GND 回路図 0 Vti Vdd 入力 直流入出力特性 2008/11/18 広島大学岩田穆 46
2 入力 NND ゲート NND の論理式 = Vdd 真理値表 0 0 1 論理記号 回路図 0 1 1 1 0 1 1 1 0 2008/11/18 広島大学岩田穆 47
スイッチによる等価回路 2 入力 CMOS-NND ゲート Vdd Vdd Vdd pmos pmos pmos "1" nmos "0" "1" "1" nmos "0" "1" nmos "1" "0" "0" 2008/11/18 広島大学岩田穆 48
N 入力 NND ゲート NND の論理式 Vdd = N N N N 論理記号 回路図 2008/11/18 広島大学岩田穆 49
2 入力 NOR ゲート Vdd NORの論理式 = + 真理値表 0 0 1 0 1 0 1 0 0 1 1 0 論理記号 回路図 2008/11/18 広島大学岩田穆 50
スイッチによる等価回路 2 入力 CMOS-NOR ゲート "0" "0" Vdd pmos 1 "1" "0" Vdd pmos 0" "1" "1" Vdd pmos 0" nmos nmos nmos 2008/11/18 広島大学岩田穆 51
N 入力 NOR ゲート NOR の論理式 = ++ +N Vdd N N N 論理記号 回路図 2008/11/18 広島大学岩田穆 52
トランスファーゲートトランスミッションゲート 真理値表 0 1 0 1 1 1 0 0 1 0 HiZ Hiz スイッチ ON スイッチ OFF HiZ: ハイインピーダンス TG 2008/11/18 広島大学岩田穆 53 論理記号 スイッチによる等価回路
n-mos トランスファーゲート 入力 制御入力 出力 オン抵抗 0 V dd R onn ON OFF V dd V dd -V tn 出力電圧 V gs V tn 入力電圧 2008/11/18 広島大学岩田穆 54 0 V dd
入力 CMOS トランスファーゲート 制御入力 nmos pmos R on =R onp //R onn 出力 オン抵抗 V dd 出力電圧 R onp pmos CMOS pmos nmos R onn nmos CMOS V dd V dd -V tn 入力電圧 V dd 2008/11/18 広島大学岩田穆 55 0
TG を用いた論理回路 セレクタ ( マルチプレクサとも呼ばれる ) セレクト信号 S によって か を選択する 論理式 = S + S 論理記号 真理値表 S 1 0 S 2008/11/18 広島大学岩田穆 56
TG を用いたセレクタ S S S 論理図 回路図 CMOS-TG によるセレクタ 2008/11/18 広島大学岩田穆 57
演習問題 TG を用いたセレクタで両方のスイッチが同時に ON になったらどうなるか?(, が 1, 0 の場合 はどうなるか ) セレクタを ND ゲートと OR ゲートで作ることができる. 論理回路を書け. 2008/11/18 広島大学岩田穆 58
演習問題 TG を用いたセレクタで両方のスイッチが同時に ON になったらどうなるか?(, が 1, 0 の場合 はどうなるか ) S R p V DD "1" Ron S 両方の TG がオンになる R n "0" Ron Out Vout~Vdd/2 1 か 0 か決まらない論理誤動作 2008/11/18 広島大学岩田穆 59
排他的論理和 EXOR = + = + 0 0 0 0 1 1 1 0 1 1 1 0 =1 =0 =0 =1 =1 =1 2008/11/18 広島大学岩田穆 60
EXOR ゲート = + = + = 2 4 4 2 4 16 素子 2008/11/18 広島大学岩田穆 61
排他的論理和 EXOR = + = + TG を用いた EXOR 2008/11/18 広島大学岩田穆 62
TG を用いた EXOR ゲート - 1 HiZ 0 0 0 1 0 1 = + 8 素子 0 1 1 1 1 0-0 HiZ 2008/11/18 広島大学岩田穆 63
素子数を減らした EXOR ゲート 0 1 1 1 1 0 -- 0 HiZ 6 素子 -- 1 HiZ 0 0 0 1 0 1 2008/11/18 広島大学岩田穆 64
素子数を減らした EXOR ゲート 1 =1の時 TGはOFF o 2008/11/18 広島大学岩田穆 65
素子数を減らした EXOR ゲート 0 =0 の時 TG 0 1 1 D S S D 0 1 TG はオン =0の時 : 青字 pmosのs,d=0v nmosのvgsn=0, pmos, nmosともにoff =1 の時 : 赤字 nmos の S,D=Vdd pmos の Vgsp=0, pmos, nmos ともに OFF 2008/11/18 広島大学岩田穆 66
素子数を減らした EXOR ゲート =0の時 TGはオン TG =0の時 : 青字 pmosのs,d=0v nmosのvgsn=0, pmos, nmosともにoff =1の時 : 赤字 nmosのs,d=vdd pmosのvgsp=0, pmos, nmos ともに OFF 2008/11/18 広島大学岩田穆 67
CMOS 複合ゲート (1) Vdd 真理値表 C C 6 素子 C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 2008/11/18 広島大学岩田穆 68
CMOS 複合ゲート (1) C C 真理値表 C 0 0 0 1 0 0 1 0 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 0 = + C ND-NOR Vdd 6 素子 NOR 2008/11/18 広島大学岩田穆 69
CMOS 複合ゲート (1) Vdd Vdd C C C 6 素子 ND-NOR NOR 2008/11/18 広島大学岩田穆 70
ND-NOR C C = + C 同じ論理を NND,NOR で実現すると C 6 素子 10 素子必要になる 2008/11/18 広島大学岩田穆 71
ND-NOR 型複合ゲート C Vdd GND D C D (+) (C+D) = C D =1の時 pmos 側パスが導通 +C D=1 の時 nmos 側パスが導通 = +C D = ND-NOR =1 となる =0 となる ( ) (C D) ト モルカ ンの定理で変形すると pmosのパスの導通と一致する 2008/11/18 広島大学岩田穆 72
OR-NND 型複合ゲート Vdd C スイッチによる等価回路を書いて, 真理値表を作って D 論理関数を求めよ C D Gnd 2008/11/18 広島大学岩田穆 73
OR-NND 型複合ゲート C Vdd GND C D D 0000 1 0001 1 0010 1 0011 1 0100 1 0101 0 0110 0 0111 0 1000 1 1001 0 1010 0 1011 0 1100 1 1101 0 1110 0 1111 0 (+) (C+D) OR-NND 2008/11/18 広島大学岩田穆 74
複合ゲート一般形 ND-NOR 型 Vdd OR-NND 型 Vdd C D E F C D E F G H I G H I G H I C D E F G H I D E F C GND GND 2008/11/18 広島大学岩田穆 75
複合ゲートの長所 短所 通常の CMOS と比較して, 1. 素子数が削減するのでチップ面積を小さくでき 消費電力を低下できる 2. 論理段数が減少するので高速動作できる 3. 入力数を増やすと直列の MOS の数が増加するため遅くなる 2008/11/18 広島大学岩田穆 76
クロックド CMOS 論理回路 インバータ 1 インバータ 2 CLK CLK CLK CLK 2008/11/18 広島大学岩田穆 77
クロックド CMOS 論理回路 インバータ 1 インバータ 2 CLK CLK CLK CLK = CLK CLK インバータ + トランスファゲートと等価である. 2008/11/18 広島大学岩田穆 78
クロックド CMOS 論理回路 インバータ + トランスファゲートと負荷駆動力も同じ. CLK CLK CLK CLK P-MOS, n-mos の直列接続であるので, レイアウトし易く, 集積密度を高くできる 2008/11/18 広島大学岩田穆 79
クロックド CMOS 論理回路 2 入力論理回路 NND ゲート CLK CLK CLK CLK 2008/11/18 広島大学岩田穆 81
宿題問題 2008.11.10 1.ND-NOR 型複合ゲートによる EXOR と EXNOR の回路を書け 2.OR-NND 型複合ゲートによる EXOR と EXNOR の回路を書け 2008/11/18 広島大学岩田穆 82
宿題解答 ND-NOR 型による EXNOR ゲート Vdd + GND 2008/11/18 広島大学岩田穆 83
ND-NOR 型による EXOR ゲート Vdd = + 二重否定 + ドモルガン ドモルガン ( +) (+) 和積を積和に + GND 2008/11/18 広島大学岩田穆 84
OR-NND 型 EXOR (+) (+) = + Vdd 二重否定 + ドモルガン ドモルガン ( +) (+) GND 和積を積和に + EXOR 2008/11/18 広島大学岩田穆 85
OR-NND 型 EXNOR Vdd = + ドモルガン ( ) ( ) ドモルガン ( )+( ) 分配法則 (+) ( + ) GND 2008/11/18 広島大学岩田穆 86