CMOS RF 回路（アーキテクチャ）とサンプリング回路の研究

Size: px

Start display at page:

Download "CMOS RF 回路（アーキテクチャ）とサンプリング回路の研究"

しおりふじした
5 years ago
Views:

1 CMOS RF 回路 ( アーキテクチャ ) とサンプリング回路の研究群馬大学工学部電気電子工学科通信処理システム工学第二研究室滝上征弥指導教官小林春夫教授

2 発表内容 1.CMOS RF 回路 (a) 復調部アーキテクチャ (b) VCO 回路 ( 発振器 ) 2. サンプリング回路 (a) オシロスコープトリガ回路 (b) CMOS コンパレータ回路

3 目的無線通信システムの RF 部の CMOS での実現とくに復調部アーキテクチャ発振器の解析設計サンプリング回路の CMOS での実現とくにオシロスコープトリガ回路 AD 変換器用コンパレータの解析設計

4 1.CMOS RF 回路アンテナ無線通信システムの受信部復調低雑音アンプ周波数変換部 AD 変換器 DSP 発振器 (VCO) 高い周波数の入力信号を低い周波数に変換

5 (a) 周波数変換部アーキテクチ Weaver Architecture Hartley Architecture Low IF Architecture 解析 CMOS 回路の設計シミュレーションを行った

6 Weaver Architecture の解析 sin 成分 sin 成分 cos 成分 ω RF -ω 1 ω LO ω RF ω RF +ω 1 ω ω RF -ω 1 ω ω RF -ω 1 +ω 2 ω ω RF -ω 1 -ω 2 RF Input u(t)=cos(ω in t) sinω 1 t LPF sinω 2 t - IF Output y(t)=cos((ω in -ω 1 -ω 2 )t)/2 LPF + ω 2 ω 1 cos 成分 cosω 1 t ω RF -ω 1 ω LO ω RF ω RF +ω 1 ω cos 成分 ω RF -ω 1 cosω 2 t Weaver image-reject receiver ω cos 成分 ω RF -ω 1 -ω 2 ω RF -ω 1 +ω 2 ω

7 CMOS 回路の設計 Vdd Vout(t) + - cosω in t cosω 1 t sinω 1 t sinω 2 t cosω 2 t ギルバート乗算器を利用

8 時間領域シミュレーション結果.1 電圧 V [V] -.1 1m 電圧 V [V] -1m 入力波形出力波形 26u 28u 3u 32u 34u 36u 38u 4u 42u 44u 46u 48u 5u 時間 T[s] ω in /2π=1MHz ω 1 /2π=9kHz ω 2 /2π=2kHz 計算値 ω out /2π=8.kHz シミュレーション値 ω out /2π=83.8kHz ω out =ω in -ω 1 -ω 2

9 振幅 [V] 1m 8m 6m 4m 2m 周波数領域シミュレーション結果入力周波数 ω in /2π=1MHz 低い周波数成分出力周波数 1m ω in -ω 1 -ω 2 振幅 [V] 8u 6u 4u 2u ω out /2π=83.8kHz 高い周波数成分 ω in +ω 1 5k 1M 1.5M 2M 周波数 ω/2π [Hz]

10 Hartley Architecture の解析 sin 成分 ω RF -ω LO ω LO sin 成分 ω cos 成分 ω im -ω LO ω ω im -ω LO ω im ω RF ω im +ω LO ω RF +ω LO ω im -ω LO ω RF -ω LO ω RF -ω LO LPF 9 RF Input u(t)=a RF cos(ω RF t) + A im cos(ω im t) sinω LO t LPF IF Output y(t)=a RF cos((ω RF ω LO )t) cos 成分 ω RF -ω LO ω LO cosω LO t cos 成分 ω im -ω LO ω RF -ω LO ω ω im -ω LO ω im ω RF ω im +ω LO ω RF +ω LO ω RF -ω LO =ω LO -ω im Hartley image-reject receiver

11 CMOS 回路の設計 Vout(t) - + Vdd A RF cosω LO t -A im cosω im t sinω LO t cosω LO t ギルバート乗算器を利用

12 時間領域シミュレーション結果電圧 V [V] 入力波形 ω RF /2π=1MHz ω im /2π=9kHz ω LO /2π=95kHz -.2 電圧 V [V] 2m -2m 出力波形計算値 ω out /2π=5kHz シミュレーション結果 ω out /2π=51.7kHz ω out =ω RF -ω LO 4u 45u 5u 55u 6u 65u 7u 75u 8u 85u 9u 95u 1u 時間 T[s]

13 周波数領域シミュレーション結果 1m 振幅 [V] 8m 6m 4m 2m ω im /2π=9kHz f RF =1MHz 低い周波数成分 18m ω RF -ω LO 振幅 14m 1m ω out /2π=51.7Hz イメージ成分高い周波数成分 ω RF +ω LO [V] 6m ω LO +ω im 2m 5k 1M 1.5M 2M 周波数 ω/2π [Hz]

14 Hartley Architecture の解析 2 sin 成分 ( 正の領域 ) ω RF -ω LO ω LO ω sin 成分 ω im -ω LO ω RF -ω LO ω ω RF -ω LO =1/RC ω im -ω LO ω im ω RF RF Input u(t)=a RF cos(ω RF t) +Aimcos(ω im t) ω im +ω LO sinω LO t ω RF +ω LO Phase shift filter sin 成分 ω ω im -ω LO ω RF -ω LO IF Output y(t)=-a RF sin((ω RF -ω LO )t-π/4) ω RF -ω LO =ω LO -ω im cos 成分 ( 正の領域 ) ω RF -ω LO ω im -ω LO ω LO ω im ω RF cosω LO t cos 成分 ω im +ω LO ω RF +ω LO ω 実信号はで対象の周波数領域を持つ ω im -ω LO ω RF -ω LO sin 成分 ω im -ω LO Image-reject receiver with split phase shift stages ω ω RF -ω LO

15 アーキテクチャを CMOS 回路で設計 Vout(t) - + A RF cosω LO t -A im cosω im t - + Vdd + sinω LO t - - cosω LO t + ギルバート乗算器を利用

16 時間領域シミュレーション結果.2 電圧 V [V] -.2 1m 電圧 V [V] -1m 入力波形出力波形 5u 55u 6u 65u 7u 75u 8u 85u 9u 95u 1u 15u 11u 時間 T[s] ω RF /2π=1MHz ω im /2π=9kHz ω LO /2π=95kHz 計算値 ω out /2π=5kHz シミュレーション結果 ω out /2π=5kHz ω out =ω RF -ω LO

17 周波数領域シミュレーション結果 1m 振幅 [V] 8m 6m 4m 2m ω in /2π=9Hz ω RF /2π=1MHz 振幅 1m 8m 6m 低い周波数成分 ω RF -ω LO ω out /2π=5Hz イメージ成分高い周波数成分 ω RF +ω LO ω LO +ω im [V] 4m 2m 5k 1M 1.5M 2M 周波数 ω/2π [Hz]

18 Low IF Architecture の解析 RF Input A RF cosω RF t sin 成分 x r (t)=a RF sinω RF t ω RF -ω 1 ω LO ω RF ω RF +ω 1 + ω sin 成分 ω RF -ω 1 ω y r (t)=a RF sin((ω RF -ω LO )t)/2 Passive Polyphase Filter x i (t)=a RF cosω RF t sin 成分 ω RF -ω 1 ω RF +ω 1 ω cos 成分 ω RF +ω 1 ω ω RF -ω 1 y i (t)=a RF cos((ω RF -ω LO )t)/2 z r (t)=cosω LO t z i (t)=sinω LO t cos 成分 ω RF -ω 1 ω LO ω RF ω RF +ω 1 cos 成分 ω ω RF -ω 1 ω

19 CMOS 回路の設計 y r (t) y i (t) sinω in t + y r (t) Vdd - cosω in t sinω in t + + cosω in t cosω LO t + + sinω LO t y i (t) cosω LO t sinω LO t Complex mixer 部分

時間領域シミュレーション結果電.1 圧 V [V] -.1.1 電圧 V [V] -.

20 時間領域シミュレーション結果電.1 圧 V [V] 電圧 V [V] -.1 電 1m 圧 V [V] -1m 電圧 1m V [V] -1m 入力 Xr(t) 入力 Xi(t) 出力 yr(t) 出力 yi(t) 22u 26u 3u 34u 38u 42u 46u 5u 54u 58u 時間 T[s] ω RF /2π=1MHz ω LO /2π=9MHz 計算値 ω out /2π=1MHz シミュレーション値 ω out /2π=1.5MHz ω out =ω RF -ω LO

21 周波数領域シミュレーション結果振幅 [V] 1m 5m ω RF -ω LO Xr(t):ω RF /2π=1MHz 振幅 [V] 1m 5m yr(t):ω out /2π=1.5MHz 振幅 [V] 1m 5m ω RF -ω LO Xi(t):ω RF /2π=1MHz 振幅 [V] 1m 5m yi(t):ω out /2π=1.5MHz 5M 1M 15M 2M 周波数 ω/2π [Hz]

22 1(b) リング発振器を用いた VCO 回路 (Voltage Contorolled Oscillator)

23 CMOS RF 回路アンテナ無線通信システムの受信部復調低雑音アンプ周波数変換部 AD 変換器 DSP 発振器 (VCO) リング発振器を用いた VCO の設計

24 リング発振器回路図リング発振器 ( ブロック図 ) CMOS 回路図

25 インバータの遅延の解析 I b I b 入力 =Low 入力 =high インバータの動作 I b : バイアス電流 C: インバータの寄生容量 Q=C V dd =I b Tc Tc=V dd C/I b Tc:Cの充放電時間

26 リング発振器の周波数 V1 Td V2 V3 T V2n+1 インバータの DelayTime:Td=Tc/2 周期 :T=2(2n+1) Td 周波数 :f=1/{2(2n+1)td}=i b /{(2n+1)CV dd }

27 VCO の CMOS 回路図 Vdd V Cont Ib V Ref V 1 V 2 V 22 V out V start 電圧電流変換器スタート用の回路 (NAND 回路 ) High でスタート制御電圧の変化により周波数を変化リング発振器

28 制御電圧に対する出力波形と周波数の変化電圧 V [V ] 電圧 V [V ] 周波数 f [Hz ] M 1M 8M 6M 4M 2M 制御電圧の変化出力波形の変化 V Ref =2.5V 一定.2u.4u.6u.8u 1.u 1.2u 1.4u 制御電圧に対する周波数変化 V Ref =2.5V 一定時間 T[s] 制御電圧 V Cont [V]

29 レイアウトデザインルール.35μmプロセス単層 Poly 三層 Metal レイアウトツール Magic チップ面積.24mm.31mm

30 2 サンプリング回路

31 (a) オシロスコープトリガ回路使用目的入力 Trigger ON OFF 出力波形トリガ部分に使用される回路の一つ Trigger Time:t 時間 t を基準とした正弦波出力過渡的変化の無い出力波形

32 2 段構成トリガ回路 ( テクトロニクス社 ) cos(ωt) 入力 Trigger t sin(ωt) track& hold track& hold Σ 出力 t 回路に設置されている発振器

33 Track & Hold 回路の原理 Vin Vout Track Hold Track Hold t t SW Vout=Vin SW Vout=Vc ON OFF Vin Track mode Vin Hold mode Vc T/H 回路入力をそのまま出力 T/H 回路 C が Vin を保持し出力

34 2 段構成トリガ回路の解析 track-and-hold 回路が track mode Vout=cos(ωt)cos(ωt)+cos(ωt+π/2) cos(ωt+π/2) =cos 2 (ωt)+sin 2 (ωt) =1 ( 一定の値 ) hold mode Vout= cos(ωt) cos(ωt ) +sin(ωt)sin(ωt ) =cos(ω(t-t )) trigger time:t

35 2 段構成トリガ回路の CMOS 回路の設計 Vdd Vout cos(ωt) - + sin(ωt) - + Trigger 入力

電圧 V [V ] -2m 電圧 V [V ] 2m 3 2 1 2m 電圧 V [V ] -2m シミュレーション結果基本波形 (sin cos) 1u 2u

36 電圧 V [V ] -2m 電圧 V [V ] 2m m 電圧 V [V ] -2m シミュレーション結果基本波形 (sin cos) 1u 2u 3u 4u 5u 6u 7u 8u 時間 t[s] トリガ入力出力 cos(ω(t-t )) t t 1u 2u 3u 4u 5u 6u 7u 8u 時間 t[s]

37 3 段構成トリガ回路 ( テクトロニクス社 ) Trigger 入力 t sin(ωt) track& hold + - sin(ωt+2π/3) track& hold + - Σ Vout sin(ωt+4π/3) track& hold + - t 回路に内蔵されている三相発振器

38 3 段構成トリガ回路の解析 track-and-hold 回路が track mode Vout=sin(ωt+4π/3){sin(ωt)-sin(ωt+2π/3)} = hold mode ( 一定の値 ) +sin(ωt){sin(ωt +2π/3)- sin(ωt+4π/3)} Vout=sin(ωt+4π/3){sin(ωt )-sin(ωt +2π/3)} 3 3 = sin( ( t t )) 2 trigger time:t +sin(ωt+2π/3){sin(ωt +4π/3)- sin(ωt)} +sin(ωt){sin(ωt +2π/3)- sin(ωt +4π/3)} +sin(ωt+2π/3){sin(ωt +4π/3)- sin(ωt )}

39 3 段構成トリガ回路の CMOS 回路の設計 Vdd Vout Trigger 入力 sin(ωt) sin(ωt+2π/3) sin(ωt+4π/3)

40 電圧 V [V] 電圧 V [V] 電圧 V [V] m -1m シミュレーション結果三相発振器出力トリガ入力出力 sin(ω(t-t )) トリガ入力 :t トリガ入力 :t 5u 1u 15u 2u 25u 3u 35u 4u 45u 5u 55u 6u 65u 7u 75u 8u 時間 T[s]

41 オシロスコープトリガ回路の特徴タイミングエラーが無い理由トリガタイムt で遅延無しに出力波形を得られるためトランジスタのばらつきの影響が少ない理由 3 段構成回路ではばらつきが平均化されるため

42 (b) コンパレータ 1 差動回路利用電圧コンパレータ1 2 電圧コンパレータ2 3インバータを利用した電圧コンパレータ 4インバータを利用した電流コンパレータ

43 1 電圧コンパレータ 1 VDD Vo+ V+ Vsw Vo- V- φ1 差動回路を利用したコンパレータ

44 動作説明 VDD VDD Vo+ Vo+ Vo- Vo- V+ V- V+ V- C1 C2 C1 C2 Φ1=low Vo + =Vo - ( リセットモード ) Φ2=high ラッチモード C1 C2: 寄生容量

45 ラッチモード時の動作 VDD VDD I+ΔI I-ΔI R R V+ V- V+ V- R R I-ΔI I+ΔI NMOS を抵抗と見たとき PMOS を抵抗と見たとき

46 Vsw による波形の違い 3 SW 無し Vo+ Vin + =1.51V 電圧 V [V ] 2 1 Vo- Vin - =1.5V Vsw 無し遅延大電圧 V [V ] n 2n 3n 4n 5n 6n SW 有り Vo+ Vo- Vsw 有り遅延小 1n 2n 3n 4n 5n 6n 時間 T[s]

シミュレーション結果電圧 V [V ] 1.51 1.58 1.56 1.54 1.52 1.

47 シミュレーション結果電圧 V [V ] 入力波形出力波形 1n 2n 時間 T[s] V- V+ 電圧 V [V ] Vo- Vo+ 1n 時間 T[s] 2n

48 2 電圧コンパレータ 2 Vdd M8 M6 M7 M9 Vout- CLK_LATCH M4 M5 Vout+ CLK_LATCH Vin+ M2 M3 Vin- M M1 Positive-feedback latch circuit

49 動作説明 Vdd Vdd V-ΔV V+ΔV Vout- Vout+ Vout- M6 M7 Vout+ Vin+ M2 M3 vin- Vin+ M2 M3 Vin- M M1 I+ΔI M M1 I-ΔI CLK=low Vout - =Vout + =Vdd 入力リセットモード CLK=high ラッチモード

50 シミュレーション結果電圧 V [V ] 入力波形 Vin+ Vin- 1n 2n 3n 時間 T[s] 4n 出力波形電圧 V [V ] Vo- Vo+ 1n 2n 3n 4n 時間 T[s]

51 オフセットキャンセル回路 V- V+ φ1 φ2 φ2 Preamp + - φ2 C1 C2 φ2 comp Vo+ Vo- Output offset storage

52 動作原理 φ2=on Vofset + - A Vofset - + C にかかる電圧 A Voffset φ1=on Vin Voffset + - A Voffset - + Vout Cにかかる電圧 A (Vin-Voffset) より A(Vin-Voff) A (Vin-Voffset)+A Voffset Vout=A Vin

53 シミュレーション結果 1.56 電圧 V [V ] u 8u 12u 16u 2u 24u V- V+ 時間 T[s] Vo- 電圧 V [V ] 2 1 4u 8u 12u 16u 2u 24u 28u 時間 T[s] Vo+

54 3 インバータを利用した電圧コンパレータ VDD φ1 V- A C B M2 Vout V+ M1 φ2 φ1

55 動作説明 φ1=on φ2=on V- C + - Vm Vm Vin Vout V+ C + - Vin Vin=Vout=Vm Q=C(V - -Vm) Vin=V + -(V - -Vm) =V + -V - +Vm 3 電圧 V [V ] 2 1 インバータの入出力特性 Vm Vin=Vout 電圧 V[V]

56 シミュレーション結果電圧 V [V ] 電圧 V [V ] n 4n 6n 8n 1n 12n 14n 16n 18n 2n 時間 T[s] V - V + 2n 4n 6n 8n 1n 12n 14n 16n 18n 2n 時間 T[s]

57 4 電流コンパレータインバータの入出力特性 Iin Vdd M2 M1 a M4 M3 Vout 電圧 V [V ] Vm Vin=Vout SW Vcl Low-impedance current quantizer 電圧 V[V] Vcl=high Vin=Vout=Vm=1.64V Vm= 基準電圧

58 動作説明 Vcl=high リセットモード Vcl=low Vdd Vdd Vdd Iin Vin Vout Iin Vm+ΔV Vout Vm-ΔV Vout Iin Vin=Vout=Vm( 基準電圧 ) Vout=low Vout=high Vcl により基準電圧を出すことで動作性能の向上を図っている

59 シミュレーション結果 1u 電流 I [A] -1u 入力電流の向き電流 +1μA クロック -1μA 電圧 V [V ] リセットモード出力波形リセットモード電圧 V [V ] スイッチによりスムーズに動作する.5 n 1.n 1.5n 2.n 2.5n 3.n 3.5n 4.n 時間 T[s]

60 まとめ次の回路の設計解析シミュレーションを行った CMOS RF 回路について 3 種の復調部アーキテクチャリング発振器を用いたVCO 回路サンプリング回路についてトリガー回路各種コンパレータ

レベルシフト回路の作成

レベルシフト回路の作成レベルシフト回路の解析群馬大学工学部電気電子工学科通信処理システム工学第二研究室 96305033 黒岩伸幸指導教官小林春夫助教授 1 ー発表内容ー 1. 研究の目的 2. レベルシフト回路の原理 3. レベルシフト回路の動作条件 4. レベルシフト回路のダイナミクスの解析 5. まとめ 2 1. 研究の目的 3 研究の目的信号レベルを変換するレベルシフト回路の設計法を確立するこのために次の事を行う