PowerPoint プレゼンテーション

Similar documents
PowerPoint プレゼンテーション

スライド タイトルなし

計算機アーキテクチャ

PowerPoint プレゼンテーション

コンピュータ工学Ⅰ

コンピュータ工学Ⅰ

PowerPoint プレゼンテーション

<4D F736F F F696E74202D FEE95F18F88979D8B5A8F702E B93C782DD8EE682E890EA97705D205B8CDD8AB B83685D>

情報工学Ⅰ-02

スライド 1

PowerPoint プレゼンテーション

C に必要なコンピュータ知識 C はコンピュータの力を引き出せるように設計 コンピュータの知識が必要

スライド 1

ComputerArchitecture.ppt

スライド 1

Microsoft PowerPoint - 6.memory.ppt

情報科学概論

PowerPoint プレゼンテーション

計算機ハードウエア

計算機ハードウエア

スライド 1

ソフトウェア基礎技術研修

スライド 1

ソフトウェア基礎技術研修

C プログラミング 1( 再 ) 第 5 回 講義では C プログラミングの基本を学び演習では やや実践的なプログラミングを通して学ぶ

< B8CDD8AB B83685D>

PowerPoint プレゼンテーション

この方法では, 複数のアドレスが同じインデックスに対応づけられる可能性があるため, キャッシュラインのコピーと書き戻しが交互に起きる性のミスが発生する可能性がある. これを回避するために考案されたのが, 連想メモリアクセスができる形キャッシュである. この方式は, キャッシュに余裕がある限り主記憶の

コンピュータの仕組み(1)ハードウェア

DRAM SRAM SDRAM (Synchronous DRAM) DDR SDRAM (Double Data Rate SDRAM) DRAM 4 C Wikipedia 1.8 SRAM DRAM DRAM SRAM DRAM SRAM (256M 1G bit) (32 64M bit)

Microsoft PowerPoint - 11Web.pptx

Microsoft PowerPoint - ar10_08.ppt

スライド 1

講義計画 1. コンピュータの歴史 1 2. コンピュータの歴史 2 3. コンピュータの歴史 3 4. 論理回路と記憶, 計算 : レジスタとALU 5. 主記憶装置とALU, レジスタの制御 6. 命令セットアーキテクチャ 7. 演習問題 8. パイプライン処理 9. メモリ階層 : キャッシュ

Microsoft PowerPoint - 4回 [互換モード]

-2 外からみたプロセッサ GND VCC CLK A0 A1 A2 A3 A4 A A6 A7 A8 A9 A10 A11 A12 A13 A14 A1 A16 A17 A18 A19 D0 D1 D2 D3 D4 D D6 D7 D8 D9 D10 D11 D12 D13 D14 D1 MEMR

スライド 1

スライド 1

Microsoft PowerPoint - 1st

PIC の書き込み解説 PICライターを使うときに間違った使い方を見受ける 書き込み失敗の原因は知識不足にある やってはいけないことをしている 単に失敗だけならまだしも部品を壊してしまう 正しい知識を身に着けよう 書き込みに必要なピンと意味 ICSPを意識した回路設計の必要性 ICSP:In Cir

スライド 1

コンピュータ中級B ~Javaプログラミング~ 第3回 コンピュータと情報をやりとりするには?

スライド 1

スライド 1

PowerPoint プレゼンテーション

計算機アーキテクチャ

SDRAM および DRAM の メモリ システムの概要

スライド 1

cmpsys14w04_mem_hp.ppt

Microsoft Word - no02

ガイダンス 2

Microsoft Word - 実験4_FPGA実験2_2015

計算機アーキテクチャ

Microsoft PowerPoint - NxLecture ppt [互換モード]

スライド 1

Taro11-…e…L…X…g.jtd

(2)NEC による日本初のマイクロプロセッサ NEC 2002 NEC µcom µcom8 8 µcom16 16 NEC 製マイクロプロセッサ / マイクロコンピュータの系譜 (1973 年 ~84 年 ) 1973 年 ~ µcom-4 µcom-41 CD P (

問 2. タイミングチャート以下に示す VHDL コードで記述されている回路に関するタイミングチャートを完成させよ ) レジスタの動作 use IEEE.std_logic_64.all; entity RegN is generic (N : integer := 8 port ( CLK, EN

ディジタル回路 第1回 ガイダンス、CMOSの基本回路

020105.メモリの高機能化

Data-Add User Manual.book

テクニカルガイド「増設メモリ」(2006/09/15)

スライド 1

Microsoft PowerPoint - 3.3タイミング制御.pptx

正転時とは反対に回転する これが逆転である 図 2(d) の様に 4 つのスイッチ全てが OFF の場合 DC モータには電流が流れず 停止する ただし 元々 DC モータが回転していた場合は 惰性でしばらく回転を続ける 図 2(e) の様に SW2 と SW4 を ON SW1 と SW3 を O

スライド 1

OS

Jan/25/2019 errata_c17m11_10 S1C17 マニュアル正誤表 項目 リセット保持時間 対象マニュアル発行 No. 項目ページ S1C17M10 テクニカルマニュアル システムリセットコントローラ (SRC) 特性 19-3 S1C17M20/M

Microsoft PowerPoint - No6note.ppt

スライド 1

スライド 1

6. パイプライン制御

Microsoft PowerPoint - 01-VerilogSetup-2019.pptx

スライド 1

ITP_text_01_kon_CS4_ indd

Microsoft PowerPoint - No15›¼‚z‰L›¯.ppt

Operating System 仮想記憶

増設メモリ (2006/11/20)

OS

VelilogHDL 回路を「言語」で記述する

出 アーキテクチャ 誰が 出 装置を制御するのか 1

COMET II のプログラミング ここでは機械語レベルプログラミングを学びます 1

命令セットの構成例 a) 算術 演算命令 例 )ADD dest, source : dest dest + source SUB dest, source : dest dest - source AND dest, source : dest dest AND source SHR reg, c

増設メモリ 1. 機能 型名 N N N N N GB 16GB 3 (x2 枚 ) (x2 枚 ) (x2 枚 ) (8GBx2 枚 ) (16GBx2 枚 ) DDR3-1066(PC3-8500) 動作クロック

増設メモリ 1. 機能 型名 N N N (x1 枚 ) (x1 枚 ) (x1 枚 ) DDR3-1333(PC ) SDRAM-DIMM, Unbuffered,ECC 動作クロック 667MHz( 差動 ) 1.5V 型名 N8102

untitled

Microsoft PowerPoint - Chap3 [Compatibility Mode]

スライド 1

Microsoft Word - 12gm速修テキスト_経情01_記憶素子_1028.doc

増設メモリ 1. 機能 型名 N8102-G342 N8102-G343 N8102-G344 1GB (1GBx1 枚 ) (x1 枚 ) (x1 枚 ) SDRAM-DIMM, Unbuffered,ECC 1.5V 型名 N N N (1GBx1

PowerPoint Presentation

増設メモリ (2010/06/17)

テクニカルガイド 増設メモリ

問題1 次の情報表現に関する記述は,コンピュータの勉強を始めたばかりのB君と,かなり詳しく知っているM君の会話である

Microsoft PowerPoint - Sol7 [Compatibility Mode]

テクニカルガイド 増設メモリ

増設メモリ 1. 機能仕様 型番製品名備考 N GB 増設メモリボード (2x 4 GB/U) DDR3L-1333(PC3L-10600) SDRAM ECC 付 Registered, 2GBx2 枚の N GB 増設メモリボード DDR3L-1600(PC3

h-hwang11phdthesis-RealizingName.pptx

PowerPoint プレゼンテーション

増設メモリ 1. 機能 型名 N N N N GB (x1 枚 ) (x1 枚 ) (x1 枚 ) (8GBx1 枚 ) DDR3-1333(PC ) 動作クロック 667MHz( 差動 ) 1.5V 型名 N8102-3

Transcription:

コンピュータアーキテクチャ 第 11 週 制御アーキテクチャ メモリの仕組 2013 年 12 月 4 日 金岡晃

授業計画 第 1 週 (9/25) 第 2 週 (10/2) 第 3 週 (10/9) 第 4 週 (10/16) 第 5 週 (10/23) 第 6 週 (10/30) 第 7 週 (11/6) 授業概要 2 進数表現 論理回路の復習 2 進演算 ( 数の表現 ) 演算アーキテクチャ ( 演算アルゴリズムと回路 ) 休講 休講 ノイマン型コンピュータ 命令とは 命令の使い方 命令セットアーキテクチャ ( 命令の表現 命令の実行の仕組 ) 第 8 週 (11/13) 第 9 週 (11/20) 第 10 週 (11/27) 第 11 週 (12/4) 第 12 週 (12/11) 第 13 週 (12/18) 第 14 週 (1/8) 第 15 週 (1/17) 中間試験 休講 ハーバードアーキテクチャ RISC と CISC 制御アーキテクチャ メモリの仕組 キャッシュメモリと仮想メモリ 割込みアーキテクチャ パイプライン 1/22-2/8 期末試験 入出力アーキテクチャ まとめ 1

コンピュータアーキテクチャ 復習 第 10 週ハーバードアーキテクチャ RISC と CISC 制御アーキテクチャ 2

本日の到達目標と概要 到達目標 命令セットやメモリ構造の違いによるコンピュータの種類について理解する 概要 ハーバードアーキテクチャ RISC と CISC 3

ハーバードアーキテクチャ ハーバードアーキテクチャの特徴 命令とデータを格納するメモリを個別に用意 非ノイマン型コンピュータ 広義のノイマン型コンピュータとも プログラム可変内蔵方式 逐次処理 ノイマン型アーキテクチャ CPU メインメモリ ハーバードアーキテクチャ CPU 命令メモリ データメモリ 現在のコンピュータ CPU 命令用キャッシュメモリ データ用キャッシュメモリ メインメモリ 4

ハーバードアーキテクチャの例 マイクロチップテクノロジー社の制御用マイコン PIC(Peripheral Interface Controller) PIC16F84A 教科書 P.36 の表 4.1 PIC16F84A のピン 参照 5

PIC16F84A のアーキテクチャ プログラムメモリ ( フラッシュ ROM) 命令レジスタ プログラムカウンタ スタック ファイルレジスタ (RAM) アドレス選択 データメモリ (EEPROM) FSR デコード 制御 タイミング発生 OSC1, OSC2 6 MCLR パワーアップタイマ クロックスタートアップタイマ パワーオンリセット ウオッチドッグタイマ Vpp, Vss W 選択 STATUS ALU I/O ポート タイマ RA4/T0CKI RA0-3 RB0-7

RISC と CISC RISC (Reduced Instruction Set Computer) 縮小命令セットコンピュータ 簡単な命令セットだけを用意することでコンピュータの構成を簡単化し 高速化は開発期間の短縮を実現 複雑な処理では多くの命令を組み合わせる必要が生じる CISC (Complex Instruction Set Computer) RISC が提案された後 これまでの命令セットコンピュータを複雑命令セットコンピュータ (CISC) と呼ぶようになった 7

CISC の実例 :H8 マイコン H8/3052F の外観 H8/300HCPU の命令セットは教科書 P.38 の表 4.3 を参照 77 個の命令数 350 を超える命令の記述法 OP のみ OP H8/300HCPU の命令形式 OP とレジスタ OP とレジスタ EA 拡張 OP と CC EA 拡張 OP Rn Rm OP Rn Rm EA OP CC EA 8

RISC の実例 :PIC16F84A PIC16F84A の外観 PIC16F84A の命令セットは教科書 P.39 の表 4.4 を参照 35 個の命令数 命令長は 14 ビットで固定 OP のみ OP PIC16F84A の命令形式 OP と d, f OP と b, f OP d f OP b f OP と k OP k 9

コンピュータアーキテクチャ 第 11 週制御アーキテクチャ メモリの仕組み 10

コンピュータの制御 制御の流れ メインメモリ ( 主記憶装置 ) に格納されている命令を CPU 内の命令レジスタに取り出した後 デコーダで解読する デコーダから出力されるデコード情報は ALU( 算術論理演算装置 ) や PC( プログラムカウンタ ) 汎用レジスタなどに与えられる デコード情報をどのようにして処理して制御を実現するか 制御アーキテクチャ ワイヤードロジック制御 (Wired Logic Control) 布線論理制御方式 または配線論理制御方式とも マイクロプログラム制御 (Micro-programmed Control) 11

ワイヤードロジック制御 デコード情報を配線によって直接的に ALU や PC 汎用レジスタなどに与える方法 モデル 図 6.3 貼る セレクタの動作 表 6.1 作る レジスタの動作 表 6.2 作る 各機能の動作 表 6.3 作る 命令セットの構成例 表 6.4 貼る 12

ワイヤードロジック制御 デコード情報を配線によって直接的に ALU や PC 汎用レジスタなどに与える方法 セレクタの動作 入力 出力 S1 S0 Y 0 0 レジスタA 0 1 オールゼロ 1 0 入力ポート 1 1 オールゼロ レジスタの動作 モデル 制御信号 動作 0 ロード ( データを読み取る ) 1 PC は +1 ( カウントアップ ) A 出力は ラッチ ( データの保持 ) 13

ワイヤードロジック制御 各機能の動作 機能 PC レジスタ A 出力レジスタ F 命令レジスタ メインメモリ デコーダ FA セレクタ 動作 クロック信号に同期して動作する順序回路 入力の変化に応じて出力も変化する組合せ 入力ポートスイッチ ( ラッチ機能あり ) 出力ポート LED( ラッチ機能なし ) 14

ワイヤードロジック制御 命令セットの構成例 15

命令実行時の動作 :LD 命令 LD 命令時のデコーダ入出力 LD 命令実行時の動作 16

命令実行時の動作 :JPF 命令 JPF 命令時のデコーダ入出力 JPF 命令実行時の動作 17

マイクロプログラム制御方式 メインメモリに格納されている命令 ( マクロ命令 ) の実行は 制御メモリ (CS:Control Storage または CM: Control Memory) と呼ばれるメモリに格納されているマイクロプログラム ( マイクロ命令の集合 ) によって処理される 18

マイクロプログラム制御方式 マイクロ命令の方式 水平型 各ビットがそのまま制御信号 デコーダ必要としない っ垂直型 1 語あたりのビット幅は短く手良い マイクロプログラムのステップ数は長くなる 19

メモリ装置の機能と分類 メモリ装置の機能 データをメモリ媒体に格納して保持する ( 書き込む Write) 機能 メモリ媒体に格納されているデータを取り出す ( 読み取る :Read) 機能 メモリ装置にアクセス (Access) する : メモリ装置を用いてデータの書き込みや読み取り操作を行うこと メモリ装置の分類 主記憶装置 / 補助記憶装置 メモリ媒体の種類 半導体 磁性材料 揮発性 / 不揮発性 可搬性 RAM(Random Access Memory)/ROM (Read Only Memory) アクセス方式 シーケンシャル ( 順次 ) アクセス (Sequential Access) ランダム ( 直接 ) アクセス (Random Access) 20

メモリ装置の階層 21

IC メモリ IC メモリの分類 22

RAM スタティック RAM(SRAM:Static RAM) 電源を投入していれば記憶内容を保持可能 種類 バイポーラ (Bipolar) 型 MOS(Metal Oxide Semiconductor) 型 ダイナミック RAM(DRAM:Dynamic RAM) 電源を納入していても一定時間を過ぎると記憶内容が消失してしまう 再書き込み操作 ( リフレッシュ Refresh) が必要 種類 SDRAM(Synchronous DRAM) DDR SDRAM(Dual Data Rate SDRAM) 23

MOS 型 SRAM MOS 型 SRAM の 1 セル (1 ビット分 ) の基本構造 FET(Field Effect Transistor) ゲート電位が 0 のときは非導通 1 のときは導通 24

MOS 型 DRAM MOS 型 DRAM の 1 セル (1 ビット分 ) の基本構造 25

ROM EEPROM(Erasable Programmable ROM) EEPROM(Electrically Erasable Programmable ROM) フラッシュメモリ フラッシュメモリの原理 26

補助記憶装置 : ハードディスク装置 磁性体を塗布した硬質 (Hard) の円盤 (Disk) を高速で回転させてデータの読み書きを行う データを読み書きする原理 27

ハードディスク装置の機械的な動作時間 平均位置決め時間 (Seek Time) ヘッドが目的のトラック上へ移動するのに要する平均時間 平均回転待ち時間 (Search Time) アクセス対象の領域がヘッド下部に到達するまでの平均回転待ち時間 60 平均回転待ち時間 s = 回転数 min 1 1 2 28

補助記憶装置 : 光ディスク装置 レーザ光を用いてデータにアクセスする補助記憶装置の総称 CD(Compact Disc) 装置 CD-ROM CD-R(CD-Recordable) CD-RW(CD-rewritable) DVD(Digital Versatile Disc) 装置 DVD-ROM DVD-R DVD-RW DVD+R DVD+RW などの規格 BD(Blu-ray Disc) 装置 29

補助記憶装置 : 光ディスク装置 光ディスク装置の比較 30

本日の到達目標と概要 到達目標 概要 コンピュータの内部構造の 1 つである制御アーキテクチャを理解する メモリの種類や構造を理解する 制御アーキテクチャ メモリの機能と種類 IC メモリ 補助記憶装置 31