<4D F736F F F696E74202D FEE95F18F88979D8B5A8F702E B93C782DD8EE682E890EA97705D205B8CDD8AB B83685D>

Size: px

Start display at page:

Download "<4D F736F F F696E74202D FEE95F18F88979D8B5A8F702E B93C782DD8EE682E890EA97705D205B8CDD8AB B83685D>"

きょうすけにいだ
5 years ago
Views:

1 第 4 回情報処理技術講義コンピュータ計算の基本概念 ( 論理ハードウェア ) 60 これはなんだと思いますか? 携帯電話の開発ボードだそうです 61

2 ソフト開発をする人でも, ハードウェア知識は必要不可欠であるコンピュータの最も基本的要素は論理電子回路であるその中でも以下の3 素子が基本となる (AN, ORは組合して作れる ) NOT NAN NOR 注意 :MOS トランジスタによる実現 62 論理 IC 製品の遷移 63

3 復習 EXOR の真理値表を書き,33 素子のいずれかを組合わせて実現しなさい EXOR の真理値表入力出力 A B Y カルノーマップ B 0 1 A Y=A B+A B ここで,ORは以下のNAN 回路で実現できる EXOR の組合わせ回路 64 組合わせ回路 (combinational logic circuit) 現在の入力のみで出力が決まる回路 A B Half Adder C S A C B HA HA Full Adder S C 順序回路 (sequential circuit) 過去の内部状態と取得時の入力信号とで出力が決まる回路 R S 記憶能力が発生する R S R=0で, ある時点にS=1になると, その後 Sの値にかかわらず=1 R=1で解除. 逆にS=0なら,Rの値にかかわらず=0 65

4 フリップフロップ回路 (Flip Flop circuit) フリップフロップ回路は 1 ビットの情報を保持することができる論理回路 RSFF リセット (R) 入力が1になると現在の状態にかかわりなく出力は無条件に 0となり, 逆にセット (S) 入力が 1になると出力は無条件に 1になる. 状態遷移表 JKFF RSFF で不定だった R=S=1 をカバーした FF.J=K=1 で出力が反転する. 状態遷移表 S Set Reset J Set Reset Set Reverse R K 参考 : 66 フリップフロップ回路 (Flip Flop circuit) TFF トグルもしくはトリガーフリップフロップの略で入力 T の立ち上りで出力が反転する. T = 1 の期間が長くなると出力はのように反転を繰り返し発振する. そのため入力信号 T = 1 の幅は狭くなくてはいけない. FF elay Flip Flopの意味で 1クロックの遅延素子として使用されている最も重要なフロップフロップ. 入力が1の時に動作するラッチとエッジで動作する FF と区別される. Reverse FF T 67

5 Latch と Flip Flop メーカー別や時代変遷で定義が混乱しているが, 以下の定義が一般的ラッチ : クロックが H の時入力がそのまま出力されるフリップフロップ : クロックが H になる瞬間の入力をサンプリングして出力に固定 ( 入力 ) Gate ( 入力 ) ( 出力 ) ( 出力 ) Latch エッジトリガ型 FF ( 入力 ) Gate ( 出力 ) ( 入力 ) ( 出力 ) 論理回路での一時記憶 ( フィードバック ) にはエッジトリガ型 FF を使う ( 例外 )MasterSlave 型フリップフロップも同様に使える 68 カウンタ回路 (Counter circuit) カウンタとは入力となるクロックや信号の数を計測する論理回路 1 2 TFF が既に 2 進カウンタになっている (4 進カウンタ回路 ) Reset FF から TFF を生成し,n 進カウンタを作成するのが一般的 69

6 カウンタ回路の同期, 非同期 n 段出力は入力の立上りから n 段分の遅延が含まれることになる Reset (4 進非同期カウンタ ) (4 進同期カウンタ回路 ) Reset クロック同期を取る徐々にずれるずれが一定 70 シフトレジスタ回路 (Shiftregister circuit) シフトレジスタとはクロック分だけレジスタの内容を移動する順序回路 I 1 2 I I (4 進シフトレジスタ回路 ) 2 進数計算で学んだように, 乗算や除算に効果を発揮する 71

7 半導体メモリ ( 分類 ) 揮発性メモリ (volatile memory) RAM(Random Access Memory) 不揮発性メモリ (nonvolatile memory) ROM(Read Only Memory) SRAM 非同期 SRAM 同期 SRAM PBSRAM LWSRAM ZBTSRAM Mask ROM Programmable ROM OTPROM RSRAM UVEPROM RAM EEPROM 非同期 RAM SRAM Flash ROM 同期 RAM RSAM RSGRAM GR RRAM NAN NOR /I pdf 72 半導体メモリ ( 動作原理 ) PC 増設メモリ PC キャッシュメモリ RAM FET トランジスタとコンデンサで構成された揮発性メモリ ( 利点 ) 回路が簡単で集積効果が大きい ( 欠点 ) コンデンサ蓄電劣化防止のためのリフレッシュ動作が必要 ( 速度が犠牲 ) 集積回路化不要な RAM も開発されている XYアドレッシングで書き込み読み出しの選択を行うデコーダや制御回路が必要 SRAM CMOSインバータ群による揮発性メモリ ( 利点 ) 高速応答リフレッシュ不要 ( 欠点 ) 回路複雑コスト高 73

8 半導体メモリ ( 動作原理 ) フラッシュメモリ書込み時 GN N P +Vcc N フローティングゲート電荷を保持しておける領域障壁電極一定電場で通過するトンネル効果を持つ強い電荷で強制的に電荷を移動させる消去時 GN +Vcc +Vcc P N N 74 メモリ最前線 1 スタック型メモリ ( 東芝 ) MEMS (Micro Electro Mechanical Systems) 技術を活用して, 今まで 2 次元的にしか配置できなかったメモリを 3 次元的に配置する ( 利点 ) メモリ集積密度を飛躍的に向上させることができる s/2007/0612/toshiba.htm 75

evice) 動作プログラムを素子内部に記録することで, 単独で演算を実行する集積回路 CPL(Complex Programmable Logic evice) 論理基本素子群と結線回路制御を持ち,

主にFF 回路の組み合わせでデジタル演算回路を構成する. 結線回路 (ROM) PIC (Peripheral Interface Controller) 1チップマイコンで構成された演算回路.

9 メモリ最前線 2 電子ペーパーもメモリの一種である. 電子以外の媒体を特定の位置に保持することで画像を生成するコレスティック液晶( 富士通 ) トナー帯電制御 (SONY, CANON, 凸版印刷 ) 76 PL(Programmable Logic evice) 動作プログラムを素子内部に記録することで, 単独で演算を実行する集積回路 CPL(Complex Programmable Logic evice) 論理基本素子群と結線回路制御を持ち, 任意の組み合わせ回路を生成できる. 主にAN,OR 回路を組み合わせるタイプ論理素子 FPGA(Field Programmable Gate Array) CPLより大規模な論理回路生成向き. 主にFF 回路の組み合わせでデジタル演算回路を構成する. 結線回路 (ROM) PIC (Peripheral Interface Controller) 1チップマイコンで構成された演算回路. プログラムはEPROMに書き込まれて, 命令が処理される. SP(igital Signal Processor) ディジタル信号処理ディジタル制御を行うために設計されたマイコン. 浮動小数点の有無でFPGAと用途が分かれるプログラムメモリ (ROM) 演算部制御部 ( クロック ) データバス内部メモリ I/F 部外部メモリシリアルポート 77

10 ここまでのコンテンツの補足トランジスタ (Transistor): ゲート, ソース, エミッタで構成されている電界効果トランジスタ (FET:Field Effect Transistor) : 半導体スイッチ CMOS(Complementary MOS) : 低消費電力 / 高速トランジスタバリティ検査回路 :2 進数計算における結果の奇偶を検査する論理回路多数決回路 : 入力の 0, 1 が多いほうを出力する回路 Mask ROM,EPROM (erasable & programmable ROM),EEPROM (electrically EPROM) 状態機械 (state machine): 状態遷移を伴う論理回路 ( 順序 ), オートマトンとも呼ばれる 78

Microsoft PowerPoint - LogicCircuits09note.ppt [互換モード]

Microsoft PowerPoint - LogicCircuits09note.ppt [互換モード] 組み合わせ回路と順序回路論理回路第 9 回フリップフロップ http://www.info.kindai.ac.jp/lc 38 号館 4 階 N-4 内線 5459 takasi-i@info.kindai.ac.jp 組み合わせ回路ある時刻の信号が現在の信号だけで決まる回路順序回路ある時刻の信号が現在の信号だけでなく過去の信号の影響も受ける回路 ( 回路内にバッファメモリがある