8Mbit 低 消 費 電 力 SRAM (512k word 16bit) R10DS0229JJ0200 Rev.2.00 概 要 RMLV0816BGBG は 524,288 ワード 16 ビット 構 成 の 8M ビットスタティック RAM です Advanced LPSRAM 技 術 を 採 用 し 高 密 度 高 性 能 低 消 費 電 力 を 実 現 しております したがって RMLV0816BGBG は バッテリバックアップシステムに 最 適 です また RMLV0816BGBG は 48 ボールファインピッチ BGA(FBGA 0.75mm ボールピッチ)に 収 納 されており 高 密 度 実 装 に 最 適 です 特 長 3V 単 一 電 源 :2.4V ~ 3.6V アクセス 時 間 : 電 源 電 圧 2.7V~3.6V 時 :45ns (max.) 電 源 電 圧 2.4V~2.7V 時 :55ns (max.) 消 費 電 流 : スタンバイ 時 :0.45µA (typ.) アクセスとサイクル 時 間 が 同 じです データ 入 力 と 出 力 が 共 通 端 子 です スリーステート 出 力 すべての 入 出 力 が TTL コンパチブルです バッテリバックアップ 動 作 が 可 能 です 製 品 ラインアップ Part Name Power supply Access time Temperature Range Package RMLV0816BGBG-4S2 2.7V to 3.6V 45 ns 2.4V to 2.7V 55 ns -40 ~ +85 C 48-ball FBGA with 0.75mm ball pitch R10DS0229JJ0200 Rev.2.00 Page 1 of 13
ピン 配 置 1 2 3 4 5 6 A LB# A0 A1 A2 B DQ15 UB# A3 A4 DQ0 C DQ13 DQ14 A5 A6 DQ1 DQ2 D Vss DQ12 A17 A7 DQ3 Vcc E Vcc DQ11 NC A16 DQ4 Vss F DQ10 DQ9 A14 A15 DQ6 DQ5 G DQ8 NC A12 A13 DQ7 H A18 A8 A9 A10 A11 NC 48-ball FBGA (TOP VIEW) ピン 説 明 V CC V SS Pin name Power supply Ground A0 to A18 Address input DQ0 to DQ15 Data input/output Chip select 1 Chip select 2 Output enable Write enable LB# Lower byte select UB# Upper byte select NC No connection Function R10DS0229JJ0200 Rev.2.00 Page 2 of 13
ブロックダイアグラム A 0 A 1 A 18 ADDRESS BUFFER ROW DECODER MEMORY ARRAY 512k-word x16-bit DQ BUFFER DQ0 DQ1 SENSE / WRITE AMPLIFIER COLUMN DECODER DATA SELECTOR DQ BUFFER DQ7 DQ8 DQ9 CLOCK GENERATOR DQ15 LB# UB# UPPER or LOWER BYTE CONTROL Vcc Vss 動 作 表 UB# LB# DQ0 to DQ7 DQ8 to DQ15 Operation H X X X X X High-Z High-Z Standby X L X X X X High-Z High-Z Standby X X X X H H High-Z High-Z Standby L H H L L L Dout Dout Read L H H L H L Dout High-Z Lower byte read L H H L L H High-Z Dout Upper byte read L H L X L L Din Din Write L H L X H L Din High-Z Lower byte write L H L X L H High-Z Din Upper byte write L H H H X X High-Z High-Z Output disable 注 1. H: V IH L:V IL X: V IH or V IL R10DS0229JJ0200 Rev.2.00 Page 3 of 13
絶 対 最 大 定 格 Parameter Symbol Value unit Power supply voltage relative to V SS V CC -0.5 to +4.6 V Terminal voltage on any pin relative to V SS V T -0.5 *2 to V CC +0.3 *3 V Power dissipation P T 0.7 W Operation temperature Topr -40 to +85 C Storage temperature range Tstg -65 to +150 C Storage temperature range under bias Tbias -40 to +85 C 注 2. パルス 半 値 幅 30ns 以 下 の 場 合 -3.0V (Min.) 3. 最 大 電 圧 +4.6V DC 動 作 条 件 Parameter Symbol Min. Typ. Max. Unit Test conditions Note Supply voltage V CC 2.4 3.0 3.6 V Input high voltage Input low voltage V SS 0 0 0 V V IH V IL 2.0 V CC +0.2 V Vcc=2.4V to 2.7V 2.2 V CC +0.2 V Vcc=2.7V to 3.6V -0.2 0.4 V Vcc=2.4V to 2.7V 4-0.2 0.6 V Vcc=2.7V to 3.6V 4 Ambient temperature range Ta -40 +85 C 注 4. パルス 半 値 幅 30ns 以 下 の 場 合 -3.0V (Min.) DC 特 性 Parameter Symbol Min. Typ. Max. Unit Test conditions Input leakage current I LI 1 A Vin = V SS to V CC Output leakage current Average operating current I LO 1 A I CC1 20 *5 25 ma 25 *5 30 ma I CC2 1.5 *5 3 ma = V IH or = V IL or = V IH or = V IL or LB# = UB# = V IH, V I/O = V SS to V CC Cycle = 55ns, duty =100%, I I/O = 0mA, = V IL, = V IH, Others = V IH /V IL Cycle = 45ns, duty =100%, I I/O = 0mA, = V IL, = V IH, Others = V IH /V IL Cycle = 1 s, duty =100%, I I/O = 0mA, 0.2V, V CC -0.2V, V IH V CC -0.2V, V IL 0.2V Standby current I SB 0.3 ma = V IL, Others = V SS to V CC Standby current Output high voltage I SB1 0.45 *5 2 A ~+25 C Vin = V SS to V CC, (1) 0.2V 0.6 *6 4 7 10 A A A ~+40 C ~+70 C ~+85 C or (2) V CC -0.2V, V CC -0.2V or (3) LB# = UB# V CC -0.2V, V OH 2.4 V I OH = -1mA Vcc 2.7V V OH2 2.0 V I OH = -0.1mA Output low voltage I OL = 2mA V OL 0.4 V Vcc 2.7V V OL2 0.4 V I OL = 0.1mA 注 5. V CC = 3.0V Ta = +25 における 参 考 値 6. V CC = 3.0V Ta = +40 における 参 考 値 0.2V, V CC -0.2V R10DS0229JJ0200 Rev.2.00 Page 4 of 13
容 量 (Ta =25 C, f =1MHz) Parameter Symbol Min. Typ. Max. Unit Test conditions Note Input capacitance C in 8 pf Vin =0V 7 Input / output capacitance C I/O 10 pf V I/O =0V 7 注 7. このパラメータは 全 数 測 定 されたものではなく サンプル 値 です AC 特 性 測 定 条 件 (V CC = 2.4V ~ 3.6V, Ta = -40 ~ +85 C) 入 力 パルスレベル: V IL = 0.4V, V IH = 2.4V (Vcc = 2.7V ~ 3.6 V) V IL = 0.4V, V IH = 2.2V (Vcc = 2.4V ~ 2.7 V) 入 力 上 昇 / 下 降 時 間 :5ns 入 出 力 タイミング 参 照 レベル:1.4V 出 力 負 荷 : 右 図 参 照 (スコープ ジグ 容 量 を 含 む) DQ 1.4V C L = 30 pf R L = 500 ohm リードサイクル Parameter Symbol Vcc=2.7V to 3.6V Vcc=2.4V to 2.7V Min. Max. Min. Max. Unit Note Read cycle time t RC 45 55 ns Address access time t AA 45 55 ns Chip select access time t ACS1 45 55 ns t A 45 55 ns Output enable to output valid t OE 22 30 ns Output hold from address change t OH 10 10 ns LB#, UB# access time t BA 45 55 ns Chip select to output in low-z t CLZ1 10 10 ns 8,9 t CLZ2 10 10 ns 8,9 LB#, UB# enable to low-z t BLZ 5 5 ns 8,9 Output enable to output in low-z t OLZ 5 5 ns 8,9 Chip deselect to output in high-z t CHZ1 0 18 0 20 ns 8,9,10 t CHZ2 0 18 0 20 ns 8,9,10 LB#, UB# disable to high-z t BHZ 0 18 0 20 ns 8,9,10 Output disable to output in high-z t OHZ 0 18 0 20 ns 8,9,10 注 8. このパラメータは 全 数 測 定 されたものではなくサンプル 値 です 9. 温 度 電 圧 条 件 が 同 一 の 場 合 には t CHZ1 max は t CLZ1 min より 小 さく t CHZ2 max は t CLZ2 min より 小 さく t BHZ max は t BLZ min より 小 さく t OHZ max は t OLZ min より 小 さくなります 10. t CHZ1 t CHZ2 t BHZ t OHZ は DQ 端 子 がハイ インピーダンス(High-Z) 状 態 に 入 る 時 間 として 規 定 され その 時 の DQ 端 子 の 電 圧 レベルには 依 りません R10DS0229JJ0200 Rev.2.00 Page 5 of 13
ライトサイクル Parameter Symbol Vcc=2.7V to 3.6V Vcc=2.4V to 2.7V Min. Max. Min. Max. Unit Note Write cycle time t WC 45 55 ns Address valid to write end t AW 35 50 ns Chip select to write end 35 50 ns Write pulse width t WP 35 40 ns 11 LB#,UB# valid to write end t BW 35 50 ns Address setup time to write start t AS 0 0 ns Write recovery time from write end t WR 0 0 ns Data to write time overlap t DW 25 25 ns Data hold from write end t DH 0 0 ns Output enable from write end t OW 5 5 ns 12 Output disable to output in high-z t OHZ 0 18 0 20 ns 12,13 Write to output in high-z t WHZ 0 18 0 20 ns 12,13 注 11. t WP は 書 き 込 み 開 始 から 書 き 込 み 終 了 までの 時 間 です 書 込 み 開 始 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のすべてが 活 性 (アサ ート)となった 時 点 で 規 定 され () () (LB#と UB#の 両 方 またはどちらか 一 方 ) が 各 々Low でかつ () が High の 状 態 がすべてオーバーラップする 期 間 に 書 込 みが 行 われます 書 込 み 終 了 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のうちどれか 一 つで も 非 活 性 (ネゲート)になった 時 点 で 規 定 されます 12. このパラメータは 全 数 測 定 されたものではなくサンプル 値 です 13. t OHZ t WHZ は DQ 端 子 がハイ インピーダンス(High-Z) 状 態 に 入 る 時 間 として 規 定 され その 時 の DQ 端 子 の 電 圧 レベルには 依 りません R10DS0229JJ0200 Rev.2.00 Page 6 of 13
タイミング 波 形 リードサイクル t RC A 0~18 Valid address t AA t ACS1 *15,16 t CLZ1 *14,15,16 t CHZ1 t A t *15,16 CLZ2 *14,15,16 t CHZ2 t BA LB#,UB# t *15,16 BLZ *14,15,16 t BHZ V IH = H level t OE *14,15,16 t OHZ t OLZ *15,16 t OH DQ 0~15 High impedance Valid Data 注 14. t CHZ1 t CHZ2 t BHZ t OHZ は DQ 端 子 がハイ インピーダンス(High-Z) 状 態 に 入 る 時 間 として 規 定 され その 時 の DQ 端 子 の 電 圧 レベルには 依 りません 15. このパラメータは 全 数 測 定 されたものではなくサンプル 値 です 16. 温 度 電 圧 条 件 が 同 一 の 場 合 には t CHZ1 max は t CLZ1 min より 小 さく t CHZ2 max は t CLZ2 min より 小 さく t BHZ max は t BLZ min より 小 さく t OHZ max は t OLZ min より 小 さくなります R10DS0229JJ0200 Rev.2.00 Page 7 of 13
ライトサイクル(1) (クロック ライト 時 = H ) t WC A 0~18 Valid address t BW LB#,UB# t AS t AW t *17 WP t WR t *18,19 WHZ t OHZ *18,19 t DW t DH DQ 0~15 *20 Valid Data 注 17. t WP は 書 き 込 み 開 始 から 書 き 込 み 終 了 までの 時 間 です 書 込 み 開 始 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のすべてが 活 性 (アサ ート)となった 時 点 で 規 定 され () () (LB#と UB#の 両 方 またはどちらか 一 方 ) が 各 々Low でかつ () が High の 状 態 がすべてオーバーラップする 期 間 に 書 込 みが 行 われます 書 込 み 終 了 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のうちどれか 一 つで も 非 活 性 (ネゲート)になった 時 点 で 規 定 されます 18. t OHZ t WHZ は DQ 端 子 がハイ インピーダンス(High-Z) 状 態 に 入 る 時 間 として 規 定 され その 時 の DQ 端 子 の 電 圧 レベルには 依 りません 19. このパラメータは 全 数 測 定 されたものではなくサンプル 値 です 20. この 期 間 中 メモリ 側 の DQ 端 子 はロウ インピーダンス(Low-Z)になっており システム 側 から 入 力 信 号 を DQ 端 子 に 印 加 してはなりません R10DS0229JJ0200 Rev.2.00 Page 8 of 13
ライトサイクル(2) (クロック = L ) t WC A 0~18 Valid address t BW LB#,UB# t AS t AW t *21 WP t WR = L level V IL *22,23 t WHZ t OW DQ 0~15 Valid Data *24 *24 t DW t DH 注 21. t WP は 書 き 込 み 開 始 から 書 き 込 み 終 了 までの 時 間 です 書 込 み 開 始 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のすべてが 活 性 (アサ ート)となった 時 点 で 規 定 され () () (LB#と UB#の 両 方 またはどちらか 一 方 ) が 各 々Low でかつ () が High の 状 態 がすべてオーバーラップする 期 間 に 書 込 みが 行 われます 書 込 み 終 了 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のうちどれか 一 つで も 非 活 性 (ネゲート)になった 時 点 で 規 定 されます 22. t WHZ は DQ 端 子 がハイ インピーダンス(High-Z) 状 態 に 入 る 時 間 として 規 定 され その 時 の DQ 端 子 の 電 圧 レベルには 依 りません 23. このパラメータは 全 数 測 定 されたものではなくサンプル 値 です 24. この 期 間 中 メモリ 側 の DQ 端 子 はロウ インピーダンス(Low-Z)になっており システム 側 から 入 力 信 号 を DQ 端 子 に 印 加 してはなりません R10DS0229JJ0200 Rev.2.00 Page 9 of 13
ライトサイクル(3) (, クロック) t WC A 0~18 Valid address t AW t AS t WR t AS t BW LB#,UB# t *25 WP = H level V IH t DW t DH DQ 0~15 Valid Data 注 25. t WP は 書 き 込 み 開 始 から 書 き 込 み 終 了 までの 時 間 です 書 込 み 開 始 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のすべてが 活 性 (アサ ート)となった 時 点 で 規 定 され () () (LB#と UB#の 両 方 またはどちらか 一 方 ) が 各 々Low でかつ () が High の 状 態 がすべてオーバーラップする 期 間 に 書 込 みが 行 われます 書 込 み 終 了 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のうちどれか 一 つで も 非 活 性 (ネゲート)になった 時 点 で 規 定 されます R10DS0229JJ0200 Rev.2.00 Page 10 of 13
ライトサイクル(4) (LB#,UB# クロック) t WC A 0~18 Valid address t AW t AS t BW t WR LB#,UB# *26 t WP = H level V IH t DW t DH DQ 0~15 Valid Data 注 26. t WP は 書 き 込 み 開 始 から 書 き 込 み 終 了 までの 時 間 です 書 込 み 開 始 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のすべてが 活 性 (アサ ート)となった 時 点 で 規 定 され () () (LB#と UB#の 両 方 またはどちらか 一 方 ) が 各 々Low でかつ () が High の 状 態 がすべてオーバーラップする 期 間 に 書 込 みが 行 われます 書 込 み 終 了 は () () (LB#と UB#の 両 方 またはどちらか 一 方 ) および () のうちどれか 一 つで も 非 活 性 (ネゲート)になった 時 点 で 規 定 されます R10DS0229JJ0200 Rev.2.00 Page 11 of 13
データ 保 持 特 性 Parameter Symbol Min. Typ. Max. Unit Test conditions *29 V CC for data retention V DR 1.5 3.6 V Vin 0V, (1) 0.2V or (2) V CC -0.2V, V CC -0.2V or (3) LB# = UB# V CC -0.2V, 0.2V, V CC -0.2V Data retention current I CCDR 0.45 *27 0.6 *28 2 4 A A ~+25 C ~+40 C V CC = 3.0V, Vin 0V, (1) 0.2V or (2) V CC -0.2V, V CC -0.2V 7 A ~+70 C or (3) LB# = UB# V CC -0.2V, 0.2V, 10 A ~+85 C V CC -0.2V Chip deselect time to data retention t CDR 0 ns See retention waveform. Operation recovery time t R 5 ms 注 27. V CC = 3.0V Ta = +25 における 参 考 値 28. V CC = 3.0V Ta = +40 における 参 考 値 29. ピンは アドレスバッファ バッファ バッファ バッファ LB#バッファ UB#バッファ Din バッファを 制 御 します がデータ 保 持 モードを 制 御 する 場 合 入 力 レベル(アドレス LB# UB# DQ)は High-Z 状 態 にしてもかまいません がデータ 保 持 モードを 制 御 する 場 合 は V CC -0.2V または 0.2V でなければなりません 他 の 入 力 レベル(アドレス LB# UB# DQ)は High-Z 状 態 にしてもかまいません R10DS0229JJ0200 Rev.2.00 Page 12 of 13
データ 保 持 タイミング 波 形 (1) ( Controlled) コントロール V CC t CDR 2.4V 2.4V t R 2.0V V DR 2.0V V CC -0.2V データ 保 持 タイミング 波 形 (2) ( Controlled) コントロール V CC t CDR 2.4V 2.4V 0.4V V DR 0.4V t R 0.2V データ 保 持 タイミング 波 形 (3) (LB#,UB# Controlled) LB#,UB# コントロール V CC t CDR 2.4V 2.4V t R 2.0V V DR 2.0V LB#,UB# LB#,UB# V CC -0.2V R10DS0229JJ0200 Rev.2.00 Page 13 of 13
改 訂 記 録 RMLV0816BGBG Rev. 発 行 日 ページ 1.00 2014.11.28 正 式 版 2.00 P.1, 4 P.4 P.12 改 訂 内 容 ポイント Standby current I SB1 : 25 C 0.6µA ->0.45µA (typ.), 40 C 2µA ->0.6µA (typ.) Average operating current I CC2 : 25 C 2mA ->1.5mA (typ.) Data retention current I CCDR : 25 C 0.6µA ->0.45µA (typ.), 40 C 2µA ->0.6µA (typ.) すべての 商 標 および 登 録 商 標 は,それぞれの 所 有 者 に 帰 属 します C - 1
1. 2. 3. 4. 5. OA AV 6. 7. 8. RoHS 9. 10. 11. 1. 2. http://www.renesas.com 100-0004 2-6-2 http://japan.renesas.com/contact/ 2015 Renesas Electronics Corporation. All rights reserved. Colophon 3.0