情報エレクトロニクス概論, 2017 1 エレクトロニクスを支える電子デバイス (3 回中のその 3) ~ センサーと集積回路 ~ 情報科学研究科, 情報エレクトロニクス専攻知能システム学研究室 池辺将之
講義資料等の提供 (2017 年度 ) [URL] http://dei.ist.hokudai.ac.jp/~motohisa/gairon_web2017/2017.html ( おそらく 要履修登録 ) [ 講義資料ダウンロード ] 要 Password Passwordを忘れた人は Web 記載の大鐘先生にメールで連絡をして下さい
授業内容 3 はじめに CMOS 論理回路 ( 湊先生の講義でも 論理回路の詳細を学びます ) LSI(Intel CPU) の歴史 イメージセンサ
はじめに : 集積回路の中の信号の扱われ方 4 今までに講義で習った MOSFET が組み合わされ デジタル信号 (1,0) が処理される ( 図に示す LSI は 左 35.4 億 左 11.7 億個の MOSFET により構成されている ) そこで扱われている基本回路とはどのようなものであるだろうか? どのように デジタル信号 (1,0) を扱っているのだろうか? Nvidia GeForce 600 size:29.4mm 2 (GPU:Graphic Processing Unit の代表格 ) インテル Core i7 980X エクストリーム 6 コア (CPU:Central Processing Unit の代表格 )
授業内容 5 はじめに CMOS 論理回路 ( 湊先生の講義でも 論理回路の詳細を学びます ) (1): MOSFET によるスイッチ動作 (2): インバータ回路 (3): インバータ回路の動作 (4): NAND 回路と NOR 回路 (5): 様々な論理回路 LSI(Intel CPU) の歴史 イメージセンサ
Logic circuit using CMOS [1] (Complementary Metal Oxide Semiconductor) nmosfet source gate substrate drain High 1 ON pmosfet source gate substrate drain Low: 0 ON
Logic circuit using CMOS [2] CMOS Inverter Truth table A 否定 :inverter Z = A A Z 1 0 0 1 VDD nmosfet gate High: ON Low: OFF source drain High 1 : VDD Low 0 : VSS Vin Vout pmosfet gate High: Low: OFF ON source drain VSS
Logic circuit using CMOS [3] Operation of CMOS Inverter VDD VDD High 1 : VDD Vin Low 0 : VSS Vout Low 0 : VSS Vin Vout High 1 : VDD VSS VSS Use of complementary switch characteristics for Logic operation
Logic circuit using CMOS [3] NAND/NOR circuit A B Z = A B A B Z = A+B NAND NOR VDD VDD VDD A B A Truth table AB Z 00 1 01 1 10 1 11 0 A B VSS Z:Vout Truth table AB Z 00 1 01 0 10 0 11 0 A B B VSS Z:Vout
Logic circuit using CMOS [4] Multi-input CMOS composite gate circuit Parallel VDD A B Serial A B C Z = A B+C A C C Z:Vout Serial B Parallel VSS In the Multi-input CMOS composite gate circuit AND components は pmos が並列 nmos が直列 OR はその逆
CMOS による論理回路構成 6- まとめ - CMOS スイッチの特性が重要 pmos:low レベルで ON nmos:high レベルで ON Inverter 回路が基本構成 CMOS の相補スイッチを論理演算に利用する 積和表現の論理演算は回路化できる 論理積 :pmos 並列 nmos 直列 論理和 :pmos 直列 nmos 並列
授業内容 12 はじめに CMOS 論理回路 LSI(Intel CPU) の歴史 (1): ムーアの法則 (2): 歴史と特徴 (3): アーキテクチャの変遷 イメージセンサ
ムーアの法則 半導体チップに集積されるトランジスターの数は約 2 年ごとに倍増する という Moore の予測は現在 ムーアの法則 という名で広く知られています http://www.intel.com/jp/technology/mooreslaw/index.htm
歴史と特徴 1-Intel 4004- Intel4004(1971 年 ): 4004 は世界初のマイクロプロセッサです この画期的な発明が Busicom 社の計算機の心臓部となり パーソナル コンピュータをはじめ生命の無い物にも知性を与える道を開いた 特徴 : 1 世界初のマイクロプロセッサ 2 クロック 750KHz 34 ビット 42300 個のトランジスタ
歴史と特徴 2-Intel 8086/88- Intel8086-8088 (1978 年 ) : IBM に新設された PC 事業部が開発したヒット製品 (IBM PC) の心臓部に 8088 が採用された 何百万台ものデスクトップ コンピュータで 8088 が活躍 ( 画像は 8086) セグメント方式 16bit 2 の 16 乗 =65536 1MB のメモリを 64kB に小分けして扱う 特徴 : 116 ビットプロセッサ 2 セグメント方式の採用 3 アドレス空間 1MB 4NEC の互換プロセッサ V30 58088 は IBM パソコンの CPU として採用 6MSDOS( マイクロソフト ) を採用
歴史と特徴 3-Intel486- ワイヤードロジック決まった演算をそのまま回路化したもの Intel486 (1989 年 ) : Intel486(TM) DX マイクロプロセッサが発表されたとき その処理速度は最初の 4004 チップの 50 倍を記録 国立スミソニアン博物館 アメリカ史部門の技術史家 David K. Allison は 486 世代になってコマンド レベルであったコンピュータが本当の意味でマウスで操作できるコンピュータに変わった とコメント 特徴 : 1 一次キャッシュ 2 改良された 5 段のパイプライン 3 一部の命令をワイヤードロジックで高速に実行 4 浮動小数点ユニットの搭載 5 内部動作周波数と外部動作周波数を区別
パイプライン処理 1 つのテーブルで組み立てると 1 体作るのに時間がかかる ( 頭 手 足で 3 工程 ) 3 つのテーブルで 3 工程を分けて流れ作業にすると実質 1 工程でロボット完成 特徴 : 一つの命令をステージに分けて効率よく実行する機構
歴史と特徴 4-Pentium- Pentium(R) (1993 年 ) : マイクロプロセッサのサラブレッド Pentium(R) プロセッサは 1 つのチップに 2 つのプロセッシング ユニットが搭載され 310 万ものトランジスタが集積されています Pentium プロセッサは高速 高性能の代名詞となり 米国では漫画やテレビのトーク ショーでも使われ 広く一般的に用いられる言葉となりました 特徴 : 1 第 5 世代 IA プロセッサ 22 ウエイスーパースケーラ 3 分岐予測機構 4 マルチプロセッサ対応 564 ビットに外部データバスを拡張
分岐予測処理 流れ作業でロボットを作る 3 個作ったら違う色のロボットを作るとする あらかじめ違う色のロボット部品を用意する 特徴 : 分岐命令 ( この場合色を変える ) をあらかじめ予測する
スーパースケーラ 特徴 : 依存性のない命令を複数同時に実行する機構
アーキテクチャの変遷とまとめ 処理の高速化 アプリケーション 2D 画像 音声整数演算処理 MMX 整数 SIMD 3D 画像浮動小数点処理 SSE 浮動少数 SIMD 効率的な処理 命令の実行パイプライン 分岐予測 同時並列実行スーパースケーラマルチスレッド マルチコア CPU の誕生 特徴 : アプリケーションと CPU 自体の効率化の解答がマルチコア SSE= 浮動少数 SIMD SIMD:Single Instruction Multi Data stream 1 つの命令で複数の浮動小数点演算を行う
授業内容 22 はじめに CMOS 論理回路 LSI(Intel CPU) の歴史 イメージセンサ (1): イメージセンサの動作 (2): 高画質化 ノイズ低減 (3): 高解像度化
アナログとデジタルが融合した高集積回路 23 アナログ回路とデジタル回路が融合した高集積回路に CMOS イメージセンサがある CMOS イメージセンサは 携帯カメラ 監視カメラ 一眼レフ等に幅広く使われている 今現在 500 万画素以上のセンサが集積化されたものが一般的となっている イメージセンサは どのような原理で動作するのだろうか? どのように高解像度化 高画質化や高集積化されるのだろうか? SONY CMOS イメージセンサ Exmor 静岡大高速 A/D 変換 CMOS イメージセンサ
垂直シフトレジスタ CMOS イメージセンサ用回路 1- 基本回路 - イメージセンサ構成例 (3trAPS: Active Pixel Sensor) 3 つのトランジスタと PD: Photo Diode で構成されている イメージセンサ row_reset PD row_select 列電流源 列 CDS 回路 column_signal 信号出力 水平シフトレジスタ 特徴 : 現在は 列並列で信号を読み出して 出力する (A/D 変換も行う )
CMOS イメージセンサ用回路 2 - 基本回路 - I イメージセンサ構成例 (3trAPS) V V 蓄積開始 e - e - 信号出力 hn row_reset PD Iphoto column_signal Row_reset Row_select Column_signal VDD analog value Exposure time row_select VPD 注 : この回路では極性が逆 M Amp リセット Signal Reset リセット出力 ポテンシャル図 水平転送回路からの信号 output CDS V bias M Select M Current Source follower 特徴 : 光情報を電荷量に変えて 電圧信号として読み出す t t CDS 電圧読み出し回路
CMOS イメージセンサ用回路 3 - 雑音補正回路 - CDS(Correlated Double Sampling: 相関 2 重サンプリング ) row_reset オフセット雑音 ( 固定された雑音 ) は 除去できる ランダム雑音は 時間相関があれば除去できる PD column_signal S/H Sample/Hold Buffer amp + - row_select S/H 特徴 : 画素回路ごとの製造バラツキ ( オフセット雑音 ) を信号出力値からリセット出力値を引くことでキャンセルする
CMOS イメージセンサ用回路 3 - 雑音補正回路 - 3Tr APS の CDS 画素 A 画素 B 画素毎のバラツキ 計測したい信号値 ( 電荷量 ) 画素 A 画素 B リセット リセット 信号値とリセット時の出力の差分を取れば 画素バラツキに ( バケツの底の高さ ) 依存しない信号出力が得られる 電圧レベルで読み出される 特徴 : 画素回路ごとの製造バラツキ ( オフセット雑音 ) を信号出力値からリセット出力値を引くことでキャンセルする
CMOS イメージセンサ用回路の高画質化 - 様々な雑音 - イメージセンサ構成例 (3trAPS) row_reset 熱雑音のホールド ( ランダム ) フォトダイオード暗電流バラツキ ( 固定 ) row_select column_signal MOSFET のしきい値バラツキ ( 固定 ) output 熱雑音のホールド 水平転送回路からの信号 CDS CMOS イメージセンサでは 様々な雑音の影響で CCD を超える画質を出すのが難しかった
CMOS イメージセンサ用回路の高画質化 - 様々な雑音 - 暗電流バラツキ ( プロセス依存 ) 回路設計者としては改善できない? しきい値バラツキ 回路技術で対応可能 熱雑音のホールド 4tr 型 ( 後述 ) のみ画素と回路技術で完全対応可能
CCD の動作原理 1 CCD による電荷転送 TG f1 f2 f3 f1 f2 f3 f1 f2 f3 f1 N P- N 信号電荷 埋め込みフォトダイオードは 暗電流バラツキの影響が少ない ポテンシャル図 特徴 : 複数位相のクロック信号を用いて 階段状のポテンシャルを形成して 信号電荷をバケツリレーする
CCD: Charge Coupled Device の動作原理 2 CCD による電荷転送 体系的に学ぶデジタルカメラのしくみ より特徴 :CCDでは 配線の代わりの電荷転送により 画素信号を転送する信号電荷をそのまま転送するため 雑音に強い
CMOS イメージセンサ用回路の高画質化 - ランダム雑音の克服 - 4Tr APS( 埋め込み PD) FD:Floating Diffusion V row_reset 蓄積開始 e - e - 信号蓄積 e - e - hn FD PD column_signal Transfer_sig Row_reset Row_select Column_signal analog value リセット出力 Iphoto row_select Exposure time transfer_sig 信号出力ポテンシャル図 特徴 :CDS の動作を工夫することで ランダム雑音にも対応する
CMOS イメージセンサ用回路の高画質化 - ランダム雑音の克服 - 3Tr APS の CDS 4Tr APS の CDS 画素 A 画素 A の PD 画素 A の FD リセット 画素 A 計測したい信号値 ( 電荷量 ) バケツをもう一つ用意する バケツのリセット状態をまず読み出す 画素 A の PD 画素 A の FD リセット 実際は リセットする度揺らいでいる 後からリセット状態を読み出すと 揺らぎの影響が出力される 電荷を移して (PD FD) 信号電荷を読み出す リセットの揺らぎ ( 熱雑音 ) に左右されない
CMOS イメージセンサ用回路の高画質化 - 暗電流バラツキの克服 - 4Tr APS( 埋め込み PD) TG:Tranfer Gate (Transfer_sig) Rst N N+ N+ P- FD CCD のように電荷を完全転送のためのポテンシャルの形成が非常に困難であったが TG のチャネル長等を制御することで低電圧で駆動が可能となった 完全転送のためのポテンシャルの形成 例 :FD の N+ の張り出し等を行ってゲート長を短くする ( 東芝 )
ピクセル回路の小型化 1- 高解像度化 - 3Tr APS( 埋め込み PD: ソニー ) row_reset FD_drive Transfer_sig FD PD column_signal Row_reset FD_drive Column_signal analog value Exposure time transfer_sig FD を駆動することで 増幅アンプ Tr の出力をコントロールし選択 Tr を省くことに成功した 低電圧に落とせば増幅アンプ出力は 0 となり ライン出力を停止できる 映像学技法 Vol.28,No23
ピクセル回路の小型化 2- 高解像度化 - 6Tr APS (1.5Tr/pixel: キャノン ) row_reset PD1 PD2 PD3 FD PD4 column_signal VR1 row_select TG1 TG2 TG3 TG4 CDS PD の共通化と 3Tr 構成により (FD 駆動の工夫 ) 開口率を高める VR2 VRS 映像学技法 Vol.28,No23
ピクセル回路の小型化 3- 高解像度化 - 7Tr APS (1.75Tr/pixel: 松下 ) TG1(l,l -1) TG2(l,l -1) row_reset PD1 PD2 PD3 FD PD4 column_signal row_select TG3(l,l+1) TG4(l,l+1) PD,TG 配線の共通化により 開口率を高める 映像学技法 Vol.28,No23
裏面照射型構造の採用 - 高解像度化 - 裏面照射型センサ センサを裏面照射型にすることで 表層の配線 トランジスタの影響を受けずに光を取り込むことができるようになった http://www.sony.co.jp/sonyinfo/technology/technology/theme/exmor_r_01.html
CMOS イメージセンサ - まとめ - PD と MOSFET に構成されている PD の蓄積電荷を電圧に変換する製造バラツキ ( オフセット雑音 ) を補正する機構が CDS CCD と同等の画質を得るための工夫 4Tr 構成でリセット雑音 ( ランダムな熱雑音 ) を補正埋め込み PD の採用 ( 暗電流の低減 ) 高解像度化への工夫画素回路の共有で開口率を挙げる裏面照射構成の採用で回路 配線部の影響を無くす