AD9889B: 高性能 HDMI/DVI トランスミッタ

Size: px

Start display at page:

Download "AD9889B: 高性能 HDMI/DVI トランスミッタ"

ひでよりこやぎ
5 years ago
Views:

1 正誤表この製品のデータシートに間違いがありましたのでお詫びして訂正いたしますこの正誤表は 200 年 2 月 2 日現在アナログデバイセズ株式会社で確認した誤りを記したものです正誤表作成年月日 : 200 年 2 月 2 日製品名 :AD9889B 対象となるデータシートのリビジョン (Rev):Rev.0( 和文 ) 訂正箇所 : P.3 表和文データシート (Rev.0) の AC SPECIFICATION の部分で CLK Frequency が 80MHz Max と記載されていますが英文の Rev.A にて 65MHz Max に訂正されております P.5 表 2 和文データシート (Rev.0) の Digital Inputs が 5 V to 0.0 V と記載されておりますが英文の Rev.A にて +5.5 V to 0.3 V に訂正されております P.7 表 3 和文データシート (Rev.0) の BGA パッケージのピン配置 D[23:0] が A ~ A0,B ~ B0,C9,C0,D9,D0 の順に記載されておりますが英文の Rev.A にて D0,D9,C0,C9,A0,B0,A9,B9,A8,B8,A7,B7,A6,B6,A5,B5,A4,B4,A3,B3,A2,B2,A,B に訂正されております P.7 設計資源和文データシート (Rev.0) の設計資源にてメールアドレスが flatpanel_apps@analog.com と記載されておりますが英文の Rev.A にて ATV_Video_Apps@analog.com に変更されております * 詳細は英文の最新のデータシートをご参照ください注意データシート p2 オーダーガイドに記載の Model 名につきまして末尾の-80/-65 は使用可能な最大クロック周波数を示していますご不明の点はお取引のある営業担当または技術的なお問い合わせ窓口へご連絡ください本社 / 東京都港区海岸 -6- ニューピア竹芝サウスタワービル電話 03(5402)8200 大阪営業所 / 大阪府大阪市淀川区宮原新大阪トラストタワー電話 06(6350)6868

2 HDMI/DVI AD9889B HDMI.3 DVI.0 HDCP.2HDMI TM /DVI.8V.8 3.3V 80LQFP 64LFCSP 76CSP_BGA 65MHz480i,080p UXGA 60Hz RGB YCbCr DDR ITU656 CEA- 86B 92kHz LPCM S/PDIF 92kHz 8LPCM I 2 S HDCP EDIDI 2 C On Chip 5VI 2 C HPD S/PDIF I 2 S MPU HDMI DVD A/V HDMI AD9889B65MHz HDMI.3 High-Definition Multimedia Interface,080p HDTV UXGA Hz CG HDCP AD9889BHDCP.2 CLK VSYNC HSYNC DE D[23:0] S/PDIF MCLK I 2 S[3:0] LRCLK SCLK SCL SDA I 2 C SLAVE REGISTER CONFIGURATION LOGIC VIDEO DATA CAPTURE AUDIO DATA CAPTURE MCL MDA HDCP CORE COLOR SPACE CONVER- SION 4:2:2 TO 4:4:4 CONVER- SION XOR MASK DDCSDA DDCSCL AD9889BS/PDIF 8 I 2 S 8 I 2 S92kHz 7.ch S/PDIFLPCM DTS THX Dolby Digital AD9889B HDCPMPU EDID I 2 C.8VI 2 S5V CMOSAD9889B 76CSP_BGA 64LFCSP 80LQFP 2585 INT INTERRUPT HANDLER HDCP-EDID MICRO- CONTROLLER I 2 C MASTER AD9889B HDMI Tx CORE HPD Tx0 /Tx0+ Tx /Tx+ Tx2 /Tx2+ TxC /TxC REV. 0 REVISION 2007 Analog Devices, Inc. All rights reserved MT

3 4/07 Revision 0: Initial Version

4 Test Parameter Conditions Temp Level Min Typ Max Unit DIGITAL INPUTS Input Voltage, High (V IH ) Full VI V Input Voltage, Low (V IL ) Full VI 0.7 V Input Capacitance 25 V 3 pf DIGITAL OUTPUTS Output Voltage, High (V OH ) Full VI V DD 0. V Output Voltage, Low (V OL ) Full VI 0.4 V THERMAL CHARACTERISTICS Thermal Resistance θ JC Junction-to-Case V 5.2 /W θ JA Junction-to-Ambient V 59 /W Ambient Temperature Full V DC SPECIFICATIONS Input Leakage Current, I IL 25 VI 0 +0 µa Input Clamp Voltage 6 ma 25 V 0.8 V +6 ma 25 V +0.8 V Differential High Level Output V AV CC V Voltage Differential Output Short-Circuit IV 0 µa Current POWER SUPPLY V DD (All) Supply Voltage Full IV V V DD Supply Voltage Noise Full V 50 mv p-p Power-Down Current With active video applied, 25 IV 9 ma 65 MHz, typical random pattern Transmitter Supply Current With active video applied, 25 IV ma 65 MHz, typical random pattern Transmitter Total Power Full VI mw AC SPECIFICATIONS CLK Frequency 25 IV MHz TMDS Output CLK Duty Cycle 25 IV % Worst Case CLK Input Jitter Full IV 2 ns Input Data Setup Time Full IV ns Input Data Hold Time Full IV ns TMDS Differential Swing VI mv V SYNC and H SYNC Delay from DE VI UI 2 Falling Edge V SYNC and H SYNC Delay to DE VI UI 2 Rising Edge DE High Time 25 VI 89 UI 2 DE Low Time 25 VI 38 UI 2 Differential Output Swing Low-to-High Transition Time 25 VII ps High-to-Low Transition Time 25 VII ps

5 Test Parameter Conditions Temp Level Min Typ Max Unit AUDIO AC TIMING Sample Rate I 2 S and S/PDIF Full IV khz I 2 S Cycle Time 25 IV UI 2 I 2 S Setup Time 25 IV 5 ns I 2 S Hold Time 25 IV 0 ns Audio Pipeline Delay 25 IV 75 µs 2 UI Unit Interval

6 2 Parameter Digital Inputs Digital Output Current Operating Temperature Range Storage Temperature Range Maximum Junction Temperature Maximum Case Temperature Rating 5 V to 0.0 V 20 ma 40 to to I. 00 II. III. IV V. VI. VII HDMI ESD ESD ESD ESD

7 80 D DE 3 58 D5 HSYNC VSYNC D6 D7 CLK 6 55 D8 S/PDIF MCLK I 2 S0 I 2 S I 2 S D9 53 D20 52 D2 5 D22 50 D23 I 2 S MCL SCLK 3 48 MDA LRCLK 4 47 SDA 5 46 SCL 6 45 DDCSDA 7 44 DDCSCL AVDD LQFP PIN INDICATOR EXT_SWG AVDD HPD TxC TxC+ AVDD Tx0 Tx0+ PD/A0 Tx Tx+ AVDD Tx2 Tx2+ INT D D D2 D3 D4 D5 D6 D7 D8 D9 D0 D D2 D3 D4 D D2 D3 D4 D5 D6 D7 D8 D9 D0 D D2 D3 D PIN INDICATOR AD9889B TOP VIEW (Not to Scale) EXT_SWG AVDD HPD TxC TxC+ AVDD Tx0 Tx0+ PD/A0 Tx Tx+ AVDD Tx2 Tx2+ INT D0 DE HSYNC VSYNC CLK S/PDIF MCLK I 2 S0 I 2 S I 2 S2 I 2 S3 SCLK LRCLK AD9889B TOP VIEW (Not to Scale) D5 46 D6 45 D7 44 D8 43 D9 42 D20 4 D2 40 D22 39 D23 38 MCL 37 MDA 36 SDA 35 SCL 34 DDCSDA 33 DDCSCL NOTES. PADDLE ON BOTTOM OF PACKAGE LFCSP

8 A B C D E F G H J K 4. BOTTOM VIEW (Not to Scale) 76BGA BGA LFCSP LQFP A A0 B D[23:0] I RGB YCbCr B0 C9 C V CMOS D9 D0 D 6 6 CLK I.8 3.3V CMOS C2 3 3 DE I.8 3.3V CMOS C 4 4 HSYNC I.8 3.3V CMOS D2 5 5 VSYNC I.8 3.3V CMOS J EXT_SWG I 887Ω% K HPD I.8 5.0V CMOS E2 7 7 S/PDIF I S/PDIF Sony/Philips Sony/Philips.8 3.3V CMOS E 8 8 MCLK I 28 N f S N f S 256 f S 384 f S 52 f S.8 3.3V CMOS F2 F G2 G I 2 S[3:0] I I 2 S I 2 S V CMOS H2 3 3 SCLK I I 2 S.8 3.3V CMOS H 4 4 LRCLK I.8 3.3V CMOS J PD/A0 I I 2 CI 2 C PDAD9889BPD/A V CMOS K K TxC /TxC+ O TMDS K0 J Tx2 /Tx2+ O 2 0 TMDS

9 BGA LFCSP LQFP K7 K Tx /Tx+ O 0 TMDS K4 K Tx0 /Tx0+ O 0 0 TMDS H INT O I/O 2kΩ J2 J5 J8 K AVDD P TMDS.8V D5 D6 D7 E P.8V I/O 64 I/O G4 G5 J P.8V PLL AD9889B PLL D4 E4 F4 J4 N/A P G6 J6 K6 F AD9889B G7 H9 J N/A 64 N/A D P AD9889B F SDA C 3 I/O I/O.8 3.3V CMOS F SCL C V CMOS E MDA C 3 HDCP EEPROM I/O.8 3.3V CMOS E MCL C 3 HDCP EEPROM.8 3.3V CMOS G DDCSDA C 3 I/O DDC5V CMOS G DDCSCL C 3 DDC 5V CMOS IOPC 2 J7 BGA26 LFCSP33 LQFPI 2 C2I 2 C 3 2 NDA flatpanel_apps@analog.com

10 NDA EIA/CEA-86B infoframehdmi E-EDID CEA Consumer Electronics Association HDMI.3HDMI v..3 HDMI.3HDMI Licensing, LLC HDCP.2HDCP v..2 Digital Content Protection, LLC xNN 0bNN NN Bit 6 60xC 2 20bC 0 0 0

11 PCB AD9889B 0.µF 0.5cm AD9889BPC PLL AVDD and AD9884A.8 3.3V 3.3V CLK 6CLK 080p UXGA HPD HDMI 0kΩ PD/A0 AD9889B PD/A0 PD/A0 0x72 PD/A0 0x7A SCL SDAI 2 C.8V 3.3V2kΩ EXT_SWG 887Ω% EXT_SWGAC TMDS AD9889B3TMDS MHzTMDS 50Ω00 PCB TMDS DDCSCL DDCSDA DDCSCL DDCSDA DDCSCL DDCSDA HDMI 50pF DDCSCL DDCSDA HDMI 5V.5Ω 2kΩ INT INT.8V 3.3V 2kΩ MCL MDA MCL MDAHDCP HDCP EEPROM 2kΩ

12 MAX SQ PIN SEATING PLANE VIEW A ROTATED 90 CCW COPLANARITY VIEW A TOP VIEW (PINS DOWN) BSC LEAD PITCH SQ COMPLIANT TO JEDEC STANDARDS MS-026-BEC 80LQFP ST-80-2 mm A 9.00 BSC SQ PIN INDICATOR 0.60 MAX MAX PIN INDICATOR TOP VIEW 8.75 BSC SQ EXPOSED PAD (BOTTOM VIEW) * SQ MAX 0.80 MAX 0.65 TYP 0.05 MAX 0.02 NOM PADDLE CONNECTED TO. THIS CONNECTION IS NOT REQUIRED TO MEET THE ELECTRICAL PERFORMANCES. SEATING PLANE 0.50 BSC 0.20 REF 6. *COMPLIANT TO JEDEC STANDARDS MO-220-VMMD-4 EXCEPT FOR EXPOSED PAD DIMENSION 64 LFCSP_VQ 9mm 9mm CP-64- mm B

13 SQ 5.90 A CORNER INDEX AREA A *.40 MAX BALL A PAD CORNER TOP VIEW DETAIL A 4.50 BSC SQ 0.50 BSC 0.5 MIN 0.75 REF BOTTOM VIEW DETAIL A 0.35 SEATING 0.30 PLANE 0.25 BALL DIAMETER B C D E F G H J K 0.65 MIN COPLANARITY 0.08 MAX D /07(0)-J 7. *COMPLIANT TO JEDEC STANDARDS MO-225 WITH THE EXCEPTION TO PACKAGE HEIGHT. 76 CSP_BGA 6mm 6mm.4mm BC-76 mm Model Temperature Range Package Description Package Option AD9889BBCPZ to Lead Lead Frame Chip Scale Package [LFCSP_VQ] CP-64- AD9889BBCPZ to Lead Lead Frame Chip Scale Package [LFCSP_VQ] CP-64- AD9889BBSTZ to Lead Low Profile Quad Flat Package [LQFP] ST-80-2 AD9889BBSTZ to Lead Low Profile Quad Flat Package [LQFP] ST-80-2 AD9889BBBCZ to Ball Chip Scale Package Ball Grid Array [CSP_BGA] BC-76 AD9889BBBCZRL to Ball Chip Scale Package Ball Grid Array [CSP_BGA] BC-76 AD9889BBBCZ to Ball Chip Scale Package Ball Grid Array [CSP_BGA] BC-76 AD9889B/PCB Evaluation Board Z RoHS I 2 CI 2 C I 2 C I 2 C

AD8212: 高電圧の電流シャント・モニタ

AD8212: 高電圧の電流シャント・モニタ 7 V typ 7 0 V MSOP : 40 V+ V SENSE DC/DC BIAS CIRCUIT CURRENT COMPENSATION I OUT COM BIAS ALPHA 094-00 V PNP 0 7 V typ PNP PNP REV. A REVISION 007 Analog Devices, Inc. All rights reserved. 0-9 -- 0 40