透過電子顕微鏡を用いた ReRAM動作原理解明の研究
|
|
- りさこ さだい
- 6 years ago
- Views:
Transcription
1 情報エレクトロニクス概論, エレクトロニクスを支える電子デバイス (3 回中のその 3) ~ センサーと集積回路 ~ 情報科学研究科, 情報エレクトロニクス専攻知能システム学研究室 池辺将之
2 講義資料等の提供 (2017 年度 ) [URL] ( おそらく 要履修登録 ) [ 講義資料ダウンロード ] 要 Password Passwordを忘れた人は Web 記載の大鐘先生にメールで連絡をして下さい
3 授業内容 3 はじめに CMOS 論理回路 ( 湊先生の講義でも 論理回路の詳細を学びます ) LSI(Intel CPU) の歴史 イメージセンサ
4 はじめに : 集積回路の中の信号の扱われ方 4 今までに講義で習った MOSFET が組み合わされ デジタル信号 (1,0) が処理される ( 図に示す LSI は 左 35.4 億 左 11.7 億個の MOSFET により構成されている ) そこで扱われている基本回路とはどのようなものであるだろうか? どのように デジタル信号 (1,0) を扱っているのだろうか? Nvidia GeForce 600 size:29.4mm 2 (GPU:Graphic Processing Unit の代表格 ) インテル Core i7 980X エクストリーム 6 コア (CPU:Central Processing Unit の代表格 )
5 授業内容 5 はじめに CMOS 論理回路 ( 湊先生の講義でも 論理回路の詳細を学びます ) (1): MOSFET によるスイッチ動作 (2): インバータ回路 (3): インバータ回路の動作 (4): NAND 回路と NOR 回路 (5): 様々な論理回路 LSI(Intel CPU) の歴史 イメージセンサ
6 Logic circuit using CMOS [1] (Complementary Metal Oxide Semiconductor) nmosfet source gate substrate drain High 1 ON pmosfet source gate substrate drain Low: 0 ON
7 Logic circuit using CMOS [2] CMOS Inverter Truth table A 否定 :inverter Z = A A Z VDD nmosfet gate High: ON Low: OFF source drain High 1 : VDD Low 0 : VSS Vin Vout pmosfet gate High: Low: OFF ON source drain VSS
8 Logic circuit using CMOS [3] Operation of CMOS Inverter VDD VDD High 1 : VDD Vin Low 0 : VSS Vout Low 0 : VSS Vin Vout High 1 : VDD VSS VSS Use of complementary switch characteristics for Logic operation
9 Logic circuit using CMOS [3] NAND/NOR circuit A B Z = A B A B Z = A+B NAND NOR VDD VDD VDD A B A Truth table AB Z A B VSS Z:Vout Truth table AB Z A B B VSS Z:Vout
10 Logic circuit using CMOS [4] Multi-input CMOS composite gate circuit Parallel VDD A B Serial A B C Z = A B+C A C C Z:Vout Serial B Parallel VSS In the Multi-input CMOS composite gate circuit AND components は pmos が並列 nmos が直列 OR はその逆
11 CMOS による論理回路構成 6- まとめ - CMOS スイッチの特性が重要 pmos:low レベルで ON nmos:high レベルで ON Inverter 回路が基本構成 CMOS の相補スイッチを論理演算に利用する 積和表現の論理演算は回路化できる 論理積 :pmos 並列 nmos 直列 論理和 :pmos 直列 nmos 並列
12 授業内容 12 はじめに CMOS 論理回路 LSI(Intel CPU) の歴史 (1): ムーアの法則 (2): 歴史と特徴 (3): アーキテクチャの変遷 イメージセンサ
13 ムーアの法則 半導体チップに集積されるトランジスターの数は約 2 年ごとに倍増する という Moore の予測は現在 ムーアの法則 という名で広く知られています
14 歴史と特徴 1-Intel Intel4004(1971 年 ): 4004 は世界初のマイクロプロセッサです この画期的な発明が Busicom 社の計算機の心臓部となり パーソナル コンピュータをはじめ生命の無い物にも知性を与える道を開いた 特徴 : 1 世界初のマイクロプロセッサ 2 クロック 750KHz 34 ビット 個のトランジスタ
15 歴史と特徴 2-Intel 8086/88- Intel (1978 年 ) : IBM に新設された PC 事業部が開発したヒット製品 (IBM PC) の心臓部に 8088 が採用された 何百万台ものデスクトップ コンピュータで 8088 が活躍 ( 画像は 8086) セグメント方式 16bit 2 の 16 乗 = MB のメモリを 64kB に小分けして扱う 特徴 : 116 ビットプロセッサ 2 セグメント方式の採用 3 アドレス空間 1MB 4NEC の互換プロセッサ V は IBM パソコンの CPU として採用 6MSDOS( マイクロソフト ) を採用
16 歴史と特徴 3-Intel486- ワイヤードロジック決まった演算をそのまま回路化したもの Intel486 (1989 年 ) : Intel486(TM) DX マイクロプロセッサが発表されたとき その処理速度は最初の 4004 チップの 50 倍を記録 国立スミソニアン博物館 アメリカ史部門の技術史家 David K. Allison は 486 世代になってコマンド レベルであったコンピュータが本当の意味でマウスで操作できるコンピュータに変わった とコメント 特徴 : 1 一次キャッシュ 2 改良された 5 段のパイプライン 3 一部の命令をワイヤードロジックで高速に実行 4 浮動小数点ユニットの搭載 5 内部動作周波数と外部動作周波数を区別
17 パイプライン処理 1 つのテーブルで組み立てると 1 体作るのに時間がかかる ( 頭 手 足で 3 工程 ) 3 つのテーブルで 3 工程を分けて流れ作業にすると実質 1 工程でロボット完成 特徴 : 一つの命令をステージに分けて効率よく実行する機構
18 歴史と特徴 4-Pentium- Pentium(R) (1993 年 ) : マイクロプロセッサのサラブレッド Pentium(R) プロセッサは 1 つのチップに 2 つのプロセッシング ユニットが搭載され 310 万ものトランジスタが集積されています Pentium プロセッサは高速 高性能の代名詞となり 米国では漫画やテレビのトーク ショーでも使われ 広く一般的に用いられる言葉となりました 特徴 : 1 第 5 世代 IA プロセッサ 22 ウエイスーパースケーラ 3 分岐予測機構 4 マルチプロセッサ対応 564 ビットに外部データバスを拡張
19 分岐予測処理 流れ作業でロボットを作る 3 個作ったら違う色のロボットを作るとする あらかじめ違う色のロボット部品を用意する 特徴 : 分岐命令 ( この場合色を変える ) をあらかじめ予測する
20 スーパースケーラ 特徴 : 依存性のない命令を複数同時に実行する機構
21 アーキテクチャの変遷とまとめ 処理の高速化 アプリケーション 2D 画像 音声整数演算処理 MMX 整数 SIMD 3D 画像浮動小数点処理 SSE 浮動少数 SIMD 効率的な処理 命令の実行パイプライン 分岐予測 同時並列実行スーパースケーラマルチスレッド マルチコア CPU の誕生 特徴 : アプリケーションと CPU 自体の効率化の解答がマルチコア SSE= 浮動少数 SIMD SIMD:Single Instruction Multi Data stream 1 つの命令で複数の浮動小数点演算を行う
22 授業内容 22 はじめに CMOS 論理回路 LSI(Intel CPU) の歴史 イメージセンサ (1): イメージセンサの動作 (2): 高画質化 ノイズ低減 (3): 高解像度化
23 アナログとデジタルが融合した高集積回路 23 アナログ回路とデジタル回路が融合した高集積回路に CMOS イメージセンサがある CMOS イメージセンサは 携帯カメラ 監視カメラ 一眼レフ等に幅広く使われている 今現在 500 万画素以上のセンサが集積化されたものが一般的となっている イメージセンサは どのような原理で動作するのだろうか? どのように高解像度化 高画質化や高集積化されるのだろうか? SONY CMOS イメージセンサ Exmor 静岡大高速 A/D 変換 CMOS イメージセンサ
24 垂直シフトレジスタ CMOS イメージセンサ用回路 1- 基本回路 - イメージセンサ構成例 (3trAPS: Active Pixel Sensor) 3 つのトランジスタと PD: Photo Diode で構成されている イメージセンサ row_reset PD row_select 列電流源 列 CDS 回路 column_signal 信号出力 水平シフトレジスタ 特徴 : 現在は 列並列で信号を読み出して 出力する (A/D 変換も行う )
25 CMOS イメージセンサ用回路 2 - 基本回路 - I イメージセンサ構成例 (3trAPS) V V 蓄積開始 e - e - 信号出力 hn row_reset PD Iphoto column_signal Row_reset Row_select Column_signal VDD analog value Exposure time row_select VPD 注 : この回路では極性が逆 M Amp リセット Signal Reset リセット出力 ポテンシャル図 水平転送回路からの信号 output CDS V bias M Select M Current Source follower 特徴 : 光情報を電荷量に変えて 電圧信号として読み出す t t CDS 電圧読み出し回路
26 CMOS イメージセンサ用回路 3 - 雑音補正回路 - CDS(Correlated Double Sampling: 相関 2 重サンプリング ) row_reset オフセット雑音 ( 固定された雑音 ) は 除去できる ランダム雑音は 時間相関があれば除去できる PD column_signal S/H Sample/Hold Buffer amp + - row_select S/H 特徴 : 画素回路ごとの製造バラツキ ( オフセット雑音 ) を信号出力値からリセット出力値を引くことでキャンセルする
27 CMOS イメージセンサ用回路 3 - 雑音補正回路 - 3Tr APS の CDS 画素 A 画素 B 画素毎のバラツキ 計測したい信号値 ( 電荷量 ) 画素 A 画素 B リセット リセット 信号値とリセット時の出力の差分を取れば 画素バラツキに ( バケツの底の高さ ) 依存しない信号出力が得られる 電圧レベルで読み出される 特徴 : 画素回路ごとの製造バラツキ ( オフセット雑音 ) を信号出力値からリセット出力値を引くことでキャンセルする
28 CMOS イメージセンサ用回路の高画質化 - 様々な雑音 - イメージセンサ構成例 (3trAPS) row_reset 熱雑音のホールド ( ランダム ) フォトダイオード暗電流バラツキ ( 固定 ) row_select column_signal MOSFET のしきい値バラツキ ( 固定 ) output 熱雑音のホールド 水平転送回路からの信号 CDS CMOS イメージセンサでは 様々な雑音の影響で CCD を超える画質を出すのが難しかった
29 CMOS イメージセンサ用回路の高画質化 - 様々な雑音 - 暗電流バラツキ ( プロセス依存 ) 回路設計者としては改善できない? しきい値バラツキ 回路技術で対応可能 熱雑音のホールド 4tr 型 ( 後述 ) のみ画素と回路技術で完全対応可能
30 CCD の動作原理 1 CCD による電荷転送 TG f1 f2 f3 f1 f2 f3 f1 f2 f3 f1 N P- N 信号電荷 埋め込みフォトダイオードは 暗電流バラツキの影響が少ない ポテンシャル図 特徴 : 複数位相のクロック信号を用いて 階段状のポテンシャルを形成して 信号電荷をバケツリレーする
31 CCD: Charge Coupled Device の動作原理 2 CCD による電荷転送 体系的に学ぶデジタルカメラのしくみ より特徴 :CCDでは 配線の代わりの電荷転送により 画素信号を転送する信号電荷をそのまま転送するため 雑音に強い
32 CMOS イメージセンサ用回路の高画質化 - ランダム雑音の克服 - 4Tr APS( 埋め込み PD) FD:Floating Diffusion V row_reset 蓄積開始 e - e - 信号蓄積 e - e - hn FD PD column_signal Transfer_sig Row_reset Row_select Column_signal analog value リセット出力 Iphoto row_select Exposure time transfer_sig 信号出力ポテンシャル図 特徴 :CDS の動作を工夫することで ランダム雑音にも対応する
33 CMOS イメージセンサ用回路の高画質化 - ランダム雑音の克服 - 3Tr APS の CDS 4Tr APS の CDS 画素 A 画素 A の PD 画素 A の FD リセット 画素 A 計測したい信号値 ( 電荷量 ) バケツをもう一つ用意する バケツのリセット状態をまず読み出す 画素 A の PD 画素 A の FD リセット 実際は リセットする度揺らいでいる 後からリセット状態を読み出すと 揺らぎの影響が出力される 電荷を移して (PD FD) 信号電荷を読み出す リセットの揺らぎ ( 熱雑音 ) に左右されない
34 CMOS イメージセンサ用回路の高画質化 - 暗電流バラツキの克服 - 4Tr APS( 埋め込み PD) TG:Tranfer Gate (Transfer_sig) Rst N N+ N+ P- FD CCD のように電荷を完全転送のためのポテンシャルの形成が非常に困難であったが TG のチャネル長等を制御することで低電圧で駆動が可能となった 完全転送のためのポテンシャルの形成 例 :FD の N+ の張り出し等を行ってゲート長を短くする ( 東芝 )
35 ピクセル回路の小型化 1- 高解像度化 - 3Tr APS( 埋め込み PD: ソニー ) row_reset FD_drive Transfer_sig FD PD column_signal Row_reset FD_drive Column_signal analog value Exposure time transfer_sig FD を駆動することで 増幅アンプ Tr の出力をコントロールし選択 Tr を省くことに成功した 低電圧に落とせば増幅アンプ出力は 0 となり ライン出力を停止できる 映像学技法 Vol.28,No23
36 ピクセル回路の小型化 2- 高解像度化 - 6Tr APS (1.5Tr/pixel: キャノン ) row_reset PD1 PD2 PD3 FD PD4 column_signal VR1 row_select TG1 TG2 TG3 TG4 CDS PD の共通化と 3Tr 構成により (FD 駆動の工夫 ) 開口率を高める VR2 VRS 映像学技法 Vol.28,No23
37 ピクセル回路の小型化 3- 高解像度化 - 7Tr APS (1.75Tr/pixel: 松下 ) TG1(l,l -1) TG2(l,l -1) row_reset PD1 PD2 PD3 FD PD4 column_signal row_select TG3(l,l+1) TG4(l,l+1) PD,TG 配線の共通化により 開口率を高める 映像学技法 Vol.28,No23
38 裏面照射型構造の採用 - 高解像度化 - 裏面照射型センサ センサを裏面照射型にすることで 表層の配線 トランジスタの影響を受けずに光を取り込むことができるようになった
39 CMOS イメージセンサ - まとめ - PD と MOSFET に構成されている PD の蓄積電荷を電圧に変換する製造バラツキ ( オフセット雑音 ) を補正する機構が CDS CCD と同等の画質を得るための工夫 4Tr 構成でリセット雑音 ( ランダムな熱雑音 ) を補正埋め込み PD の採用 ( 暗電流の低減 ) 高解像度化への工夫画素回路の共有で開口率を挙げる裏面照射構成の採用で回路 配線部の影響を無くす
TAKEX ソリューションセミナー 2013 新世代 CMOS センサ搭載カメラを用いた 産業用カメラソリューションのご提案 竹中システム機器株式会社 カメラ事業部 2013 年 1 月 25 日 ( 金 ) 1
TAKEX ソリューションセミナー 2013 新世代 CMOS センサ搭載カメラを用いた 産業用カメラソリューションのご提案 竹中システム機器株式会社 カメラ事業部 2013 年 1 月 25 日 ( 金 ) 1 このプレゼンテーションプレゼンテーションでは 昨今の産業用カメラとして CMOS イメージセンサを搭載したカメラがトレンドとなって来つつあります 本プレゼンテーションでは産業用カメラの撮像素子として
More informationMicrosoft PowerPoint - 9.Analog.ppt
9 章 CMOS アナログ基本回路 1 デジタル情報とアナログ情報 アナログ情報 大きさ デジタル信号アナログ信号 デジタル情報 時間 情報処理システムにおけるアナログ技術 通信 ネットワークの高度化 無線通信, 高速ネットワーク, 光通信 ヒューマンインタフェース高度化 人間の視覚, 聴覚, 感性にせまる 脳型コンピュータの実現 テ シ タルコンヒ ュータと相補的な情報処理 省エネルギーなシステム
More informationMicrosoft PowerPoint - 【5】説明資料_池辺将之
Time to digital converter の A/D 変換器への利用とその低電力化 国立大学法人北海道大学 大学院情報科学研究科 准教授池辺将之 背景 センシングされたアナログ情報をデジタル信号へ AD 変換器 (ADC) への要求 低電力 小面積 高速動作 Single-slope ADC に注目 シンプルな構成で小面積 Wikipedia: CMOS image sensor 課題 :
More informationMicrosoft PowerPoint - 集積回路工学(5)_ pptm
集積回路工学 東京工業大学大学院理工学研究科電子物理工学専攻 松澤昭 2009/0/4 集積回路工学 A.Matuzawa (5MOS 論理回路の電気特性とスケーリング則 資料は松澤研のホームページ htt://c.e.titech.ac.j にあります 2009/0/4 集積回路工学 A.Matuzawa 2 インバータ回路 このようなインバータ回路をシミュレーションした 2009/0/4 集積回路工学
More informationCMOS リニアイメージセンサ用駆動回路 C CMOS リニアイメージセンサ S 等用 C は当社製 CMOSリニアイメージセンサ S 等用に開発された駆動回路です USB 2.0インターフェースを用いて C と PCを接続
CMOS リニアイメージセンサ用駆動回路 C13015-01 CMOS リニアイメージセンサ S11639-01 等用 C13015-01は当社製 CMOSリニアイメージセンサ S11639-01 等用に開発された駆動回路です USB 2.0インターフェースを用いて C13015-01と PCを接続することにより PCからC13015-01 を制御して センサのアナログビデオ信号を 16-bitデジタル出力に変換した数値データを
More informationMicrosoft PowerPoint - 4.CMOSLogic.ppt
第 4 章 CMOS 論理回路 (1) CMOS インバータ 2008/11/18 広島大学岩田穆 1 抵抗負荷のインバータ V dd ( 正電源 ) R: 負荷抵抗 In Vin Out Vout n-mos 駆動トランジスタ グランド 2008/11/18 広島大学岩田穆 2 抵抗負荷のインバータ V gs I d Vds n-mos 駆動トランジスタ ドレイン電流 I d (n-mos) n-mosの特性
More informationMicrosoft PowerPoint - 11Web.pptx
計算機システムの基礎 ( 第 10 回配布 ) 第 7 章 2 節コンピュータの性能の推移 (1) コンピュータの歴史 (2) コンピュータの性能 (3) 集積回路の進歩 (4) アーキテクチャ 第 4 章プロセッサ (1) プロセッサの基本機能 (2) プロセッサの構成回路 (3) コンピュータアーキテクチャ 第 5 章メモリアーキテクチャ 1. コンピュータの世代 計算する機械 解析機関 by
More information電気的特性 (Ta=25 C) 項目 記号 条件 Min. Typ. Max. 単位 読み出し周波数 * 3 fop khz ラインレート * Hz 変換ゲイン Gc ゲイン =2-5 - e-/adu トリガ出力電圧 Highレベル Vdd V -
CCD イメージセンサ S11850-1106, S11511 シリーズ用 は 当社製 CCDイメージセンサ S11850-1106, S11511 シリーズ用に開発された駆動回路です USB 2.0インターフェースを用いて とPCを接続することにより PCからの制御でセンサのアナログビデオ信号をデジタル出力に変換し PCに取り込むことができます は センサを駆動するセンサ基板 センサ基板の駆動と
More informationCMOS リニアイメージセンサ用駆動回路 C10808 シリーズ 蓄積時間の可変機能付き 高精度駆動回路 C10808 シリーズは 電流出力タイプ CMOS リニアイメージセンサ S10111~S10114 シリーズ S10121~S10124 シリーズ (-01) 用に設計された駆動回路です セン
蓄積時間の可変機能付き 高精度駆動回路 は 電流出力タイプ CMOS リニアイメージセンサ S10111~S10114 シリーズ S10121~S10124 シリーズ (-01) 用に設計された駆動回路です センサの駆動に必要な各種タイミング信号を供給し センサからのアナログビデオ信号 を低ノイズで信号処理します 2 種類の外部制御信号 ( スタート クロック ) と 2 種類の電源 (±15 )
More informationVLSI工学
25/1/18 計算機論理設計 A.Matsuzawa 1 計算機論理設計 (A) (Computer Logic Design (A)) 東京工業大学大学院理工学研究科電子物理工学専攻 松澤昭 3. フリップフロップ回路とその応用 25/1/18 計算機論理設計 A.Matsuzawa 2 25/1/18 計算機論理設計 A.Matsuzawa 3 注意 この教科書では記憶回路を全てフリップフロップと説明している
More informationMicrosoft PowerPoint - 1st
コンピュータ概論第 1 回 授業導入 授業導入 コンピュータとは? Computer = 計算機 compute: 動詞 計算する computer: 計算するモノ 算盤 ( そろばん ) 計算尺 電卓 コンピュータ コンピュータ 単なる計算の道具ではない 計算を行う 算盤, 計算尺, 電卓, コンピュータ 計算を高速に行う 電卓, コンピュータ 大量のデータを記憶, 処理する コンピュータ さまざまなデータを処理する
More informationMOSFET 6-2 CMOS 6-2 TTL Transistor Transistor Logic ECL Emitter Coupled Logic I2L Integrated
1 -- 7 6 2011 11 1 6-1 MOSFET 6-2 CMOS 6-2 TTL Transistor Transistor Logic ECL Emitter Coupled Logic I2L Integrated Injection Logic 6-3 CMOS CMOS NAND NOR CMOS 6-4 6-5 6-1 6-2 CMOS 6-3 6-4 6-5 c 2011 1/(33)
More informationスライド 1
東北大学工学部機械知能 航空工学科 2018 年度クラス C3 D1 D2 D3 情報科学基礎 I 10. 組合せ回路 ( 教科書 3.4~3.5 節 ) 大学院情報科学研究科 鏡慎吾 http://www.ic.is.tohoku.ac.jp/~swk/lecture/ 組合せ論理回路 x1 x2 xn 組合せ論理回路 y1 y2 ym y i = f i (x 1, x 2,, x n ), i
More information( ) : 1997
( ) 2008 2 17 : 1997 CMOS FET AD-DA All Rights Reserved (c) Yoichi OKABE 2000-present. [ HTML ] [ PDF ] [ ] [ Web ] [ ] [ HTML ] [ PDF ] 1 1 4 1.1..................................... 4 1.2..................................
More information電気的特性 (Ta=25 C) 項目 記号 Min. Typ. Max. 単位 電源電圧 Vdd V 電源電流 Ivdd ma サンプルホールド電圧 1 Vref V サンプルホールド電流 1 Iref ma サンプルホールド電
1024 画素の高速ラインレート近赤外イメージセンサ (0.9~1.7 μm) 多チャンネル高速ラインレートを必要とする異物選別や医療診断装置用として設計された1024 ch 近赤外 / 高速リニアイメージセンサです 信号処理回路にはCTIA (Capacitive Transimpedance Amplifi er) を採用し サンプルホールド回路を介する事で全画素同時蓄積を行いながら 読み出しを可能にしています
More informationソフトウェア基礎技術研修
算術論理演算ユニットの設計 ( 教科書 4.5 節 ) yi = fi (x, x2, x3,..., xm) (for i n) 基本的な組合せ論理回路 : インバータ,AND ゲート,OR ゲート, y n 組合せ論理回路 ( 復習 ) 組合せ論理回路 : 出力値が入力値のみの関数となっている論理回路. 論理関数 f: {, } m {, } n を実現.( フィードバック ループや記憶回路を含まない
More informationPowerPoint プレゼンテーション
平成 17 年度前期大学院 情報デバイス工学特論 第 9 回 中里和郎 基本 CMOS アナログ回路 (2) 今回の講義内容は 谷口研二 :LS 設計者のための CMOS アナログ回路入門 CQ 出版 2005 の第 6 章ー 9 章 (pp. 99-158) の内容に従っている 講義では谷口先生のプレゼンテーション資料も使用 ソース接地増幅回路の入力許容範囲 V B M 2 M 1 M 2 V in
More informationムーアの法則に関するレポート
情報理工学実験レポート 実験テーマ名 : ムーアの法則に関する調査 職員番号 4570 氏名蚊野浩 提出日 2019 年 4 月 9 日 要約 大規模集積回路のトランジスタ数が 18 ヶ月で2 倍になる というムーアの法則を検証した その結果 Intel 社のマイクロプロセッサに関して 1971 年から 2016 年の平均で 26.4 ヶ月に2 倍 というペースであった このことからムーアの法則のペースが遅くなっていることがわかった
More informationCCD リニアイメージセンサ用駆動回路 C CCD リニアイメージセンサ (S11155/S ) 用 C は 当社製 CCDリニアイメージセンサ S11155/S 用に開発された駆動回路です S11155/S11156-
CCD リニアイメージセンサ用駆動回路 C11165-02 CCD リニアイメージセンサ (S11155/S11156-2048-02) 用 C11165-02は 当社製 CCDリニアイメージセンサ S11155/S11156-2048-02 用に開発された駆動回路です S11155/S11156-2048-02と組み合わせることにより分光器に使用できます C11165-02 は CCD 駆動回路
More informationComputerArchitecture.ppt
1 人間とコンピュータの違い コンピュータ 複雑な科学計算や膨大な量のデータの処理, さまざまな装置の制御, 通信などを定められた手順に従って間違いなく高速に実行する 人間 誰かに命令されなくても自発的に処理したり, 条件が変化しても臨機応変に対処できる 多くの問題解決を経験することで, より高度な問題解決法を考え出す 数値では表しにくい情報の処理ができる 2 コンピュータの構成要素 構成要素 ハードウェア
More information-2 外からみたプロセッサ GND VCC CLK A0 A1 A2 A3 A4 A A6 A7 A8 A9 A10 A11 A12 A13 A14 A1 A16 A17 A18 A19 D0 D1 D2 D3 D4 D D6 D7 D8 D9 D10 D11 D12 D13 D14 D1 MEMR
第 回マイクロプロセッサのしくみ マイクロプロセッサの基本的なしくみについて解説する. -1 マイクロプロセッサと周辺回路の接続 制御バス プロセッサ データ バス アドレス バス メモリ 周辺インタフェース バスの基本構成 Fig.-1 バスによる相互接続は, 現在のコンピュータシステムのハードウェアを特徴づけている. バス (Bus): 複数のユニットで共有される信号線システム内の データの通り道
More informationスライド 1
東北大学工学部機械知能 航空工学科 2019 年度クラス C D 情報科学基礎 I 14. さらに勉強するために 大学院情報科学研究科 鏡慎吾 http://www.ic.is.tohoku.ac.jp/~swk/lecture/ 0 と 1 の世界 これまで何を学んだか 2 進数, 算術演算, 論理演算 計算機はどのように動くのか プロセッサとメモリ 演算命令, ロード ストア命令, 分岐命令 計算機はどのように構成されているのか
More informationインテル アーキテクチャプラットフォーム リーダーシップ 2000 年 12 月 21 日 第 14 回数値流体力学シンポジウム インテル株式会社 ia 技術本部本部長坂野勝美
インテル アーキテクチャプラットフォーム リーダーシップ 2000 年 12 月 21 日 第 14 回数値流体力学シンポジウム インテル株式会社 ia 技術本部本部長坂野勝美 インテル アーキテクチャ プロセッサロードマップ 2000 年第 4 四半期 2001 年上半期 サーバ / インテル Pentium III インテル Itanium ワークステーション Xeon プロセッサプロセッサ パフォーマンスインテル
More informationスライド 1
東北大学工学部機械知能 航空工学科 2016 年度 5 セメスター クラス C3 D1 D2 D3 計算機工学 10. 組合せ回路 ( 教科書 3.4~3.5 節 ) 大学院情報科学研究科 鏡慎吾 http://www.ic.is.tohoku.ac.jp/~swk/lecture/ 組合せ論理回路 x1 x2 xn 組合せ論理回路 y1 y2 ym y i = f i (x 1, x 2,, x
More informationMicrosoft PowerPoint lecture-3.ppt
群馬大学工学部電気電子工学科 集積回路システム工学 講義資料 (3) CMOS デジタル集積回路 担当小林春夫 連絡先 : 376-8515 群馬県桐生市天神町 1 丁目 5 番 1 号群馬大学工学部電気電子工学科電話 077 (30) 1788 FAX: 077 (30)1707 e-mail: k_haruo@el.gunma-u.ac.jp http://www.el.gunma-u.ac.jp/~kobaweb/
More information電子回路I_4.ppt
電子回路 Ⅰ 第 4 回 電子回路 Ⅰ 5 1 講義内容 1. 半導体素子 ( ダイオードとトランジスタ ) 2. 基本回路 3. 増幅回路 電界効果トランジスタ (FET) 基本構造 基本動作動作原理 静特性 電子回路 Ⅰ 5 2 半導体素子 ( ダイオードとトランジスタ ) ダイオード (2 端子素子 ) トランジスタ (3 端子素子 ) バイポーラトランジスタ (Biolar) 電界効果トランジスタ
More information< コンピュータの基本的仕組み > コンピュータは, クロック信号と呼ばれる周期的な論理信号に同期し, 主記憶装置に記憶され ている命令を, 以下の手順で読み込み, 実行することにより動作している. 命令読み込み Instruction Fetch 命令解読 Decode 命令実行 Executio
1 回目 : マイクロプロセッサとパーソナルコンピュータの誕生と発展 < コンピュータの仕組み : ノイマン型コンピュータ > 現在使用されているコンピュータは, ほぼ例外なく, ノイマン型コンピュータである. 主記憶装置 Main memory 中央演算処理装置 Central Processing Unit (CPU) 入出力装置 Input/Output ノイマン型コンピュータは, バスとその他の制御線
More informationmbed祭りMar2016_プルアップ.key
1 2 4 5 Table 16. Static characteristics (LPC1100, LPC1100L series) continued T amb = 40 C to +85 C, unless otherwise specified. Symbol Parameter Conditions Min Typ [1] Max Unit Standard port pins, RESET
More informationプログラマブル論理デバイス
第 8 章プログラマブル論理デバイス 大阪大学大学院情報科学研究科今井正治 E-mail: imai@ist.osaka-u.ac.jp http://www-ise.ist.osaka-u.ac.jp/~imai/ 26/2/5 26, Masaharu Imai 講義内容 PLDとは何か PLA FPGA Gate Arra 26/2/5 26, Masaharu Imai 2 PLD とは何か
More information<4D F736F F F696E74202D20837D E838D B835E82CC926190B682C694AD E707074>
マイクロコンピュータ CPU Chip Select Read/Write アキュムレータレジスタ インストラクションデコーダ 1 モトローラ社 MC6800 マイクロプロセッサ 2 メモリー IC MC6800 マイクロコンピュータの製作 MC6800 マイクロコンピュータのコンソール 3 MOS Technology MCS6502 MCS 6502 マイクロプロセッサのレジスタ構成 4 Apple
More informationMicrosoft PowerPoint - SDF2007_nakanishi_2.ppt[読み取り専用]
ばらつきの計測と解析技術 7 年 月 日設計基盤開発部先端回路技術グループ中西甚吾 内容. はじめに. DMA(Device Matrix Array)-TEG. チップ間 チップ内ばらつきの比較. ばらつきの成分分離. 各ばらつき成分の解析. まとめ . はじめに 背景 スケーリングにともない さまざまなばらつきの現象が顕著化しており この先ますます設計困難化が予想される EDA ツール 回路方式
More informationコンピュータ工学Ⅰ
コンピュータ工学 Ⅰ 中央処理装置 Rev. 2019.01.16 コンピュータの基本構成と CPU 内容 ➊ CPUの構成要素 ➋ 命令サイクル ➌ アセンブリ言語 ➍ アドレッシング方式 ➎ CPUの高速化 ➏ CPUの性能評価 コンピュータの構成装置 中央処理装置 (CPU) 主記憶装置から命令を読み込み 実行を行う 主記憶装置 CPU で実行するプログラム ( 命令の集合 ) やデータを記憶する
More informationMicrosoft PowerPoint - 6.memory.ppt
6 章半導体メモリ 広島大学岩田穆 1 メモリの分類 リードライトメモリ : RWM リードとライトができる ( 同程度に高速 ) リードオンリメモリ : ROM 読み出し専用メモリ, ライトできない or ライトは非常に遅い ランダムアクセスメモリ : RAM 全番地を同時間でリードライトできる SRAM (Static Random Access Memory) 高速 DRAM (Dynamic
More informationコンピュータ工学Ⅰ
コンピュータ工学 Ⅰ Rev. 2018.01.20 コンピュータの基本構成と CPU 内容 ➊ CPUの構成要素 ➋ 命令サイクル ➌ アセンブリ言語 ➍ アドレッシング方式 ➎ CPUの高速化 ➏ CPUの性能評価 コンピュータの構成装置 中央処理装置 (CPU) 主記憶装置から命令を読み込み 実行を行う 主記憶装置 CPU で実行するプログラム ( 命令の集合 ) やデータを記憶する 補助記憶装置
More information計算機アーキテクチャ
計算機アーキテクチャ 第 11 回命令実行の流れ 2014 年 6 月 20 日 電気情報工学科 田島孝治 1 授業スケジュール ( 前期 ) 2 回日付タイトル 1 4/7 コンピュータ技術の歴史と コンピュータアーキテクチャ 2 4/14 ノイマン型コンピュータ 3 4/21 コンピュータのハードウェア 4 4/28 数と文字の表現 5 5/12 固定小数点数と浮動小数点表現 6 5/19 計算アーキテクチャ
More informationMicrosoft PowerPoint - GPGPU実践基礎工学(web).pptx
シングルコアとマルチコア 長岡技術科学大学電気電子情報工学専攻出川智啓 今回の内容 前々回の授業の復習 CPUの進化 半導体集積率の向上 CPUの動作周波数の向上 + 複雑な処理を実行する回路を構成 ( 前々回の授業 ) マルチコア CPU への進化 均一 不均一なプロセッサ コプロセッサ, アクセラレータ 210 コンピュータの歴史 世界初のデジタルコンピュータ 1944 年ハーバードMark I
More informationSlides: TimeGraph: GPU Scheduling for Real-Time Multi-Tasking Environments
加藤真平計算機アーキテクチャ特論 計算機アーキテクチャ特論後半第 1 回最先端アーキテクチャのトレンド 本資料は授業用です 無断で転載することを禁じます 講師加藤真平 前半の趣旨 : 並列化プログラミング for (i = 0; i < N; i++) { x[i] = a[i] + b[i]; } シングルプロセッサ マルチプロセッサ x[0]=a[0]+b[0]; x[1]=a[1]+b[1];
More informationMicrosoft PowerPoint - 3.3タイミング制御.pptx
3.3 タイミング制御 ハザードの回避 同期式回路と非同期式回路 1. 同期式回路 : 回路全体で共通なクロックに合わせてデータの受け渡しをする 通信における例 :I 2 C(1 対 N 通信 ) 2. 非同期式回路 : 同一のクロックを使用せず データを受け渡す回路間の制御信号を用いてデータの受け渡しをす 通信における例 :UART(1 対 1 通信 ) 2 3.3.1 ハザード 3 1 出力回路のハザード
More informationSlides: TimeGraph: GPU Scheduling for Real-Time Multi-Tasking Environments
計算機アーキテクチャ第 11 回 マルチプロセッサ 本資料は授業用です 無断で転載することを禁じます 名古屋大学 大学院情報科学研究科 准教授加藤真平 デスクトップ ジョブレベル並列性 スーパーコンピュータ 並列処理プログラム プログラムの並列化 for (i = 0; i < N; i++) { x[i] = a[i] + b[i]; } プログラムの並列化 x[0] = a[0] + b[0];
More informationスライド 1
知能制御システム学 イメージセンサの基礎 東北大学大学院情報科学研究科鏡慎吾 swk(at)ic.is.tohoku.ac.jp 2007.06.05 今日の目的 コンピュータビジョン, ビジュアルサーボなどの技術における 情報の入り口 であるイメージセンサ技術の基礎を学ぶ CCD,CMOS イメージセンサの仕組み, 違い, 特性を理解する [ 米本 2003] [Wong1999] 2 イメージセンサ,
More information問 2. タイミングチャート以下に示す VHDL コードで記述されている回路に関するタイミングチャートを完成させよ ) レジスタの動作 use IEEE.std_logic_64.all; entity RegN is generic (N : integer := 8 port ( CLK, EN
第 8 回中間試験前の演習 問.VHDL ソースコードを読む () 次の VHDL のソースコードが記述しているゲート回路の回路図を示せ. use IEEE.STD_LOGIC_64.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity Logic is port ( A : in std_logic_vector(3
More informationミニ分光器 MS シリーズ C10988MA-01 C11708MA MEMS 技術とイメージセンサ技術を融合した超小型のミニ分光器 ミニ分光器 MSシリーズは MEMS 技術とイメージセンサ技術を融合し 親指大の超小型サイズ ( mm) を実現したモバイル測定機器組み込み用
MEMS 技術とイメージセンサ技術を融合した超小型の MSシリーズは MEMS 技術とイメージセンサ技術を融合し 親指大の超小型サイズ (27.6 16.8 13 mm) を実現したモバイル測定機器組み込み用の分光器ヘッドです 入射スリットと一体のCMOSイメージセンサを使用し 光学系として凸面レンズにナノインプリントでグレーティングを形成することで従来のRCシリーズに比べて1/3 以下の体積を実現しています
More informationSlide 1
INTEL プロセッサの 技術ロードマップ 2014 年 7 月 目次 Pentium から Ivy Bridge までの Intel の製品ライン 100 nm ノード超 (Gate-First) サブ 100 nm ノード : 90 nm および 65 nm (Gate-First) 45 nm 32nm および 22nm (Gate-Last 高誘電 メタルゲート ) 技術ノード 関連パラメータコンタクテッドゲートピッチ
More informationスライド 1
知能制御システム学 画像処理の高速化 OpenCV による基礎的な例 東北大学大学院情報科学研究科鏡慎吾 swk(at)ic.is.tohoku.ac.jp 2007.07.03 リアルタイム処理と高速化 リアルタイム = 高速 ではない 目標となる時間制約が定められているのがリアルタイム処理である.34 ms かかった処理が 33 ms に縮んだだけでも, それによって与えられた時間制約が満たされるのであれば,
More information第 1 回マイクロプロセッサの時代 マイクロプロセッサとは, コンピュータの CPU( および周辺回路 ) を1チップ化した集積回路である. このマイクロプロセッサを構成する最も細かい部分の動作の基本は, 電子デバイスの持つ増幅作用と非線形作用にある. 一方, その働き全体を捉えれば, 記号を操作す
第 回マイクロプロセッサの時代 マイクロプロセッサとは, コンピュータの CPU( および周辺回路 ) をチップ化した集積回路である. このマイクロプロセッサを構成する最も細かい部分の動作の基本は, 電子デバイスの持つ増幅作用と非線形作用にある. 一方, その働き全体を捉えれば, 記号を操作する機械 であり, 記号によって組み立てられた機械 でもある. 講義の第 回では, トランジスタ,C, という半導体デバイスの動作の基本と計算機械の基本を復習することで,
More informationスライド 1
東北大学工学部機械知能 航空工学科 2018 年度クラス C3 1 2 3 情報科学基礎 I 11. 順序回路の基礎 ( 教科書 4 章 ) 大学院情報科学研究科 鏡慎吾 http://www.ic.is.tohoku.ac.jp/~swk/lecture/ 組合せ回路と順序回路 x1 x2 xn 組合せ回路 y1 y2 ym 組合せ回路 : 出力は, その時点の入力の組合せのみで決まる x1 x2
More informationスライド 1
東北大学工学部機械知能 航空工学科 2015 年度 5 セメスター クラス D 計算機工学 5. 命令セットアーキテクチャ ( 教科書 6.1 節, 6.2 節 ) 大学院情報科学研究科鏡慎吾 http://www.ic.is.tohoku.ac.jp/~swk/lecture/ 計算機の基本構成 メモリ プロセッサ データ領域 データデータデータ load store レジスタ PC プログラム領域
More information2ALU 以下はデータ幅 4ビットの ALU の例 加算, 減算,AND,OR の4つの演算を実行する 実際のプロセッサの ALU は, もっと多種類の演算が可能 リスト 7-2 ALU の VHDL 記述 M use IEEE.STD_LOGIC_1164.ALL; 00 : 加算 use IEE
差し替え版 第 7 回マイクロプロセッサの VHDL 記述 マイクロプロセッサ全体および主要な内部ユニットの,VHDL 記述の例を示す. 1)MPU(Micro Processor Uit) Module 1MPU のエンティティ記述とコントローラの例以下は, 簡単な MPU の VHDL 記述の例である ただし, アーキテクチャ部分は, 命令読み込みと実行の状態遷移のみを実現したステートマシンである
More informationスライド 1
東北大学工学部機械知能 航空工学科 2016 年度 5 セメスター クラス C3 D1 D2 D3 計算機工学 14. さらに勉強するために 大学院情報科学研究科 鏡慎吾 http://www.ic.is.tohoku.ac.jp/~swk/lecture/ 0 と 1 の世界 これまで何を学んだか 2 進数, 算術演算, 論理演算 計算機はどのように動くのか プロセッサとメモリ 演算命令, ロード
More informationスライド 1
swk(at)ic.is.tohoku.ac.jp 2 Outline 3 ? 4 S/N CCD 5 Q Q V 6 CMOS 1 7 1 2 N 1 2 N 8 CCD: CMOS: 9 : / 10 A-D A D C A D C A D C A D C A D C A D C ADC 11 A-D ADC ADC ADC ADC ADC ADC ADC ADC ADC A-D 12 ADC
More informationディジタル回路 第1回 ガイダンス、CMOSの基本回路
前回簡単に紹介した CMOS は nmos と pmos を相補的に接続した回路構成です 相補的とは pmos,nmos をペアにして入力を共有し pmos が直列接続のときは nmos は並列接続に pmos が並列接続のときは nmos は直列接続にする方法です 現在使われているディジタル回路の 8-9 割は CMOS です CMOS は 1980 年代から急速に発達し 毎年チップ内に格納する素子数が
More informationPIC の書き込み解説 PICライターを使うときに間違った使い方を見受ける 書き込み失敗の原因は知識不足にある やってはいけないことをしている 単に失敗だけならまだしも部品を壊してしまう 正しい知識を身に着けよう 書き込みに必要なピンと意味 ICSPを意識した回路設計の必要性 ICSP:In Cir
PIC の書き込み解説 PICライターを使うときに間違った使い方を見受ける 書き込み失敗の原因は知識不足にある やってはいけないことをしている 単に失敗だけならまだしも部品を壊してしまう 正しい知識を身に着けよう 書き込みに必要なピンと意味 ICSPを意識した回路設計の必要性 ICSP:In Circuit Serial Programmming 原則論を解説 PIC の種類によって多少異なる 1
More informationMicrosoft Word - 実験4_FPGA実験2_2015
FPGA の実験 Ⅱ 1. 目的 (1)FPGA を用いて組合せ回路や順序回路を設計する方法を理解する (2) スイッチや表示器の動作を理解し 入出力信号を正しく扱う 2. スケジュール項目 FPGAの実験 Ⅱ( その1) FPGAの実験 Ⅱ( その2) FPGAの実験 Ⅱ( その3) FPGAの実験 Ⅱ( その4) FPGAの実験 Ⅱ( その5) FPGAの実験 Ⅱ( その6) FPGAの実験 Ⅱ(
More information<4D F736F F F696E74202D20837D E838D B835E82CC926190B682C694AD B93C782DD8EE682E890EA97705D>
マイクロコンピュータ CPU Chip Select Read/Write アキュムレータレジスタ インストラクションデコーダ 1 モトローラ社 MC6800 マイクロプロセッサ 2 メモリー IC MC6800 マイクロコンピュータの製作 MC6800 マイクロコンピュータのコンソール 3 MCS 6502 マイクロプロセッサのレジスタ構成 8 ビットマイクロプロセッサ Z80 マイクロプロセッサ
More informationSICE東北支部研究集会資料(2014年)
計測自動制御学会東北支部第 291 回研究集会 (2014 年 10 月 23 日 ) 資料番号 291-12 断熱回路技術を用いた 低消費デジタル PWM 制御回路の設計 Design of low-power digital PWM circuit with adiabatic dynamic CMOS logic 鈴木暖 ( 山形大学 ), 阿部啄也 ( 山形大学 ), 澤田直樹 ( 山形大学
More informationスライド 1
計算機構成論 II 第 1 回 ( 全 15 回 ) 2017 年 10 月 5 日 ( 木 ) 知能情報工学科 横田孝義 1 授業計画 10/6 10/12 10/19 10/28 11/2 11/9 11/16 11/21 12/7 12/14 12/21 1/11 1/18 1/25 2/1 2/8 定期テスト 2 テキスト 朝倉書院尾内理紀夫著 ISBN978-4-254-12701-0 C3341
More informationMicrosoft PowerPoint - アナログ電子回路3回目.pptx
アナログ電 回路 3-1 電気回路で考える素 ( 能動素 ) 抵抗 コイル コンデンサ v v v 3-2 理 学部 材料機能 学科岩 素顕 iwaya@meijo-u.ac.jp トランジスタ トランジスタとは? トランジスタの基本的な動作は? バイポーラトランジスタ JFET MOFET ( エンハンスメント型 デプレッション型 ) i R i L i C v Ri di v L dt i C
More information<4D F736F F F696E74202D FEE95F18F88979D8B5A8F702E B93C782DD8EE682E890EA97705D205B8CDD8AB B83685D>
第 4 回情報処理技術講義 コンピュータ計算の基本概念 ( 論理ハードウェア ) 60 これはなんだと思いますか? 携帯電話の開発ボードだそうです 61 ソフト開発をする人でも, ハードウェア知識は必要不可欠である コンピュータの最も基本的要素は論理電子回路であるその中でも以下の3 素子が基本となる (AN, ORは組合して作れる ) NOT NAN NOR 注意 :MOS トランジスタによる実現
More informationCMOS RF 回路(アーキテクチャ)とサンプリング回路の研究
CMOS RF 回路 ( アーキテクチャ ) と サンプリング回路の研究 群馬大学工学部電気電子工学科通信処理システム工学第二研究室 974516 滝上征弥 指導教官小林春夫教授 発表内容 1.CMOS RF 回路 (a) 復調部アーキテクチャ (b) VCO 回路 ( 発振器 ) 2. サンプリング回路 (a) オシロスコープ トリガ回路 (b) CMOS コンパレータ回路 目的 無線通信システムの
More informationarduino プログラミング課題集 ( Ver /06/01 ) arduino と各種ボードを組み合わせ 制御するためのプログラミングを学 ぼう! 1 入出力ポートの設定と利用方法 (1) 制御( コントロール ) する とは 外部装置( ペリフェラル ) が必要とする信号をマイ
arduino プログラミング課題集 ( Ver.5.0 2017/06/01 ) arduino と各種ボードを組み合わせ 制御するためのプログラミングを学 ぼう! 1 入出力ポートの設定と利用方法 (1) 制御( コントロール ) する とは 外部装置( ペリフェラル ) が必要とする信号をマイコンから伝える 外部装置の状態をマイコンで確認する 信号の授受は 入出力ポート 経由で行う (2) 入出力ポートとは?
More information計算機ハードウエア
計算機ハードウエア 2017 年度前期 第 4 回 前回の話 コンピュータバスの構成 データバス I/O (Input/ Output) CPU メモリ アドレスバス コントロールバス コンピュータバスは コンピュータ本体 (CPU) と そのコンピュータ本体とデータのやり取りをする複数の相手との間を結ぶ 共用の信号伝送路である CPU は バス を制御して 複数のデバイス ( メモリや I/O)
More informationMicrosoft PowerPoint - 7.Arithmetic.ppt
第 7 章デジタル演算回路 1 デジタル信号処理音声, 音楽, 通信信号 信号 = 符号付き 2 進データ 負の数値の表現方法 2 2 進数 n ビット n-1 =Σb i 2 i 0 2 の補数 +=2 n n-1 n-1 2 n =1+Σb i 2 i +Σb i 2 i 0 0 n-1 =2 n ー =1+Σb i 2 i 0 3 2 進数の補数 2 の補数 各桁のビットを反転した後で最下位に
More informationPowerPoint プレゼンテーション
電気 電子計測 第 3 回 第 8 章ディジタル計測制御システムの基礎 http://cobayasi.com/keisoku/3th/3th.pdf 今日の学習の要点 ( テキスト P85~P94). 計算機の基本的なしくみを学ぼう 2. 外部機器とのデータのやりとりについて知ろう 3. 計算機によるディジタル計測制御システムの構成法 物理量. 計算機の基本的なしくみを学ぼう ディジタル計測制御システムセンサから得た情報を
More information研究報告用MS-Wordテンプレートファイル
マルチコアおよび GPGPU 環境における画像処理最適化 矢野勝久 高山征大 境隆二出宮健彦 スケーラを題材として, マルチコアおよび GPGPU 各々の HW 特性に適した画像処理の最適化を図る. マルチコア環境では, 数値演算処理の削減,SIMD 化など直列性能の最適化を行った後,OpenMP を利用して並列化を図る.GPGPU(CUDA) では, スレッド並列を優先して並列処理の設計を行いブロックサイズを決める.
More information情報科学概論
情報科学概論 映像 1 年前期 選択 担当 : 浦谷則好 http://uratani-n.com/info-science/ uratani@cs.t-kougei.ac.jp 前回の課題 コンピュータの歴史について学んだことをできるだけ記せ 将来の PC に備えて欲しい機能, あるいはアプリケーションについて記せ クラウド上に自分の記憶の保存または他の人の記憶のインストール 人間が見た映像や聴いた音を記録し
More informationDDR2 SDRAM をフレームバッファに使用した CMOS カメラ表示回路の実装
DD2 SDAM をフレームバッファに使用した CMOS カメラ表示回路の実装 小野雅晃筑波大学システム情報工学等技術室 305-8573 茨城県つくば市天王台 1-1-1 概要 CMOS (Complementary Metal Oxide Semiconductor) カメラの撮影画像を XA (extended raphics Array) サイズのディスプレイに表示する回路を Xilinx
More informationスライド 1
東北大学工学部機械知能 航空工学科 2019 年度クラス C D 情報科学基礎 I 5. 命令セットアーキテクチャ ( 教科書 6.1 節, 6.2 節 ) 大学院情報科学研究科 鏡慎吾 http://www.ic.is.tohoku.ac.jp/~swk/lecture/ 計算機の基本構成 メモリ プロセッサ データ領域 データデータデータ load store レジスタ PC プログラム領域 命令命令命令
More informationN08
CPU のキモチ C.John 自己紹介 英語きらい 絵かけない 人の話を素直に信じない CPUにキモチなんてない お詫び 予告ではCとC# とありましたがやる気と時間の都合上 C++のみを対象とします 今日のネタ元 MSDN マガジン 2010 年 10 月号 http://msdn.microsoft.com/ja-jp/magazine/cc850829.aspx Windows と C++
More informationスライド 1
RL78/G13 周辺機能紹介安全機能 ルネサスエレクトロニクス株式会社 ルネサス半導体トレーニングセンター 2013/08/02 Rev. 0.00 00000-A コンテンツ 安全機能の概要 フラッシュ メモリ CRC 演算機能 RAM パリティ エラー検出機能 データの保護機能 RAM ガード機能 SFR ガード機能 不正メモリ アクセス機能 周辺機能を使用した安全機能 周波数検出機能 A/D
More informationMicrosoft Word - TC4011BP_BF_BFT_J_P8_060601_.doc
東芝 CMOS デジタル集積回路シリコンモノリシック TC4011BP,TC4011BF,TC4011BFT TC4011BP/TC4011BF/TC4011BFT Quad 2 Input NAND Gate は 2 入力の正論理 NAND ゲートです これらのゲートの出力は すべてインバータによるバッファが付加されているため 入出力特性が改善され 負荷容量の増加による伝達時間の変動が最小限に抑えられます
More informationCCD リニアイメージセンサ S11491 近赤外高感度 高速ラインレート 近赤外域で高感度を実現した裏面入射型 CCD リニアイメージセンサです マルチポート読み出し (1 ポート当たり 25 MHz max.) により 70 khz の高速ラインレートを実現しました 特長 用途 近赤外高感度 Q
近赤外高感度 高速ラインレート 近赤外域で高感度を実現した裏面入射型 です マルチポート読み出し ( ポート当たり 5 MHz max.) により 70 khz の高速ラインレートを実現しました 特長 用途 近赤外高感度 QE=70% (λ=900 nm), QE=40% (λ=000 nm) 高速ラインレート : 70 khz max. 低エタロニング OCT ( 光干渉断層計 ) 分光測光 構成
More informationミニ分光器 マイクロシリーズ C12666MA MEMS 技術とイメージセンサ技術を融合した指先大の超小型分光器ヘッド C12666MAは MEMS 技術とイメージセンサ技術を用いて実現した超小型 ( 指先大 ) の分光器ヘッドです 新設計の光学系を採用することにより従来品のミニ分光器 MSシリーズ
ミニ分光器 マイクロシリーズ C12666MA MEMS 技術とイメージセンサ技術を融合した指先大の超小型分光器ヘッド C12666MAは MEMS 技術とイメージセンサ技術を用いて実現した超小型 ( 指先大 ) の分光器ヘッドです 新設計の光学系を採用することにより従来品のミニ分光器 MSシリーズ (C988MA-01) に比べ1/2 以下の体積を実現しています また ハーメチックパッケージを採用することにより
More informationMicrosoft PowerPoint - presen_dist.ppt
LSI 技術とセンサー技術の融合による インテリジェントスマートマイクロチップ 豊橋技術科学大学 赤井大輔 澤田和明 akai@vbl.tut.ac.jp http://www.vbl.tut.ac.jp/ 高性能 独創的なデバイスの実現 - イメージセンサの例 - CCD 型 高性能 特殊プロセス CMOS 型 低性能, 安価 CMOS 周辺回路との融合 高性能化のために プロセスの特殊化 材料の特殊化
More informationスライド 1
東北大学工学部機械知能 航空工学科 2016 年度 5 セメスター クラス C3 D1 D2 D3 計算機工学 13. メモリシステム ( 教科書 8 章 ) 大学院情報科学研究科 鏡慎吾 http://www.ic.is.tohoku.ac.jp/~swk/lecture/ レジスタ選択( 復習 ) MIPS の構造 PC 命令デコーダ 次 PC 計算 mux 32x32 ビットレジスタファイル
More informationHA17458シリーズ データシート
お客様各位 カタログ等資料中の旧社名の扱いについて 1 年 月 1 日を以って NEC エレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し 両社の全ての事業が当社に承継されております 従いまして 本資料中には旧社名での表記が残っておりますが 当社の資料として有効ですので ご理解の程宜しくお願い申し上げます ルネサスエレクトロニクスホームページ (http://www.renesas.com)
More information基本的なノイズ発生メカニズムとその対策 電源 GND バウンス CMOS デジタル回路におけるスイッチング動作に伴い 駆動 MOS トランジスタのソース / ドレインに過渡的な充放電電流 及び貫通電流が生じます これが電源 GND に流れ込む際 配線の抵抗成分 及びインダクタンス成分によって電源電圧
デジアナ混載 IC ミックスド シグナル IC 設計の留意点 2005 年 5 月初版 2010 年 10 月改訂作成 : アナロジスト社森本浩之 まえがきデジタル アナログ混載 IC の回路本来の実力を引き出すためにはアナログ回路とデジタ ル回路の不要な干渉を抑える必要があり ノウハウを要します ですが十分な理解と注意の元で設 計を行えばさほど混載を恐れる必要もありません 用語 IP: Intellectual
More informationPowerPoint プレゼンテーション
コンピュータアーキテクチャ 第 13 週 割込みアーキテクチャ 2013 年 12 月 18 日 金岡晃 授業計画 第 1 週 (9/25) 第 2 週 (10/2) 第 3 週 (10/9) 第 4 週 (10/16) 第 5 週 (10/23) 第 6 週 (10/30) 第 7 週 (11/6) 授業概要 2 進数表現 論理回路の復習 2 進演算 ( 数の表現 ) 演算アーキテクチャ ( 演算アルゴリズムと回路
More informationこの方法では, 複数のアドレスが同じインデックスに対応づけられる可能性があるため, キャッシュラインのコピーと書き戻しが交互に起きる性のミスが発生する可能性がある. これを回避するために考案されたのが, 連想メモリアクセスができる形キャッシュである. この方式は, キャッシュに余裕がある限り主記憶の
計算機システム Ⅱ 演習問題学科学籍番号氏名 1. 以下の分の空白を埋めなさい. CPUは, 命令フェッチ (F), 命令デコード (D), 実行 (E), 計算結果の書き戻し (W), の異なるステージの処理を反復実行するが, ある命令の計算結果の書き戻しをするまで, 次の命令のフェッチをしない場合, ( 単位時間当たりに実行できる命令数 ) が低くなる. これを解決するために考案されたのがパイプライン処理である.
More informationスライド 1
入出力,OS, 計算機の高速化 1 0 と 1 の世界 これまで何を学んだか 2 進数, 算術演算, 論理演算, 浮動小数点数 計算機はどのように動くのか プロセッサとメモリ 演算命令, ロード ストア命令, 分岐命令 計算機はどのように構成されているのか 組合せ回路 論理関数 論理式の標準形, 論理式の簡単化 順序回路 有限状態機械 メインメモリ, キャッシュメモリ 2 目次 プロセッサとメモリ
More information富士通セミコンダクタープレスリリース 2009/05/19
[ デバイス ] 2009 年 5 月 19 日富士通マイクロエレクトロニクス株式会社 世界初!125 動作の SiP 向け低消費電力メモリを新発売 ~ メモリの耐熱性向上により 消費電力の大きな高性能デジタル家電に最適 ~ 富士通マイクロエレクトロニクス株式会社 ( 注 1) は DDR SDRAM インターフェースを持つメモリでは世界で初めて動作温度範囲を 125 まで拡張したコンシューマ FCRAM(
More informationHDLトレーナーサンプルプログラム説明書
H8-BASE2 拡張キット説明書 June 10,2007 株式会社ソリトンウェーブ 目次 本製品の付属品について...3 本製品に付属するサンプルプログラムについて...4 サンプルソースの説明...5 1.TimerATest...5 2.LcdTest...5 3.AdcTest...5 4.AdcTest2...5 5.ComTest...5 6.PS2Test...6 7.FanTest...6
More informationPowerPoint プレゼンテーション
総務省 ICTスキル総合習得教材 概要版 eラーニング用 [ コース2] データ蓄積 2-5: 多様化が進展するクラウドサービス [ コース1] データ収集 [ コース2] データ蓄積 [ コース3] データ分析 [ コース4] データ利活用 1 2 3 4 5 座学本講座の学習内容 (2-5: 多様化が進展するクラウドサービス ) 講座概要 近年 注目されているクラウドの関連技術を紹介します PCやサーバを構成するパーツを紹介後
More informationcmpsys13w03_cpu_hp.ppt
情報システム論 第 3 章! CPU! 根来 均 Outline! u CPU の主な働き! u CPU での命令実行処理! u CPU の高速化技術! u CPU の性能評価方法 手段! u 並列計算機! u 現在の CPU の動向 CPU の主な働き u 制御装置 (Control Unit, CU)! プログラム制御 ( 命令の解読 実行 分岐命令 データ転送命令 )! 入出力制御 ( 入出力動作と内部処理
More informationTC74HC00AP/AF
東芝 CMOS デジタル集積回路シリコンモノリシック TC74HC00AP,TC74HC00AF Quad 2-Input NAND Gate TC74HC00A は シリコンゲート CMOS 技術を用いた高速 CMOS 2 入力 NAND ゲートです CMOS の特長である低い消費電力で LSTTL に匹敵する高速動作を実現できます 内部回路はバッファ付きの 3 段構成であり 高い雑音余裕度と安定な出力が得られます
More information計算機ハードウエア
計算機ハードウエア 209 年度前期 第 5 回 前回の話 (SH745) (32 bit) コンピュータバスの構成 インタフェース (6 bit) I/O (Input/ Output) I/O (22 bit) (22 bit) 割り込み信号リセット信号 コンピュータバスは コンピュータ本体 () と そのコンピュータ本体とデータのやり取りをする複数の相手との間を結ぶ 共用の信号伝送路である クロック用クリスタル
More information2014.3.10 @stu.hirosaki-u.ac.jp 1 1 1.1 2 3 ( 1) x ( ) 0 1 ( 2)NOT 0 NOT 1 1 NOT 0 ( 3)AND 1 AND 1 3 AND 0 ( 4)OR 0 OR 0 3 OR 1 0 1 x NOT x x AND x x OR x + 1 1 0 x x 1 x 0 x 0 x 1 1.2 n ( ) 1 ( ) n x
More informationMicrosoft Word - glossary_image_sensor_ doc
イメージセンサ用語説明 CDS (correlated double sampling: 相関 2 重サンプリング ) CCDの読み出しノイズの低減のために 最もよく使われている信号処理方法 FDAによって検出されたCCD の信号出力は 検出ノードの容量に起因したkTCノイズを含んでいます ktcノイズは 熱雑音とも呼ばれ CCDのような電荷 - 電圧変換器でリセット動作を行う場合に必ず生じるノイズです
More informationMicrosoft PowerPoint - 4回 [互換モード]
計算機ハードウエア 2018 年度前期第 4 回 前回の話 CPU(SH7145) データバス (32 bit) コンピュータバスの構成 データバス インタフェースデータバス (16 bit) I/O (Input/ put) CPU メモリ I/O アドレスバス (22 bit) メモリ アドレスバス (22 bit) コントロールバス アドレスバス コントロールバス 割り込み信号リセット信号 コンピュータバスは
More information富士通セミコンダクター株式会社発表資料
安心 安全を実現する安全を実現する FM3 マイコン 2012 年 6 月富士通セミコンダクター株式会社マイコンソリューション事業本部五十嵐稔行 Copyright 2010 FUJITSU LIMITED 目次 FM3 ロードマップ 安心 安全への取り組み安全への取り組み 1 Copyright 2010 FUJITSU LIMITED CPUロードマップとITRON系RTOS製品 T-Kernel/μT-Kernel
More informationMicrosoft Word - SSTC_Intel_Core.doc
技術メモ インテル Core マイクロアーキテクチャ スケーラブルシステムズ株式会社 技術メモ インテル Core マイクロアーキテクチャ 1. はじめに... 2 2. Intel Core マイクロアーキテクチャ... 3 3. マイクロプロセッサの性能を左右するものは?... 5 4. Intel Core マイクロアーキテクチャに投入された主要技術... 6 Advanced Digital
More informationスライド 1
超解像技術とは? 動画や静止画連写などで得られる複数の低解像度 (= 小さな ) 画像を組み合わせ 演算により高解像度の (= 大きな ) 画像を作り出す技術の事を一般に 超解像 技術と呼びます 超解像処理 高解像処理 (1 枚超解像 ) 超解像 のように複数の画像を用いるのではなく 1 枚の画像が持つ情報を深く解析する事で 高解像度の画像を得る最新技術です では 最新の画像処理技術により この高解像処理を実現しました
More informationMicrosoft Word - Ladder Tool 使çfl¨ã…žã…‰ã…¥ã‡¢ã…«ã…©ã…•ã…¼ã†ªã†Š_ docx
2018/11/05 第 1 版 Ladder Tool 使用マニュアル 1. はじめに LadderTool は ラダーからマイコンプログラムを作成する 連枝 を改良し作成された ラダープログラム作成ツールです 作成したプログラムは DIPPLC で動作するニーモニッ クで保存されます そのため 通常使用する場合は DIPPLC をご用意ください 2. 使い方 ソフトウェアのフォルダ内にある LadderTool
More informationIBIS Quality Framework IBIS モデル品質向上のための枠組み
Quality Framework モデル品質向上のための枠組み EDA 標準 WG 1 目次 - 目次 - 1. 活動の背景 2. Quality Framework 3. ウェブサイトのご紹介 4. Frameworkの活用方法 2 目次 - 目次 - 1. 活動の背景 2. Quality Framework 3. ウェブサイトのご紹介 4. Frameworkの活用方法 3 1. 活動の背景
More informationPowerPoint プレゼンテーション
応用数理概論 準備 端末上で cd ~/ mkdir cppwork cd cppwork wget http://271.jp/gairon/main.cpp wget http://271.jp/gairon/matrix.hpp とコマンドを記入. ls とコマンドをうち,main.cppとmatrix.hppがダウンロードされていることを確認. 1 準備 コンパイル c++ -I. -std=c++0x
More information光変調型フォト IC S , S6809, S6846, S6986, S7136/-10, S10053 外乱光下でも誤動作の少ない検出が可能なフォト IC 外乱光下の光同期検出用に開発されたフォトICです フォトICチップ内にフォトダイオード プリアンプ コンパレータ 発振回路 LE
外乱光下でも誤動作の少ない検出が可能なフォト IC 外乱光下の光同期検出用に開発されたフォトICです フォトICチップ内にフォトダイオード プリアンプ コンパレータ 発振回路 LED 駆動回路 および信号処理回路などが集積化されています 外部に赤外 LEDを接続することによって 外乱光の影響の少ない光同期検出型のフォトリフレクタやフォトインタラプタが簡単に構成できます 独自の回路設計により 外乱光許容照度が10000
More information小林研究室2000年度の研究成果
応用科学学会 電子回路と計測制御技術 群馬大学大学院工学研究科電気電子工学専攻小林春夫 連絡先 : 376-8515 群馬県桐生市天神町 1 丁目 5 番 1 号群馬大学工学部電気電子工学科電話 0277 (30) 1788 FAX: 0277 (30)1707 e-mail: k_haruo@el.gunma-u.ac.jp 1 発表内容 アナログ電子回路と計測制御技術 AD 変換器計測制御機器のキーコンポーネント高性能化のためには計測制御技術が必要
More information< B8CDD8AB B83685D>
() 坂井 修一 東京大学大学院情報理工学系研究科電子情報学専攻東京大学工学部電子情報工学科 / 電気電子工学科 はじめに アウトオブオーダ処理 工学部講義 はじめに 本講義の目的 の基本を学ぶ 場所 火曜日 8:40-0:0 工学部 号館 4 ホームページ ( ダウンロード可能 ) url: http://www.mtl.t.u-tokyo.ac.jp/~sakai/hard/ 教科書 坂井修一
More information第3部:プログラミング実習
第 3 部 : プログラミング実習 会津大学 university of aizu 1 手順 1: サンプルコンポーネントの実行 university of aizu 2 実習概要 サンプルコンポーネントで起動したコンポーネントの接続の仕方などを学びます university of aizu 3 使用機材 Raspberry Pi ARM プロセッサを搭載したシングルボードコンピュータ SD カードに書き込んだ
More information電子回路基礎
電子回路基礎アナログ電子回路 デジタル電子回路の基礎と応用 月曜 2 時限目教室 :D205 天野英晴 hunga@am.ics.keio.ac.jp 講義の構成 第 1 部アナログ電子回路 (4/7, 4/14, 4/21, 5/12, 5/19) 1 ダイオードの動作と回路 2 トランジスタの動作と増幅回路 3 トランジスタ増幅回路の小信号等価回路 4 演算増幅器の動作 5 演算増幅器を使った各種回路の解析
More information