Microsoft PowerPoint lecture-3.ppt

Transcription

1 群馬大学工学部電気電子工学科 集積回路システム工学 講義資料 (3) CMOS デジタル集積回路 担当小林春夫 連絡先 : 群馬県桐生市天神町 1 丁目 5 番 1 号群馬大学工学部電気電子工学科電話 077 (30) 1788 FAX: 077 (30) k_haruo@el.gunma-u.ac.jp 1

2 内容 トランジスタレベルデジタルCMOS 回路 デジタルCMOS 回路の性能ー消費電力ースピード スイッチド キャパシタ回路

3 内容 トランジタレベルデジタルCMOS 回路 デジタルCMOS 回路の性能ー消費電力ースピード スイッチド キャパシタ回路 3

4 PMOS,NMOS スイッチ (1) PMOS G=0 D G=1 S D S Switch ON D S D S Switch OFF () NMOS D G=1 G=0 S D S Switch ON D S D S Switch OFF 4

5 CMOS スイッチ (3) CMOS D S D S Switch ON G=1 D S D S Switch OFF G=0 5

6 PMOS,NMOS スイッチの オン抵抗 (1) PMOS Vin=1 Vin=0 G=0 Vout G=0 Vout Small ON-Resistance Large ON-Resistance PMOS は正電源側で用いる () NMOS Vin=1 G=1 Vout Large ON-Resistance NMOS は GND 側で用いる Vin=0 G=1 Vout Small ON-Resistance 6

7 (1) PMOS PMOS,NMOSスイッチの出力電圧 Vin=1 Vin=0 G=0 Vout G=0 Vout Vout=Vdd Vout= Vth PMOS は Vout は GND まで下がらない () NMOS Vin=1 Vin=0 G=1 Vout G=1 Vout Vout=Vdd-Vth Vout=0 NMOS は Vout が Vdd まで上がらない 7

8 CMOS スイッチのオン抵抗 (3) CMOS Vin=1 G=1 Vin=0 G=1 Vout Vout Small ON-Resistance Small ON-Resistance CMOS は GND 側でも正電源側でもオン抵抗が小さいが トランジスタ数が増える 8

9 CMOS スイッチの出力電圧 (3) CMOS Vin=1 G=1 Vout Vout=Vdd CMOS では出力電圧 Vout が GND, Vdd 間をフルスイング Vin=0 Vout G=1 Vout=0 9

10 論理否定 (NOT) 論理変数 A, Z 真理値表 A: 入力, Z: 出力 A Z Z= A NOT を実現する回路インバータ回路 A Z 10

11 CMOS インバータ回路 Inverter a) when Vin = 1 (3.3v) 3.3v 3.3v 3.3v Vin = 3.3v Vout = 0 Vout = 0 Vin Vout b) when Vin = 0 3.3v v 0 Vin = 0 Vout = 3.3v Vout = 3.3v

12 NAND (NAND = AND + NOT) 論理変数 A,B, Z A B Z A,B: 入力, Z: 出力 真理値表 Z= A B NANDを実現する回路 NAND 回路 A Z B 1

13 CMOS NAND 回路 NAND a) when A=0, B=0 3.3v b) when A=1, B=0 3.3v 3.3v 3.3v Z = 1 (3.3v) Z = 1 (3.3v) A Z c) when A=0, B=1 d) when A=1, B=1 3.3v 3.3v B 0 Z = 1 (3.3v) Z = 0 13

14 NOR (NOR = OR + NOT) 論理変数 A,B, Z A B Z A,B: 入力, Z: 出力 真理値表 Z= A+B NORを実現する回路 NOR 回路 A Z B 14

15 CMOS NOR 回路 NOR 回路 a) when A=0, B=0 b) when A=1, B=0 3.3v 3.3v 3.3v Z = 1 (3.3v) Z = 0 A c) when A=0, B=1 d) when A=1, B=1 Z 3.3v 3.3v B Z = 0 Z =

16 マルチプレクサ 論理変数 A,B, S,Z S Z A,B,S: 入力, Z: 出力 0 A 真理値表 S=0 のとき 1 B S=1 のとき A Z B A Z B 16

17 CMOS マルチプレクサ回路 Multiplexer a) when S=0 A Z = A B A Z b) when S=1 B S A B Z = B 17

18 排他的論理和 (EXOR) 論理変数 A,B, Z A B Z A,B: 入力, Z: 出力 Z= A + B 真理値表 EXORを実現する回路 EXOR 回路 A B Z 18

19 CMOS EXNOR 回路 Z = AB + AB a) when B = 0 A A Z = A A A Z b) when B = 1 A A B Z = A A 19

20 論理変数 D, G, Q D, G: 入力, Q: 出力 G=1 のとき Q=D 情報記憶素子 ( ラッチ ) G=0 のとき Qは Gが1から0になる瞬間の Dの値 (1 or 0) を保持 ( 記憶 ) している 1 D 0 G Time Q 0

21 つのインバータのリング接続メモリ回路 つの安定状態データ 1 を記憶データ 0 を記憶 SRAM (Static ランダム アクセス メモリ ) Latch, Flip-Flop 等のメモリ素子はこれを利用している 1

22 CMOS ラッチ回路 a) when G = 0 Latch 回路 ( メモリ素子 ) D Q Q D G Q b) when G = 1 Q Q D Q

23 奇数個インバータのリング接続 リング発振器 安定状態なし T: インバータ遅延 N+1 個のインバータリング接続 1 周波数 f = で発振する (N+1) T 3

24 複合論理素子例 1 Z を A, B, C, D の論理式で表せ Vdd B C D A D A Z C GND B GND 4

25 複合論理素子例 Y を E, F, G, H の論理式で表せ Vdd Vdd E G F G H H Y E F GND GND 5

26 複合論理 CMOS 回路 論理積 論理和 PMOS 並列 直列 NMOS 直列 並列 例 : Z = A B + C D E 6

27 内容 トランジスタレベルデジタルCMOS 回路 デジタルCMOS 回路の性能ー消費電力ースピード スイッチド キャパシタ回路 7

28 エネルギーとパワー エネルギー [Joule] 電力 ( パワー ) [Watt] Joule = Watt s 電力は単位時間当たりに消費されるエネルギー電力 = 電圧 電流 P = V I 電流 : 単位時間当たりに流れる電荷量 8

29 デジタル CMOS 回路の電力消費 デジタル CMOS 回路 ( インバータ ) Vdd: 電源電圧 Vin: 入力 Vout: 出力 CL : 負荷容量 Vdd Vin C L Vin C L 9

30 静的電力消費はゼロ V dd V dd ON OFF OFF ON Vin=Low Vin=High ( 注 ) 最近の微細 CMOS デジタル回路ではリーク電流が大きくなり 静的電力消費の占める割合が増えてきている 30

31 動的消費電力 (1) V dd V dd Vin H L ON Vin L H OFF OFF C L ON C L 31

32 動的消費電力 () V dd Vin H L ON 入力 Vin: High Low OFF C L 蓄積電荷 Q: 0 CLVdd 3

33 動的消費電力 (3) V dd Vin L H OFF 入力 Vin: Low High ON C L 蓄積電荷 Q: CLVdd 0 33

34 Vin :H 動的消費電力 (4) :H L H のとき 電荷 Q=CLVdd が電源 Vdd から GND へ流れる 一秒間に出力が f 回のトグルするとき Vdd からGNDへ流れるトータルの電荷 Qtotal total=f =f CL Vdd 消費電力 P V dd I = V f C V ) dd ( L dd = f C V L dd f : 出力トグル周波数 CL : 負荷容量 Vdd : 電源電圧 34

35 デジタル CMOS VLSI の低消費電力化 低消費電力化は大きな技術的課題例 : 携帯電話バッテリーが長持ちさせる 低消費電力化技術 f, CL, Vdd を小さくする 技術のトレンド : 周波数 f : マイクロプロセッサのクロック周波数はより高くなる x 寄生容量 CL : 半導体の微細化により寄生容量は小さくなりつつある 電源電圧 Vdd: より低くして用いる 5V 3.3V 1.8V 1V 35

36 マイクロプロセッサのクロック クロックに同期して動作 ( 同期回路 ) クロックの立ち上がりで論理回路はトグル より高い周波数になってきている クロック発生回路 1GHz クロック マイクロプロセッサ 1ns (1 ナノ秒 ) 時間 36

37 デジタル CMOS 回路のスピード 電源電圧 Vdd: 低消費電力化のため電源電圧を下げるとスピードは遅くなる スピードは電源電圧に比例 消費電力は電源電圧の 乗に比例 温度 : スピードは温度にほぼ反比例 低温環境化でコンピュータを高速化する試みあり 37

38 なぜ電源電圧を上げると デジタル CMOS 回路は高速化するのか? 引き抜く電荷 Q=C Vdd V dd OFF MOS の 乗則 I = K (Vdd-Vth) = K Vdd I C L ゲート遅延 T = Q / I = C / (K Vdd) 38

39 デジタル回路の Figure of Merit (FOM) FOM = スピード / 消費エネルギー A のエネルギーを消費し B のスピードの回路と A のエネルギーを消費し B のスピードの回路の FOM は同じ 工学設計 : トレードオフ (Trade-off, 妥協 ) の考え方が重要 デジタル CMOS 回路 : 電源電圧を小さくして使用すると FOM が良 39

40 ケース 1 マルチプロセッサ構成による Vdd CMOS プロセッサ 低消費電力化 消費電力 P1 = A (Vdd) スピード S1 = B Vdd ケース はケース 1 とスピード同等で消費電力が 分の 1 ケース Vdd / Vdd / P = A (Vdd / ) + A (Vdd / ) CMOS プロセッサ CMOS プロセッサ = (1 / ) A Vdd S = B (Vdd / ) + B (Vdd / ) = B Vdd 40

41 スイッチと容量のエネルギー問題 (1) スイッチ OFF 時 Q1 V1 OFF C1 Q V C 電荷 : Q Q エネルギー : E 1 = = = 1 C C C 1 1 V V 1 1 V + 1 C V 41

42 スイッチと容量のエネルギー問題 () スイッチ ON 時 Vm ON 電荷 : Q 1 ' = C 1 V m Q1' C1 Q' C Q ' = C エネルギー : 1 E ' = ( C + V m C ) 1 Vm 4

43 エネルギーロスの計算 電荷保存則 SW OFF 時の電荷 ON 時の電荷 1 V m = C + C 1 ( C ' + Q SW OFF 時と ON 時の蓄積エネルギーは異なる SW ON 時のスイッチでのエネルギー ロス E loss = E E' = 1 1 Q Q V 1 C C C C Q V 1 ( V1 V ) 1 + C ) ' 43

44 力学問題との相似性 つの物質の衝突問題電荷保存則運動量保存則 スイッチオフ時 : 電荷エネルギー E1 スイッチオン時 : 電荷エネルギー Ea + 熱エネルギー Eb E1 = Ea + Eb 衝突前 : 運動エネルギー E3 衝突後 : 運動エネルギー E4a + 熱エネルギー E4b E3 = E4a + E4b 44

45 容量 C に充電する場合の エネルギー消費 V E V = CV V Eloss = 1 CV Q = 0 C Q = CV C E C = 1 CV 45

46 容量への単純な充電法 V dd R C 供給するエネルギー蓄えられるエネルギー total = V dd i( t ) dt = V dd Q 4CV E ( ) dd c = C Vdd = CV dd 0 E = 1 損失するエネルギー = 蓄えられるエネルギー E = R CVdd 46

47 容量への高効率充電法 徐々に電圧を上げる スイッチング損失が抑えられる Vdd R C Vdd R C State1 State 47

48 ステップ 1 Vdd R Vout1 C V out1 t ( t) V 1 exp = dd τ V = dd t i exp R τ ( t) ( τ = RC ) E R ( t) ( V V ( t) ) = i dd out1 0 1 dt = = 1 R 1 0 ( V V ( t) ) dd CV dd out 1 dt E C ( t) V ( t) = i out1 0 1 dt = 1 CV dd Sw 損失 : 蓄積エネルギー : ステップ 1 1 R1 CV dd E = 1 C1 CV dd E = 48

49 Vdd R E R ( t) ( V V ( t) ) = i dd out 0 dt = = 1 R 1 0 CV dd ( V V ( t) ) dd out dt ステップ E C C Vout ( t) V ( t) = i out 0 dt = 3 CV dd t V out = + τ t = V dd exp τ ( t) Vdd 1 exp Vdd i ( t) ( t) V dd Vout = R V = dd t exp R τ Sw 損失 : 蓄積エネルギー : ステップ 1 R CV dd E = 3 C CV dd E = ( τ = RC ) 49

50 全体のロス & 蓄積エネルギー スイッチ損失 : E = E + Total _ R R1 E R = CV dd 蓄積 : エネルギー E = E + Total _ C C1 E C = CV dd 50

51 つの充電方法の効率比較 高効率充電方法 Sw 損失 : 蓄積エネルギー : E = Total Total _ R E = CV CV dd _ C dd 改善 単純な充電方法 Sw 損失 : 蓄積エネルギー : E = Total E = Total CV _ R dd CV _ C dd 51

52 内容 トランジスタレベルデジタルCMOS 回路 デジタルCMOS 回路の性能ー消費電力ースピード スイッチド キャパシタ回路 5

53 スイッチド キャパシタ回路 V1 clk clk C clk clk V 容量 C とスイッチで等価的に抵抗 R を実現 MOS スイッチ使用 バイポーラでは実現困難 米国カルフォルニア大学の大学院生が考案 多くの製品に使用 R R = T / C T: clk 周期 clk 時間 53

54 スイッチド キャパシタ回路 動作原理 ( バタフライ型 ) clk=low のとき V1 Q=0 C V 時間 T に電荷 Q=C (V1 - V) が流れる clk=high のとき V1 Q=C (V1 V) + + C - - V I = C (V1 - V) T = 1 (V1 V) R R = T C 54

55 スイッチド キャパシタ回路を 用いた積分回路 ( バタフライ型 ) Vin C1 + A C Vout 時定数 T (C / C1) Vin R GND + A C Vout 時定数 R C R 55

56 スイッチド キャパシタ ( クロール型 ) CLK=0 V1 Q=CV V 時間 T に電荷 Q=(V-V1) が流れる CLK=1 V1 Q=C(V-V1) V C T I = (V V1) R= -T/C 56

57 スイッチドキャパシタ vs. 連続時間積分器 離散時間積分器 時定数が安定 - 容量比で決定 - クロック周期 T で制御可 消費電力大 低速 低周波信号しか扱えない 連続時間積分器 時定数がチップ毎にばらつく - 調整回路が必要 低消費電力 高速 高周波信号を扱える C1 R C C 57

58 なぜスイッチド キャパシタ回路 を用いるのか? スイッチド キャパシタ積分回路時定数 T (C / C1) - クロック周期 T で制御可能 - 集積回路内では C / C1 は高精度に実現可能集積回路内では絶対精度は良くないが比精度は良い - C / C1 の値は温度が変化しても一定 連続時間積分回路時定数 RC - 集積回路内で RC の値の高精度な実現が困難 - RC の値は温度が変化すると変わる 58

59 デジタル回路 アナログ回路 スイッチド キャパシタ回路 デジタル信号 : 信号レベルの量子化 ( 離散信号レベル ) 時間レベルの量子化 ( 離散時間 ) スイッチド キャパシタ回路離散時間アナログ回路 時間レベル 連続 離散 信号レベル連続離散 アナログ スイッチドキャパシタ PWM デジタル 59

60 トランジスタの発明者 ウィリアム ショックレー 米国の物理学者 1910 年 月 13 日 英国生まれ トランジスタの父 と呼ばれている 1989 年 8 月 1 日没 60

61 シリコン バレーの発祥 スタンフォード大学卒業後 AT&T のベル研究所に入る 1947 年に研究員の仲間と接合型トランジスタを発明 この業績が評価され ショックレー ジョン バーディーン ウォルター ブラッテンに 1956 年にノーベル物理学賞が授与 1953 年 ベル研究所を去り 1955 年にはサンフランシスコ郊外にショックレー半導体研究所を設立 同研究所の周辺に半導体産業が集まりはじめ シリコンバレーと呼ばれる半導体産業のメッカを形成 61

62 IC の発明者ジャック キルビー Texas Instruments( テキサス インスツルメンツ ) 社の Jack Kilby( ジャック キルビー ) 氏が半導体集積回路を発明 1958 年の発明 アメリカでは 1959 年に出願 1964 年に登録 日本では 1960 年に出願 1965 年に公告 この業績により 000 年にノーベル賞を受賞 6

63 IC の発明者ジャック キルビーとキルビー特許 特許の内容は 半導体でできた一枚の基板の上に抵抗やトランジスタ 配線などを形成し 全体として特定の機能をこなす電子回路を構成する方法 すべての IC が対象となる基本特許であった TI 社は日本において 特許出願を分割する手法を駆使して特許の一部の成立を遅らせ 1986 年に最後の特許が公告 キルビー 75 特許 と呼ばれる この特許により 親特許が 1980 年に失効しているにも関わらず 半導体メーカーは 001 年まで TI 社に特許使用料を支払わなければならなくなってしまった これを キルビー特許事件 という 63

64 もう一人の IC の発明者 ロバート ノイス 米国の半導体技術者 197 年 1 月 1 日 アイオワ州バーリントン生まれ 半導体集積回路の発明者の一人として Intel 社の共同創業者とて知られている 1990 年 6 月 3 日没 64

65 ロバート ノイス マサチューセッツ工科大学を卒業したノイスは ウィリアム ショックレー博士の直接の誘いを受けて 1956 年からショックレー研究所に勤めた しかしショックレーとの方針の違いが顕著になると ゴードン ムーアらと共に同研究所を去り 1957 年 新たに Fairchild Semiconductor 社を創立 Fairchild 社で半導体メモリーの研究開発と普及に努める ほどなくして出資親会社と意見が衝突 ノイスはムーアと共に Fairchild 社を去り Intel 社を創設 65

66 インテル社とロバート ノイス Intel 社で半導体メモリーを中心に集積回路の研究開発を続けた トランジスタの表面を酸化シリコンの皮膜で覆うプレーナー法を開発し 特許を取得 マイクロプロセッサの研究開発も進められ 1970 年には Intel が世界初の DRAM を販売するなど 世界一の半導体企業の名声を揺るぎないものにした ノイスは 1970 年まで社長 会長職に就き シリコンバレーの主 と称された 66