untitled

Transcription

1 DP タップデジタル ポテンショメータ (DP) COPAL ELECTRONICS 概要 DP7114 は 機械式のポテンショメータや 可変抵抗器の代わりとなるプログラム可能なデジタル式ポテンショメータです 製品の生産ラインで自動化された調整は理想的と言えます DP はそれを可能にし また定期的な調整を必要としている機器において操作が難しいか又は 危険な場合や遠隔地にあるアプリケーションに適しています DP7114には 2つの端子 R H とR L 間に32タップの抵抗アレイがあります 3つの入力端子で制御されるアップダウンカウンタとデコーダは ワイパー抵抗 R W に接続されたタップを決定します 不揮発性メモリにストアされているワイパー設定は電源遮断でも失うことはなく 電源復帰した時に自動的に読み込まれます ストアされた設定に影響することなしに ワイパーはシステムの新しい設定をテストすることが可能です DP7114のワイパー制御は3つの入力端子 CS U/D INC で行います INC入力はU/D 入力のロジック状態で決定 された方向にワイパーをインクリメントします CS入力はデバイスセレクトに利用され 電源遮断の前にワイパー位置を保存する時に利用されます デジタル ポテンショメータは電圧分圧器又は2 端子の可変抵抗器として使用できます DPはパラメータ調整 及び信号処理を含む多種多様なアプリケーションに可変性とプログラムの可能性を与えます ピン接続 特長 32 ポジション 直線カーブ ポテンショメータ 不揮発性メモリワイパー保存 低消費電力 CMOS テクノロジ 単電源動作 :2.5 V V インクリメントアップ / ダウンシリアル I/F 全抵抗値 :10 kω 50 kω 100 kω SOIC TSSOP MSOP 小スペースの TDFN パッケージ 鉛フリー ハロゲンフリー /BFR フリー RoHS 対応 アプリケーション 自動キャリブレーション リモートコントロール調整 オフセット ゲイン ゼロコントロール 書き換え可能なキャリブレーション コントラスト 輝度 ボリュームコントロール モーターコントロール フィードバックシステム プログラム可能なアナログ機能 日本電産コパル電子株式会社 文書番号 : 2017 年 6 月 改訂 21 DP7114 1

2 マーキング情報 R = 抵抗値 2 = 10 kω 4 = 50 kω 5 = 100 kω L = アセンブリ工場 4 = 端子メッキ (NiPdAu) B = 製品改訂コード CAT5114V = デバイスコード I = 温度範囲 ( 産業用 ) Y = 製造年 ( 下 1 桁 ) M = 製造月 (1-9, A, B, C 又は O, N, D) XXXX = アセンブリロット No. の下 4 桁 ABMS = DP7114ZI-10-G ABMT = DP7114ZI-50-G ABTH = DP7114ZI-00-G Y = 製造年 ( 下 1 桁 ) M = 製造月 (1-9, A, B, C 又は O, N, D) P = 製品改訂コード A4 = R = 2 = 10 k 4 =50 k 5 = 100 k L = 4 = (NiPdAu) Y = 1 M = 1-9, A, B, C O, N, D XXX = No. 3 EF = DP7114VP2I-10-G HF = DP7114VP2I-50-G GW = DP7114VP2I-00-G L = アセンブリ工場 XXX = アセンブリロット No. の下 3 桁 Y = 製造年 ( 下 1 桁 ) M = 製造月 (1-9, A, B, C 又は O, N, D) 構成 図 1. 回路ブロック図 ( 概要 ) 図 2. 回路ブロック図 ( 詳細 ) 図 3. POT 部の 電気的等価回路 2

3 表 1. 端子機能端子名機能インクリメントコントロール入力 INC U/D R H GND R W R L CS V CC アップダウンコントロール入力 ハイエンドポテンショメータ端子グランドワイパー端子ローエンドポテンショメータ端子チップセレクト 電源電圧 各端子の機能 INC : インクリメントコントロール入力 このINC入力は 立下りエッジでU/D 入力の状態によって決められた上下の方向にワイパーを動かします U/D : アップダウンコントロール入力 U/D 入力はワイパーの移動方向を制御します U/D がH 状態でCS がL 状態の時 INC のHからL への遷移でワイパーをR H の方へ動かします U/ D CS がL 状態の時はINC のHからLへの遷移でワイパーをR L の方向へ動かします R H : ハイエンドポテンショメータ端子 R H は ハイエンドポテンショメータ端子です この端子は R L 端子よりも高電位にする必要はありません ただし R H の電圧は V CC 以上や GND 以下にすることはできません R W : ワイパー端子 R W はポテンショメータのワイパー端子です 抵抗アレイ内での位置はコントロール入力端子 INC U/D CSによって制御されます ただし R W の電圧はV CC 以上やGND 以下にすることはできません R L : ローエンドポテンショメータ端子 R L はローエンドポテンショメータ端子です この端子は R H 端子よりも低い電圧に接続する必要 はありません ただし R L の電圧は V CC 以上や GND 以下にすることはできません R H と R L は電気的に交換することが可能です CS : チップセレクトチップセレクト入力は DP7114 のコントロール入力を有効とするために利用され L 状態で有効 となります CS が H 状態の時は INC と U/D の入力はワイパーポジションに影響や変更を与えることはありません 動作説明 DP7114は R H R L の端子が機械式のポテンショメータの高低の端子に相当し R W 端子はワイパーに相当するように動作するデジタルのポテンショメータです R H とR L の抵抗器終端を含む 32 個のタップがあります R H とR L 端子間には直列に接続された31 個の抵抗アレイがあります このワイパー端子は32タップの1つに接続され て 3 入力 INC U/D CSによって制御されます この入力はワイパー位置を選択するためにデコードする5ビットのアップダウンカウンタを制 御します 選択されたワイパーの位置はINC CS入力で不揮発性メモリにストアされます CS がL 状態の時 DP7114はセレクトされU/D とINC入力に応答します INC のHからLへの遷移では ワイパーをインクリメント ディクリメントします このワイパーは機械式のように振舞い 最後の位置から動きません カウンタ 値は INC入力がHでCS のHへの遷移により 不揮発性メモリに保管されます DP7114が電源遮断時 最後に保存されたカウンタ位置は不揮発性メモリに保持されます 電源回復時 メモリ内の内容はリコールされカウンタにその値が設定されます INC がL 状態の時 DP7114は選択されず不揮発性メモリに現在のワイパーポジションをストアせずに電源遮断し これによりシステムが常に不揮発性メモリにストアされたプリセット値をリコールします 3

4 表 2. 動作モード INC CS U/D 動作 High to Low Low High Wiper toward R H High to Low Low Low Wiper toward R L High Low to High X Store Wiper Position Low Low to High X No Store, Return to Standby X High X Standby 図 4. ポテンショメータ等価回路 表 3. 絶対最大定格 パラメータ 定格 単位 電源電圧 V CC to GND -0.5~+7 V 入力端子 CS to GND -0.5~V CC +0.5 V INC to GND -0.5~V CC +0.5 V U/D to GND -0.5~V CC +0.5 V R H to GND -0.5~V CC +0.5 V R L to GND -0.5~V CC +0.5 V R W to GND -0.5~V CC +0.5 V 動作温度産業用 ( I ) -40~+85 ジャンクション温度 +150 保存温度 -65~+150 端子半田付け (10s max) +300 絶対最大定格 を超えたストレスはデバイスに致命的なダメージを与えます 最大定格はストレスの定格のみで あり 推奨動作条件以上の機能動作を意味していません 絶対最大定格の条件に長時間放置しておくと デバイス の信頼性に悪影響を与えます 表 4. 信頼性特性記号 パラメータ 条件 Min Typ Max 単位 V ZAP ( 注記 1) ESD 耐量 MIL-STD-883, Test Method V I LTH ( 注記 1, 2) ラッチアップ JEDEC Standard ma T DR データ保持 MIL-STD-883, Test Method Years N END 書き込み可能回数 MIL-STD-883, Test Method ,000,000 Stores 1. このパラメータは初期において確認済みですが 設計及びプロセスにより変更なる場合があります 2. ラッチアップ保護回路は アドレスとデータピンに-1 VからV CC +1 Vにおいて100 maまで動作します 4

5 表 5. DC 電気特性 (V CC = +2.5 V~+6 V) 電源電圧記号 パラメータ 条件 Min Typ Max 単位 V CC 電源電圧 V I CC1 動作電流 V CC = 6 V, f = 1 MHz, I W = μa V CC = 6 V, f = 250 khz, I W = μa I CC2 書込電流 Programming, V CC = 6 V μa V CC = 3 V μa I SB1 ( 注記 4) スタンバイ電流 CS = VCC 0.3 V μa U/D, INC = VCC 0.3 V or GND ロジック入力記号 パラメータ 条件 Min Typ Max 単位 I IH 入力リーク電流 (H 入力 ) V IN = V CC μa I IL 入力リーク電流 (L 入力 ) V IN = 0 V μa V IH2 H レベル入力 (CMOS) 2.5 V V CC 6 V V CC x V CC V L レベル入力 (CMOS) V CC x 0.2 V V IL2 ポテンショメータ特性 記号 パラメータ 条件 Min Typ Max 単位 R POT 抵抗値 -10 Device 10 kω -50 Device Device 100 R TOL 公称抵抗値許容差 ±20 % V RH R H 端子電圧 0 V CC V V RL R L 端子電圧 0 V CC V RES 分解能 3.2 % INL 積分非直線性誤差 0.5 LSB DNL 微分非直線性誤差 0.25 LSB R WI ワイパー抵抗 V CC = 5 V, I W = 1 ma Ω V CC = 2.5 V, I W = 1 ma Ω I W ワイパー電流 ma TC RPOT 抵抗温度係数 300 ppm/ TC RATIO 電圧分圧回路温度係数 20 ppm/ V N ノイズ 100 khz / 1 khz 8/24 nv/ Hz C H /C L /C W 端子間容量 8/8/25 pf f C カットオフ周波数 Passive Attenuator, 10 kω 1.7 MHz 3. このパラメータは初期において確認済みですが 設計及びプロセスにより変更なる場合があります 4. ラッチアップ保護回路は アドレスとデータピンに-1 VからV CC +1 Vにおいて100 maまで動作します 5. I W = ソース又は シンク電流 6. この数値は参考値です 5

6 表 6. ACテスト条件 V CC 電圧範囲入力パルスレベル入力立上り 立下り時間入力基準レベル 2.5 V V CC 6 V 0.2 V CC to 0.7 V CC 10 ns 0.5 V CC 表 7. AC 動作特性 (V CC = +2.5 V~+6.0 V, V H = V CC, V L = 0 V) 記号 パラメータ Min Typ Max 単位 ( 注記 7) t CI CS to INC Setup ns t DI U/D to INC Setup ns t ID U/D to INC Hold ns t IL INC LOW Period ns t IH INC HIGH Period ns t IC INC Inactive to C S Inactive μs t CPH CS Deselect Time (NO STORE) ns t CPH CS Deselect Time (STORE) ms t IW INC to VOUT Change μs t CYC INC Cycle Time μs t R, t F ( 注記 8) INC Input Rise and Fall Time μs t PU, ( 注記 8) Power-up to Wiper Stable ms t WR Store Cycle ms 7. これは 温度 25 上記規定の電源電圧における値です 8. この値は 参考値です ( 注記 9) 図 5. AC タイミング 9. A.C. タイミング図の MI は ワイパーポジションの変化によるワイパー出力での最小変化単位を表しています 6

7 応用例 (a) 抵抗分圧器 (b) 可変抵抗 (c) 2 端子 図 6. ポテンショメータ構成 図 7. プログラマブル計装アンプ図 8. プログラマブル方形波発振器 (555) 図 9. プログラマブル電装レギュレータ 図 10. プログラマブル I-V コンバータ 7

8 図 11. プログラマブルバンドパスフィルタ 図 12. 自動ゲインコントロール 8

9 パッケージ寸法 SOIC 8, 150 mils 注記 : (1) すべての寸法は mm で表します 角度は度で示します (2) JEDEC MS-012 に準拠 9

10 パッケージ寸法 TSSOP 8, 4.4x3 注記 : (1) すべての寸法は mm で表します 角度は度で示します (2) JEDEC MO-153 に準拠 10

11 パッケージ寸法 MSOP 8, 3x3 注記 : (1) すべての寸法は mm で表します 角度は度で示します (2) JEDEC MO-187 に準拠 11

12 パッケージ寸法 TDFN 8, 2x3 注記 : (1) すべての寸法は mm で表します (2) JEDEC MO-229 に準拠 12

13 表 8. 製品オーダー情報 ( 注記 10) Orderable Part Number Resistance (kω) Package-Pins Lead Finish DP7114VI-10-GT3 10 DP7114VI-50-GT3 50 SOIC-8 NiPdAu DP7114VI-00-GT3 100 DP7114VP2I-10-GT3 10 TDFN-8 DP7114VP2I-50-GT x 3 mm DP7114VP2I-00-GT3 100 NiPdAu DP7114YI-10-GT3 10 DP7114YI-50-GT3 50 TSSOP-8 NiPdAu DP7114YI-00-GT3 100 DP7114ZI-10-GT3 10 DP7114ZI-50-GT3 50 MSOP-8 NiPdAu DP7114ZI-00-GT 入手可能かどうかについては弊社までお問い合わせ下さい 13

14 ( 14) DP 7114 V I G T3 & T: & 3: 3,000/ V: SOIC Y: TSSOP Z: MSOP G: NiPdAu VP2: TDFN ( 13) ( 注記 13) -10: 10 k I: ( ) -50: 50 k -00: 100 k 11. RoHS ( ) 12. NiPdAu DP7114VI 10-GT3 (SOIC 10 k NiPdAu & 3,000/ ) Typ. 14