LTC1595/LTC1596/LTC シリアル16ビット乗算型DAC

Transcription

1 シリアル ビット 乗 算 型 DAC 特 長 SO- LTC9 DNL INL nv-s μs LT 業 界 標 準 のビットDACであるDACおよび DAC/ADとピン コンパチブル 象 限 乗 算 低 消 費 電 流 : 最 大 µa パワーオン リセット LTC9/LTC9:ゼロ スケールにリセット LTC9-:ミッドスケールにリセット 線 式 SPIおよびMICROWIRE 互 換 のシリアル インタ フェース デイジーチェーン シリアル 出 力 (LTC9) 非 同 期 クリア 入 力 LTC9:ゼロ スケールにクリア LTC9-:ミッドスケールにクリア アプリケーション プロセス 制 御 / 産 業 用 自 動 制 御 ソフトウェア 制 御 による 利 得 調 整 デジタル 制 御 のフィルタ/ 電 源 自 動 試 験 装 置 概 要 LTC 9/LTC9/LTC9- DAC LTC9 DAC PDIP SO LTC9 DAC/ AD SO V OS INL DAC / DAC / nv-s DAC LTC9 LTC9 LTC9- LTC9 L LT LTC LTM Linear TechnologyおよびLinearのロゴはリニアテクノロジー 社 の 登 録 商 標 です その 他 すべての 商 標 の 所 有 権 は それぞれの 所 有 者 に 帰 属 します 標 準 的 応 用 例 SO- DAC.. V IN CLOCK DATA LOAD V V DD CLK LD V REF LTC9 R FB GND OUT pf + LT V OUT 9/9 TA INTEGRAL NONLINEARITY () DIGITAL INPUT CODE 9/9 TA

2 絶 対 最 大 定 格 Note V DD からAGND....V~V V DD からDGND....V~V AGNDからDGND... V DD +.V DGNDからAGND... V DD +.V V REF からAGND DGND... ±V R FB からAGND DGND... ±V DGNDへのデジタル 入 力....V~(V DD +.V) V OUT V OUT からAGND....V~(V DD +.V) 最 大 接 合 部 温 度... C 動 作 温 度 範 囲 LTC9C/LTC9C/LTC9-C... C~ C LTC9I/LTC9I/LTC9-I... C~ C 保 存 温 度 範 囲... C~ C リード 温 度 ( 半 田 付 け 秒 )... C ピン 配 置 TOP VIEW V REF R FB OUT GND TOP VIEW V DD CLK LD N PACKAGE S PACKAGE -LEAD PDIP -LEAD PLASTIC SO T JMAX = C, θ JA = C/W (N) T JMAX = C, θ JA = 9 C/W (S) OUT OUT AGND STB LD SRO STB R FB V REF V DD CLR DGND STB STB 9 LD SW PACKAGE -LEAD PLASTIC SO WIDE T JMAX = C, θ JA = C/W (N) T JMAX = C, θ JA = C/W (SW)

3 発 注 情 報 * LTC9ACN#PBF LTC9ACN#TRPBF LTC9ACN -Lead PDIP C to C LTC9ACS#PBF LTC9ACS#TRPBF 9A -Lead Plastic SO C to C LTC9BCN#PBF LTC9BCN#TRPBF LTC9BCN -Lead PDIP C to C LTC9BCS#PBF LTC9BCS#TRPBF 9B -Lead Plastic SO C to C LTC9CCN#PBF LTC9CCN#TRPBF LTC9CCN -Lead PDIP C to C LTC9CCS#PBF LTC9CCS#TRPBF 9C -Lead Plastic SO C to C LTC9AIN#PBF LTC9AIN#TRPBF LTC9AIN -Lead PDIP C to C LTC9AIS#PBF LTC9AIS#TRPBF 9AI -Lead Plastic SO C to C LTC9BIN#PBF LTC9BIN#TRPBF LTC9BIN -Lead PDIP C to C LTC9BIS#PBF LTC9BIS#TRPBF 9BI -Lead Plastic SO C to C LTC9CIN#PBF LTC9CIN#TRPBF LTC9CIN -Lead PDIP C to C LTC9CIS#PBF LTC9CIS#TRPBF 9CI -Lead Plastic SO C to C LTC9ACSW#PBF LTC9ACSW#TRPBF LTC9ACSW -Lead Plastic SO Wide C to C LTC9BCSW#PBF LTC9BCSW#TRPBF LTC9BCSW -Lead Plastic SO Wide C to C LTC9CCSW#PBF LTC9CCSW#TRPBF LTC9CCSW -Lead Plastic SO Wide C to C LTC9AISW#PBF LTC9AISW#TRPBF LTC9AISW -Lead Plastic SO Wide C to C LTC9BISW#PBF LTC9BISW#TRPBF LTC9BISW -Lead Plastic SO Wide C to C LTC9CISW#PBF LTC9CISW#TRPBF LTC9CISW -Lead Plastic SO Wide C to C LTC9-ACSW#PBF LTC9-ACSW#TRPBF LTC9-ACSW -Lead Plastic SO Wide C to C LTC9-BCSW#PBF LTC9-BCSW#TRPBF LTC9-BCSW -Lead Plastic SO Wide C to C LTC9-CCSW#PBF LTC9-CCSW#TRPBF LTC9-CCSW -Lead Plastic SO Wide C to C LTC9-AISW#PBF LTC9-AISW#TRPBF LTC9-AISW -Lead Plastic SO Wide C to C LTC9-BISW#PBF LTC9-BISW#TRPBF LTC9-BISW -Lead Plastic SO Wide C to C LTC9-CISW#PBF LTC9-CISW#TRPBF LTC9-CISW -Lead Plastic SO Wide C to C さらに 広 い 動 作 温 度 範 囲 で 規 定 されるデバイスについては 弊 社 または 弊 社 代 理 店 にお 問 い 合 わせください 非 標 準 の 鉛 仕 上 げの 製 品 の 詳 細 については 弊 社 または 弊 社 代 理 店 にお 問 い 合 わせください 無 鉛 仕 上 げの 製 品 マーキングの 詳 細 については をご 覧 ください テープアンドリールの 仕 様 の 詳 細 については をご 覧 ください

4 電 気 的 特 性 l T A = C V DD = V % V REF = V V OUT = V OUT = AGND = V T A = T MIN T MAX LTC9A/9A/9-A LTC9B/9B/9-B LTC9C/9C/9-C SYMBOL PARAMETER CONDITIONS MIN TYP MAX MIN TYP MAX MIN TYP MAX UNITS Accuracy Resolution l Bits Monotonicity l Bits INL Integral Nonlinearity (Note ) T A = C T MIN to T MAX DNL Differential Nonlinearity T A = C T MIN to T MAX GE Gain Error (Note ) T A = C T MIN to T MAX l l l ±. ±. ±. ±. ± ± ± ± ± ± ± ± ± ± ± ± ± ± ± ± ± ± V DD = V % V REF = V V OUT = V OUT = AGND = V T A = T MIN T MAX SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS Gain Temperature Coefficient (Note ) Gain/ Temperature l ppm/ C I LEAKAGE OUT Leakage Current (Note ) T A = C T MIN to T MAX Zero-Scale Error T A = C T MIN to T MAX PSRR Power Supply Rejection V DD = V ±% l ± ± /V Reference Input R REF V REF Input Resistance (Note ) l kω AC Performance Output Current Settling Time (Notes, ) µs Mid-Scale Glitch Impulse Using LT Op Amp, C FEEDBACK = pf nv-s Digital-to-Analog Glitch Impulse Full-Scale Transition, V REF = V, nv-s Using LT Op Amp, C FEEDBACK = pf Multiplying Feedthrough Error V REF = ±V, khz Sine Wave mv P-P THD Total Harmonic Distortion (Note 9) db Equivalent DAC Thermal Noise Voltage Density (Note ) f = khz nv/ Hz Analog Outputs (Note ) C OUT Output Capacitance (Note ) DAC Register Loaded to All s, C OUT l pf DAC Register Loaded to All s, C OUT l pf Digital Inputs V IH Digital Input High Voltage l. V V IL Digital Input Low Voltage l. V I IN Digital Input Current l. ± µa C IN Digital Input Capacitance (Note ) V IN = V l pf Digital Outputs: SRO (LTC9/LTC9-) V OH Digital Output High Voltage I OH = µa l V V OL Digital Output Low Voltage I OL =.ma l. V l l ± ± ±. ± na na

5 電 気 的 特 性 l T A = C V DD = V % V REF = V V OUT = GND = V T A = T MIN T MAX LTC9/LTC9/LTC9- SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS Timing Characteristics (LTC9) t DS Serial Input to CLK Setup Time l ns t DH Serial Input to CLK Hold Time l ns t Serial Input Data Pulse Width l ns t CH Clock Pulse Width High l ns t CL Clock Pulse Width Low l ns t LD Load Pulse Width l ns t ASB Clocked into Input Register to DAC Register Load Time l ns V DD = V % V REF = V V OUT = V OUT = AGND = V T A = T MIN T MAX SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS Timing Characteristics (LTC9/LTC9-) t DS Serial Input to Strobe Setup Time STB Used as the Strobe l ns t DS STB Used as the Strobe l ns t DS STB Used as the Strobe l ns t DS STB Used as the Strobe l ns t DH Serial Input to Strobe Hold Time STB Used as the Strobe l ns t DH STB Used as the Strobe l ns t DH STB Used as the Strobe l ns t DH STB Used as the Strobe l ns t Serial Input Data Pulse Width l ns t STB to t STB Strobe Pulse Width (Note ) l ns t STB to t STB Strobe Pulse Width (Note ) l ns t LD, t LD LD Pulse Width l ns t ASB Strobed Into Input Register to Load DAC l ns Register Time t CLR Clear Pulse Width l ns t PD STB to SRO Propagation Delay C L = pf l ns t PD STB, STB, STB to SRO Propagation Delay C L = pf l ns Power Supply V DD Supply Voltage l.. V I DD Supply Current Digital Inputs = V or V DD l. µa Note : 絶 対 最 大 定 格 に 記 載 された 値 を 超 えるストレスはデバイスに 永 続 的 損 傷 を 与 える 可 能 性 がある 長 期 にわたって 絶 対 最 大 定 格 条 件 に 曝 すと デバイスの 信 頼 性 と 寿 命 に 悪 影 響 を 与 える 可 能 性 がある Note : ±=フルスケールの±.%=フルスケールの±.ppm Note : 内 部 帰 還 抵 抗 を 使 用 する Note : 設 計 により 保 証 されているがテストは 行 われない Note : DACレジスタにすべてをロードした 状 態 でのI OUT Note : 標 準 温 度 係 数 はppm/ C Note : OUT 負 荷 =ΩとpFの 並 列 Note : LD LD またはLDの 立 下 りエッジから 測 定 し フルスケール 変 化 に 対 して.% まで Note 9: V REF=V RMS(kHz) DACレジスタにオールをロード オペアンプ=LT Note : e n= ktrbから 計 算 ただし:k=ボルツマン 定 数 (J/ K) R= 抵 抗 (Ω) T= 温 度 ( K) B= 帯 域 幅 (Hz) Note : STB STB STBの 最 小 H 時 間 STBの 最 小 L 時 間 Note : STB STB STBの 最 小 L 時 間 STBの 最 小 H 時 間

6 標 準 的 性 能 特 性 OUTPUT VOLTAGE (mv) + INL INL nv-s TYP USING LT OP AMP C FEEDBACK = pf V REF = V LD FALLING EDGE TIME (s) INTEGRAL NONLINEARITY () DIGITAL INPUT CODE DIFFERENTIAL NONLINEARITY () DIGITAL INPUT CODE 9/9 G 9/9 G 9/9 G.. DAC OUTPUT V/DIV GATED SETTLING WAVEFORM µv/div µs/div USING LT OP AMP C FEEDBACK = pf 9/9 G INTEGRAL NONLINEARITY (). REFERENCE VOLTAGE (V) DIFFERENTIAL NONLINEARITY (). REFERENCE VOLTAGE (V) 9/9 G 9/9 G ATTENUATION (db) D D D D D D D9 D D D D D D D D D ALL BITS OFF ALL BITS ON USING LT OP AMP C FEEDBACK = pf k k k M M FREQUENCY (Hz) INTEGRAL NONLINEARITY () V REF = V V REF =.V 9 SUPPLY VOLTAGE (V) DIFFERENTIAL NONLINEARITY ().. 9 SUPPLY VOLTAGE (V) 9/9 G 9/9 G 9/9 G9

7 標 準 的 性 能 特 性. V DD = V.9... SUPPLY CURRENT (ma) LOGIC THRESHOLD (V).... INPUT VOLTAGE (V) 9 SUPPLY VOLTAGE (V) 9/9 G 9/9 G ピン 機 能 LTC9 V REF R FB - OUT - GND LD LD L DAC DAC MSB CLK V DD.V V DD.V LTC9/LTC9- OUT - OUT AGND STB STB STB STB STB STB STB STB LD LD 9 LD LD L DAC DAC SRO MSB DGND CLR DAC LTC9 L DAC LTC9- L DAC V DD V DD.V V DD.V V REF R FB -

8 真 理 値 表. LTC9/LTC9- STB STB STB STB SRO のシリアル データ ビットがMSBを 先 頭 に 入 力 レジスタにロードされる クロック ビット 後 にデータ ビットまた はがSROピンに 現 れる X X X 入 力 レジスタ 動 作 なし X X X SRO 動 作 なし X X X X X X. LTC9/LTC9- DAC CLR LD LD DAC X X DACレジスタおよび 入 力 レジスタをオール ゼロ (LTC9)またはミッドスケール(LTC9-) にリセットする( 非 同 期 動 作 ) X DACレジスタ 動 作 なし X DACレジスタに 入 力 レジスタの 内 容 をロードす る ブロック 図 LTC9 V REF R FB k k k k k OUT V DD GND DECODER LD LOAD D (MSB) D D D D D () DAC REGISTER CLK CLK INPUT -BIT SHIFT REGISTER IN 9 BD タイミング 図 LTC9 t DS t DH CLK INPUT t CL t t CH PREVIOUS WORD D MSB D D D t ASB LD t LD 9 TD

9 ブロック 図 LTC9/LTC9- V REF R FB k k k k k OUT V DD OUT DECODER AGND CLR LD LD 9 CLR LOAD D (MSB) D D D D D () DAC REGISTER STB STB STB CLR CLK OUT INPUT -BIT SHIFT REGISTER IN 9 BD STB SRO DGND タイミング 図 LTC9/LTC9- STROBE INPUT STB, STB, STB (INVERT FOR STB) t DS t DH t DS t DH t DS t DH t DS t DH t STB t STB t STB t STB tstb t STB t STB t STB D MSB D D D D t t ASB LD, LD t LD t LD t PD t PD SRO D (MSB) PREVIOUS WORD D PREVIOUS WORD D PREVIOUS WORD D () PREVIOUS WORD D (MSB) CURRENT WORD 9 TD 9

10 アプリケーション 情 報 LTC9/LTC9 DAC R/R V V V V nv-s I/O LTC9/LTC9 SPI/MICROWIRE MSB LTC9 CLK LD L DAC LTC9 V REF V TO V V LTC9 LTC9 STB STB STB STB STB STB STB LTC9 CLK STB LTC9 LD LD L LTC9 LD CLR L LTC9 LTC9- LTC9 SRO DAC DAC LTC9 V OUT V V REF LTC9/LTC9 V V V µp.µf TO NEXT DAC FOR DAISY-CHAINING 9 STB STB LD SRO LD STB STB CLR V DD V REF R FB LTC9 DGND AGND OUT OUT pf 9/9 Fa + LT V OUT V TO V REF (a) P V.µF V DD CLK LD V REF R FB LTC9 V REF V TO V GND OUT (b) pf + LT 9/9 Fb V OUT V TO V REF. DAC V OUT MSB V REF (,/,) V REF (,/,) = V REF / V REF (/,) V. V OUT V V REF

11 アプリケーション 情 報 V OUT V REF V REF LTC9/LTC9 V V V LTC9- DAC LTC9/LTC9 INL DNL DAC INL DNL µv V. INL. DNL µv V.. I BIAS I BIAS (R FB ) I BIAS (R REF ) I BIAS (k) LTC9/LTC9 LTC DAC DAC I OUT LTC9 GND LTC9. LTC9 DAC LT LT µs pf Good Low Speed Choice LT 9µs pf I B Gives Error at C LT µs pf Error Due to V OS Over Temperature LT µs pf LT9 µs pf Good Low Speed Choice LT µs pf Good Low Speed Choice Dual LT µs pf Low Power Dual LT.µs pf Fastest Settling with -Bit Performance

12 パッケージ N PDIP. N Package (Reference -Lead PDIP LTC DWG (Narrow # --. Inch) Rev I) (Reference LTC DWG # -- Rev I).* (.) MAX. ±.* (. ±.).. (..).. (..). ±. (. ±.).. (..) ( ). (.) TYP. (.) BSC NOTE:. は インチ ミリ ートル * れらの には ールドのバリまたは 出 部 を まない ールドのバリまたは 出 部 は. インチ(.mm)を 超 えない と. (.) MIN. ±. (. ±.). (.) MIN N REV I

13 パッケージ LTC9/LTC9/LTC9- S. (Reference LTC DWG # --). BSC (..) NOTE. MIN.... (.9.9).. (..9) NOTE.. TYP する 半 田 パッド レイアウト.. (..).. (..) TYP..9 (..).. (..).. (..)..9 (..) TYP NOTE: インチ. は (ミリ ートル). は とは なる. れらの には ールドのバリまたは 出 部 を まない ールドのバリまたは 出 部 は. インチ(.mm)を 超 えない と. (.) BSC SO

14 パッケージ SW. (Reference LTC DWG # --).. TYP N. BSC...9. (.9.9) NOTE 9 N. MIN.. NOTE.9.9 (..) N/ N/ する 半 田 パッド レイアウト. (.) RAD MIN.9.99 (.9.9) NOTE..9 (..) TYP.9. (..).. (.9.)..9. (.) (.9.) NOTE BSC..9.. (..) (..) TYP NOTE: インチ. は (ミリ ートル). は とは なる. ピン の パッケージ 上 ノッチとパッケージ キ ビティは 製 時 オプシ ン デバイス 出 荷 時 にい れかのオプシ ンの 有 / 無 を 定 可 能. れらの には ールドのバリまたは 出 部 を まない ールドのバリまたは 出 部 は. インチ(.mm)を 超 えない と.. (..) S (WIDE)

15 改 訂 履 歴 Rev B REV B / ピン PDIP を 削 除

16 標 準 的 応 用 例 V REF V TO V V R k R k V REF V TO V V µp TO NEXT DAC FOR DAISY-CHAINING.F V DD V REF R FB CLK µp LD LTC9 OUT GND.µF 9 R k pf STB STB LD SRO LD STB STB / LT + CLR V DD V REF R FB LTC9- DGND R k (k ) AGND R k / LT + OUT OUT 9/9 Fb (a) pf / LT + V OUT V REF TO V REF 9/9 Fa R k (k ) / LT + V OUT V REF TO V REF RESISTORS: CADDOCK T9-K-- (OR EQUIVALENT) k,.%, TC TRACK = ppm/ C. DAC V OUT MSB V REF (,/,) V REF (/,) V V REF (/,) V REF (b). V OUT V REF V REF 関 連 製 品 DAC LTC9 I/O I OUT DAC SO PDIP SPI LTC9 DAC INL/DNL LTC DAC LTC DAC MSOP LTC/LTC/LTC I/O I OUT DAC (LTC) ADC LTC ksps V ADC mw / LTC ksps ADC.V SINAD 9dB THD db LTC V ksps ADC V LTC SO- ΔΣ ADC ppm ppm Hz/Hz LT LT LT 9MHz V/μs.% μs LT ppm/ C.% LT ppm/ C.% -9 東 京 都 千 代 田 区 紀 尾 井 町 - 紀 尾 井 町 パークビルF TEL --9 FAX -- LT REV B PRINTED IN JAPAN LINEAR TECHNOLOGY CORPORATION 99